JPH03278151A - Semiconductor storage device - Google Patents
Semiconductor storage deviceInfo
- Publication number
- JPH03278151A JPH03278151A JP2078118A JP7811890A JPH03278151A JP H03278151 A JPH03278151 A JP H03278151A JP 2078118 A JP2078118 A JP 2078118A JP 7811890 A JP7811890 A JP 7811890A JP H03278151 A JPH03278151 A JP H03278151A
- Authority
- JP
- Japan
- Prior art keywords
- read
- address
- bus
- code
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置に関し、特に周辺回路の構成に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor memory device, and particularly to the configuration of a peripheral circuit.
従来、この種の半導体記憶装置は制御端子を読み出しモ
ードに設定し、アドレス情報を入力すれば容易に記憶情
報を読み出せるようになっていた。Conventionally, in this type of semiconductor memory device, stored information can be easily read by setting a control terminal to a read mode and inputting address information.
上述した半導体記憶装置は、記憶情報の読み出しが容易
であり、第3者が容易に記憶情報を利用できる。このた
め、第3者による読み出しの防1にを必要とする場合に
は、半導体装置から記憶情報の読み出しができないよう
に、読み出し防止のための周辺装置をほどこす必要があ
り、このために多大のコストと時間がかがるという欠点
がある。In the semiconductor memory device described above, the stored information can be easily read, and the stored information can be easily used by a third party. Therefore, if it is necessary to prevent reading by a third party, it is necessary to install a peripheral device to prevent reading so that stored information cannot be read from the semiconductor device, and this requires a large amount of effort. The disadvantage is that it is costly and time consuming.
本発明の半導体記憶装置は、主メモリとは別に、読み出
し暗号コードを記憶するための不揮発メモリと、入力コ
ードと暗号コードを比較しかつ両者が一致した場合のみ
アドレス・データを主メモリに伝える回路を有している
。The semiconductor storage device of the present invention includes, in addition to the main memory, a nonvolatile memory for storing a read encryption code, and a circuit that compares the input code and the encryption code and transmits address data to the main memory only when the two match. have.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
本発明による半導体記憶装置は主メモリ13とともに暗
号コードを記憶する不揮発性メモリ3と、ラッチ回路7
と、入力コードと暗号コードを比較する比較器5と、ア
ドレス・バス9を導通またはしゃ断するスイッチ回路1
1により構成する。The semiconductor memory device according to the present invention includes a main memory 13, a nonvolatile memory 3 for storing an encryption code, and a latch circuit 7.
, a comparator 5 that compares the input code and the encryption code, and a switch circuit 1 that connects or disconnects the address bus 9.
Consisting of 1.
読み出しを行う場合、アドレス・バス9から読み出し申
請人力コード信号を入力するとともに、ラッチ・コント
ロール8を制御してラッチ回路rにこの入力コード信号
をラッチすると、比較器5は暗号コードバス4を介して
出力されるマスクROM3に記憶された暗号コードと比
較し、両者の一致をもってスイッチ・コントロール10
を活性化し、スイッチ回路11を導通状態とし、アドレ
ス・バス9のアドレス情報を主メモリ13に伝達する。When reading, a read request manual code signal is input from the address bus 9, and the latch control 8 is controlled to latch this input code signal into the latch circuit r. The code stored in the mask ROM 3 is compared with the encoded code output from the mask ROM 3, and if the two match, the switch control 10
is activated, the switch circuit 11 is made conductive, and the address information on the address bus 9 is transmitted to the main memory 13.
入力コード信号と暗号が一致しない場合、スイッチ回路
11はしゃ断したままであり、アドレス信号が主メモリ
13の記憶データが正常に出力されないことは自明であ
る。It is obvious that if the input code signal and the code do not match, the switch circuit 11 remains cut off, and the address signal does not normally output the data stored in the main memory 13.
主メモリ13の読み出しを行う場合は、入力コード信号
をラッチ回路7でラッチした状態で、アドレス情報をア
ドレスバス9にまたコントロール・バス15にコントロ
ール信号を入力することにより主メモリ13の記憶内容
をデータ・バス14から出力する。When reading out the main memory 13, the stored contents of the main memory 13 are read by inputting the address information to the address bus 9 and the control signal to the control bus 15 while the input code signal is latched by the latch circuit 7. Output from data bus 14.
この実施例では不揮発性メモリ3にマスクROMを使用
しており、特に主メモリ8がマスクROMの場合にはR
OMコードと読み出し暗号コードを半導体メーカに発注
することにより本発明による半導体記憶装置を得ること
が可能となる。In this embodiment, a mask ROM is used as the nonvolatile memory 3, and especially when the main memory 8 is a mask ROM, R
A semiconductor memory device according to the present invention can be obtained by ordering an OM code and a read encryption code from a semiconductor manufacturer.
〔実施例2〕 第2図は本発明の実施例2のブロック図である。[Example 2] FIG. 2 is a block diagram of a second embodiment of the present invention.
本実施例ては不揮発性メモリ3にEEP’ROMを使用
し、暗号コードを随時変更可能なものとしている。In this embodiment, an EEP'ROM is used as the nonvolatile memory 3, and the encryption code can be changed at any time.
暗号コードの変更は、まず切り換えコントロール18を
制御して不揮発性メモリ/主メモリ切り換え回路16を
不揮発性メモリ側に選択し、次に先に登録した暗号コー
ドと同一信号をアドレス・バス9から入力してスイッチ
回路11を導通状態にした後、新しい暗号コードを、ア
ドレス・バス9から新暗号コー′F・バス17を介して
不揮発性メモリ3に入力しながら、ライト・コントロー
ル19を制御して不揮発性メモリ3のEEPROMに書
き込むことにより終了する。書き込み終了後は暗号コー
ドバス4からは新しい暗号コードが出力されるため比較
器5は新しい暗号コードしか受は付けなくなる。To change the encryption code, first control the switching control 18 to select the nonvolatile memory/main memory switching circuit 16 to the nonvolatile memory side, and then input the same signal as the previously registered encryption code from the address bus 9. After making the switch circuit 11 conductive, the write control 19 is controlled while inputting a new encryption code from the address bus 9 to the nonvolatile memory 3 via the new encryption code F bus 17. The process ends by writing to the EEPROM of the non-volatile memory 3. After the writing is completed, a new encryption code is output from the encryption code bus 4, so the comparator 5 only accepts the new encryption code.
この実施例では不揮発メモリ3にEEPROMを使用し
ているためボード上で随時、暗号コードを変更できると
いう利点がある。In this embodiment, since an EEPROM is used as the nonvolatile memory 3, there is an advantage that the encryption code can be changed on the board at any time.
以上説明したように本発明は半導体記憶装置自身に容易
に第3者に対する読み出し防止をほどこせるため、装置
設計において読み出し防止のための周辺装置をほどこす
必要がなくなるため、コストと時間が削減でき、さらに
記憶情報自身の暗号化に必要であったコストと時間をも
削減できる効果がある。また実施例2のように随時、読
み出し防止コードを変更できるようにす九ば、情報の流
出や盗用を極力防ぐことができるため、充分な気密保護
が図れる効果がある。As explained above, the present invention allows the semiconductor storage device itself to be easily protected from reading by a third party, so there is no need to provide a peripheral device to prevent reading in the device design, and cost and time can be reduced. Furthermore, it has the effect of reducing the cost and time required to encrypt the stored information itself. Furthermore, by allowing the read prevention code to be changed at any time as in the second embodiment, leakage and theft of information can be prevented as much as possible, which has the effect of ensuring sufficient airtight protection.
第1図は本発明の実施例1のブロック図、第2図は実施
例2のブロック図である。
577
1・・・・・・動作電源端子、2・・・・・・GND、
3・・・・・・不揮発性メモリ、4・・・・・・暗号コ
ード・バス、5・・・・・比較器、6・・・・・・入力
コード・バス、7・・・・・・ラッチ回路、8・・・・
・・ラッチ・コントロール、9・・・・・・アドレス・
バス、10・・・・・・スイッチ・コントロール、11
・・・・・・スイッチ回路、12・・・・・・内部アド
レス・バス、13・・・・・・主メモリ、14・・・・
・・データ・バス、15・・・・・・コントロール・バ
ス、16・・・・・・不揮発性メモリ/主メモリ切り換
え回路、17・・・・・・新暗号コード・バス、18・
・・・・・切り換え・コントロール、19・・・・・・
ライト・コントロール。FIG. 1 is a block diagram of a first embodiment of the present invention, and FIG. 2 is a block diagram of a second embodiment. 577 1...Operating power supply terminal, 2...GND,
3...Nonvolatile memory, 4...Encryption code bus, 5...Comparator, 6...Input code bus, 7...・Latch circuit, 8...
...Latch control, 9...Address...
Bus, 10...Switch control, 11
...Switch circuit, 12...Internal address bus, 13...Main memory, 14...
...Data bus, 15...Control bus, 16...Nonvolatile memory/main memory switching circuit, 17...New encryption code bus, 18.
...Switching/control, 19...
light control.
Claims (1)
な暗号コードを記憶したスイッチを有する半導体記憶装
置。A semiconductor storage device that includes a switch that stores a programmable cryptographic code that determines whether or not stored data can be read.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2078118A JPH03278151A (en) | 1990-03-27 | 1990-03-27 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2078118A JPH03278151A (en) | 1990-03-27 | 1990-03-27 | Semiconductor storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03278151A true JPH03278151A (en) | 1991-12-09 |
Family
ID=13652970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2078118A Pending JPH03278151A (en) | 1990-03-27 | 1990-03-27 | Semiconductor storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03278151A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230244B1 (en) | 1997-06-12 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Memory device with read access controlled by code |
-
1990
- 1990-03-27 JP JP2078118A patent/JPH03278151A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230244B1 (en) | 1997-06-12 | 2001-05-08 | Oki Electric Industry Co., Ltd. | Memory device with read access controlled by code |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100906175B1 (en) | Data-protected memory device for a processor | |
US4864542A (en) | Memory cartridge having stored data protecting function and memory protecting method | |
US7681024B2 (en) | Secure booting apparatus and method | |
JPH10228422A (en) | Data processor | |
US6732246B2 (en) | Memory apparatus and memory access restricting method | |
US6732272B1 (en) | Program writable integrated circuit card and method therefore | |
KR100736958B1 (en) | Circuit arrangement for electronic data processing | |
JPH03278151A (en) | Semiconductor storage device | |
CN101273369A (en) | Smartcard power management | |
JP2004512623A (en) | Memory management logic to expand use of read-only memory | |
JPS63245016A (en) | Programmable logic device | |
US6938165B2 (en) | Program writable IC card and method thereof | |
JPH04256145A (en) | Integrated circuit device | |
JP4001652B2 (en) | IC card | |
JPH04139552A (en) | Memory card | |
JPH03296842A (en) | Data writing method and ic card | |
JPH01232452A (en) | One-chip processor | |
JPH02128266A (en) | Register with protective function | |
JPH08292915A (en) | Integrated circuit device having built-in nonvolatile memory | |
JPS6091464A (en) | Microcomputer | |
JPH02148242A (en) | P-rom built-in microcomputer | |
JP2000347944A (en) | Microcomputer with built-in nonvolatile memory | |
JPH0512130A (en) | Memory device | |
JPH05197631A (en) | Storage device | |
JP2001166995A (en) | Data secrecy holding circuit for microcomputer |