JPH0326688Y2 - - Google Patents
Info
- Publication number
- JPH0326688Y2 JPH0326688Y2 JP1983120741U JP12074183U JPH0326688Y2 JP H0326688 Y2 JPH0326688 Y2 JP H0326688Y2 JP 1983120741 U JP1983120741 U JP 1983120741U JP 12074183 U JP12074183 U JP 12074183U JP H0326688 Y2 JPH0326688 Y2 JP H0326688Y2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- circuit
- signal
- photocoupler
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の属する技術分野〕
この考案は、外部からの接点信号を絶縁すると
ともに、電源との同期をとつて取り込むための接
点信号入力回路に関する。
ともに、電源との同期をとつて取り込むための接
点信号入力回路に関する。
第１図はこの種の回路の従来例を示す構成図、
第１Ａ図は第１図の動作を説明するための各部波
形図である。第１図において、１，１1，１2は整
流器、２，２1，２2はフオトカプラの如き半導体
絶縁素子、３，３1，３2は平滑回路、４，４1，
４2はシユミツト回路の如き波形整形回路、５は
正弦波または矩形波の如く正負対象で所定の周期
をもつ信号を発する電源、SW１，SW２はスイ
ツチ（接点）、Ｒは抵抗である。
第１Ａ図は第１図の動作を説明するための各部波
形図である。第１図において、１，１1，１2は整
流器、２，２1，２2はフオトカプラの如き半導体
絶縁素子、３，３1，３2は平滑回路、４，４1，
４2はシユミツト回路の如き波形整形回路、５は
正弦波または矩形波の如く正負対象で所定の周期
をもつ信号を発する電源、SW１，SW２はスイ
ツチ（接点）、Ｒは抵抗である。
ここで、例えばスイツチSW１がオンになる
と、第１Ａ図イの如き電源交流信号は整流器１1
によつて第１Ａ図ロの如く、正の半波のみが整流
され、フオトカプラ２1を介して平滑回路３1へ与
えられる。なお、フオトカプラ２1はノイズ耐両
を増大させるために設けられ、接点入力信号を電
気的に絶縁して後段の回路へ伝達する。その出力
は第１Ａ図ハの如く表わされるが、これは平滑回
路３1において第１Ａ図ニの如く平滑された後、
波形整形回路４において第１Ａ図ホの如く波形整
形され、接点SW１に対応する信号Ｓ１として取
り込まれる。なお、スイツチSW１がオフになる
と、整流器１1の出力も無くなるので、何らの信
号も得られない。また、上記では接点SW１がオ
ンになつた場合について説明したが、接点SW２
が動作した場合も上記と全く同様に考えることが
できるので、説明は省略する。
と、第１Ａ図イの如き電源交流信号は整流器１1
によつて第１Ａ図ロの如く、正の半波のみが整流
され、フオトカプラ２1を介して平滑回路３1へ与
えられる。なお、フオトカプラ２1はノイズ耐両
を増大させるために設けられ、接点入力信号を電
気的に絶縁して後段の回路へ伝達する。その出力
は第１Ａ図ハの如く表わされるが、これは平滑回
路３1において第１Ａ図ニの如く平滑された後、
波形整形回路４において第１Ａ図ホの如く波形整
形され、接点SW１に対応する信号Ｓ１として取
り込まれる。なお、スイツチSW１がオフになる
と、整流器１1の出力も無くなるので、何らの信
号も得られない。また、上記では接点SW１がオ
ンになつた場合について説明したが、接点SW２
が動作した場合も上記と全く同様に考えることが
できるので、説明は省略する。
しかしながら、かかる構成においては、外部接
点信号が多くなると、それに応じて半導体絶縁素
子（フオトカプラ）を増やす必要があるため、素
子数が多くなつてコスト高になるばかりでなく装
置が大型化し、これにともなつて装置の信頼性も
低下するという欠点がある。
点信号が多くなると、それに応じて半導体絶縁素
子（フオトカプラ）を増やす必要があるため、素
子数が多くなつてコスト高になるばかりでなく装
置が大型化し、これにともなつて装置の信頼性も
低下するという欠点がある。
この考案はかかる欠点を除去すべくなされたも
ので、使用する半導体絶縁素子数を減少させるこ
とにより回路の小型化とそのコストダウンを図
り、あわせて信頼性を向上させることを目的とす
る。
ので、使用する半導体絶縁素子数を減少させるこ
とにより回路の小型化とそのコストダウンを図
り、あわせて信頼性を向上させることを目的とす
る。
その要点は、交流信号をオン、オフする２つの
接点に対して、該接点からの信号を整流するダイ
オードブリツジ回路を介して１個の半導体絶縁素
子（フオトカプラ）を接続するとともに、これら
２つの接点信号の分離（区別）を電源と所定の位
相関係をもつて発せられるストローブ信号を用い
て行なうようにした点にある。
接点に対して、該接点からの信号を整流するダイ
オードブリツジ回路を介して１個の半導体絶縁素
子（フオトカプラ）を接続するとともに、これら
２つの接点信号の分離（区別）を電源と所定の位
相関係をもつて発せられるストローブ信号を用い
て行なうようにした点にある。
第２図はこの考案の実施例を示す構成図、第２
Ａ図はその動作を説明するための各部波形図であ
る。第２図において、１′はダイオードブリツジ
形の整流回路、６は絶縁トランス、７は位相調整
回路、８，９は波形整形回路、１０はインバー
タ、１１，１１1，１１2はラツチ回路で、その他
は第１図と同様である。
Ａ図はその動作を説明するための各部波形図であ
る。第２図において、１′はダイオードブリツジ
形の整流回路、６は絶縁トランス、７は位相調整
回路、８，９は波形整形回路、１０はインバー
タ、１１，１１1，１１2はラツチ回路で、その他
は第１図と同様である。
以下、第2A図も参照してその動作を説明する。
ダイオードブリツジ回路１′は、例えば、スイ
ツチSW１に対しては順方向、スイツチSW２に
対しては逆方向となるように接続されているた
め、第2A図イに示される如き正弦波の電源信号
が与えられると、スイツチSW１を経た信号はそ
の正の半周期で整流されて第二Ａ図ロの如くなる
一方、スイツチSW２を経た信号は電源信号の負
の半周期で整流されて第２Ａ図ハの如くなる。こ
れらの信号は、第１図と同様にフオトカプラ２に
よつて絶縁された後、波形整形回路９に与えら
れ、第２Ａ図ロの信号はホの如く、また、同図ハ
の信号はヘの如くそれぞれ整形されてラツチ回路
１１1，１１2へ与えられる。一方、電源信号は絶
縁トランス６により絶縁して取り出され、位相調
整回路７にて位相調整された後、波形整形回路８
で波形整形されて、第２Ａ図チの如き信号が得ら
れるので、これをラツチ回路１１1，１１2に対す
る接点信号読取りのためのストローブ信号として
用いることにより、各接点SW１，SW２に対応
する信号をラツチするものである。このとき、位
相調整回路７は、信号のピーク時の値を取り込む
ために、絶縁トランス６を介して得られる電源信
号を零点かた90度の位置で立上り、270度の位置
で立下るように、つまり、正の半周期の中心で立
上り、負の半周期の中心で立下るように、上記ス
トローブ信号の位相調整を行なうものである。こ
うして得られるストローブ信号はラツチ回路１１
１へ与えられる一方、これがインバータ１０にて
反転されてラツチ回路１１2へ与えられるのでラ
ツチ回路１１1にはスイツチSW１の接点信号が、
また、ラツチ回路１１2にはスイツチSW２の接点
信号がそれぞれラツチされ、信号S1，S2として出
力されることになる。したがつて、スイツチSW
１のみがオンのときは、第２Ａ図ホの如き信号が
スイツチSW１の接点信号としてラツチ回路１１1
に、また、スイツチSWにのみがオンのときは、
第２Ａ図ヘの如き信号がスイツチSW２の接点信
号としてラツチ回路１１2にそれぞれラツチされ
る。また、スイツチSW１，SW２がともにオン
のときは、第２Ａ図トの如き信号がスイツチSW
１，SW２の信号として波形整形回路９より取り
出されるが、これらはチの如きストローブ信号と
これを反転した信号とによつて互いに分離され
て、ラツチ回路１１1，１１2にそれぞれラツチさ
れることになる。なお、第２Ａ図ニは、スイツチ
SW１，SW２がともにオンのとき、ダイオード
ブリツジ回路１′を介して取り出される信号波形
を示すものである。
ツチSW１に対しては順方向、スイツチSW２に
対しては逆方向となるように接続されているた
め、第2A図イに示される如き正弦波の電源信号
が与えられると、スイツチSW１を経た信号はそ
の正の半周期で整流されて第二Ａ図ロの如くなる
一方、スイツチSW２を経た信号は電源信号の負
の半周期で整流されて第２Ａ図ハの如くなる。こ
れらの信号は、第１図と同様にフオトカプラ２に
よつて絶縁された後、波形整形回路９に与えら
れ、第２Ａ図ロの信号はホの如く、また、同図ハ
の信号はヘの如くそれぞれ整形されてラツチ回路
１１1，１１2へ与えられる。一方、電源信号は絶
縁トランス６により絶縁して取り出され、位相調
整回路７にて位相調整された後、波形整形回路８
で波形整形されて、第２Ａ図チの如き信号が得ら
れるので、これをラツチ回路１１1，１１2に対す
る接点信号読取りのためのストローブ信号として
用いることにより、各接点SW１，SW２に対応
する信号をラツチするものである。このとき、位
相調整回路７は、信号のピーク時の値を取り込む
ために、絶縁トランス６を介して得られる電源信
号を零点かた90度の位置で立上り、270度の位置
で立下るように、つまり、正の半周期の中心で立
上り、負の半周期の中心で立下るように、上記ス
トローブ信号の位相調整を行なうものである。こ
うして得られるストローブ信号はラツチ回路１１
１へ与えられる一方、これがインバータ１０にて
反転されてラツチ回路１１2へ与えられるのでラ
ツチ回路１１1にはスイツチSW１の接点信号が、
また、ラツチ回路１１2にはスイツチSW２の接点
信号がそれぞれラツチされ、信号S1，S2として出
力されることになる。したがつて、スイツチSW
１のみがオンのときは、第２Ａ図ホの如き信号が
スイツチSW１の接点信号としてラツチ回路１１1
に、また、スイツチSWにのみがオンのときは、
第２Ａ図ヘの如き信号がスイツチSW２の接点信
号としてラツチ回路１１2にそれぞれラツチされ
る。また、スイツチSW１，SW２がともにオン
のときは、第２Ａ図トの如き信号がスイツチSW
１，SW２の信号として波形整形回路９より取り
出されるが、これらはチの如きストローブ信号と
これを反転した信号とによつて互いに分離され
て、ラツチ回路１１1，１１2にそれぞれラツチさ
れることになる。なお、第２Ａ図ニは、スイツチ
SW１，SW２がともにオンのとき、ダイオード
ブリツジ回路１′を介して取り出される信号波形
を示すものである。
以上のように、この考案によれば、１個の半導
体絶縁素子（フオトカプラ）によつて２つの外部
接点信号を絶縁して取り込むようにしているた
め、半導体絶縁素子数を従来の半分にすることが
でき、したがつて、回路の簡素化およびコストダ
ウンを図ることが可能になる利点を有するもので
あり、さらに、使用素子数の削減によつて回路の
信頼性が向上するという効果をもたらすものであ
る。
体絶縁素子（フオトカプラ）によつて２つの外部
接点信号を絶縁して取り込むようにしているた
め、半導体絶縁素子数を従来の半分にすることが
でき、したがつて、回路の簡素化およびコストダ
ウンを図ることが可能になる利点を有するもので
あり、さらに、使用素子数の削減によつて回路の
信頼性が向上するという効果をもたらすものであ
る。
第１図は接点信号入力回路の従来例を示す構成
図、第１Ａ図は第１図の動作を説明するための各
部波形図、第２図はこの考案の実施例を示す構成
図、第２Ａ図は第２図の動作を説明するための各
部波形図である。 符号説明、１，１1，１2……整流器、１′……
ダイオードブリツジ形整流回路、２，２1，２2…
…半導体絶縁素子（フオトカプラ）、３，３1，３
２……平滑回路、４，４1，４2，８，９……波形
整形回路、５……電源、６……絶縁トランス、７
……位相調整回路、１０……インバータ、１１，
１１1，１１2……ラツチ回路。
図、第１Ａ図は第１図の動作を説明するための各
部波形図、第２図はこの考案の実施例を示す構成
図、第２Ａ図は第２図の動作を説明するための各
部波形図である。 符号説明、１，１1，１2……整流器、１′……
ダイオードブリツジ形整流回路、２，２1，２2…
…半導体絶縁素子（フオトカプラ）、３，３1，３
２……平滑回路、４，４1，４2，８，９……波形
整形回路、５……電源、６……絶縁トランス、７
……位相調整回路、１０……インバータ、１１，
１１1，１１2……ラツチ回路。
Claims (1)
- 【実用新案登録請求の範囲】 交流源をそれぞれオン、オフする第１及び第２
の接点と、フオトカプラと、 ダイオードブリツジを構成する隣接した二辺に
前記第１及び第２の接点を組み込まれ、前記第１
の接点が前記交流電源をオンしたときは該電源か
らの正極性の電流を整流して第１の接点信号とし
て整流出力端子間に接続された前記フオトカプラ
へ入力し、前記第２の接点が前記交流電源をオン
したときは該電源からの負極性の電流を整流して
第２の接点信号として前記フオトカプラへ入力す
るダイオードブリツジ回路と、 前記交流電源の正の半サイクルに同期した第１
のストローブ信号と負の半サイクルに同期した第
２のストローブ信号を該交流電源から作成して出
力するストローブ信号作成回路と、 前記第１のストローブ信号を用いて前記フオト
カプラの出力から前記第１の接点のオンに対応し
た第１の接点信号を取り込んでラツチする第１の
ラツチ回路と、前記第２のストローブ信号を用い
て前記フオトカプラの出力から前記第２の接点の
オンに対応した第２の接点信号を取り込んでラツ
チする第２のラツチ回路と、から成ることを特徴
とする接点信号入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074183U JPS6030639U (ja) | 1983-08-04 | 1983-08-04 | 接点信号入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074183U JPS6030639U (ja) | 1983-08-04 | 1983-08-04 | 接点信号入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030639U JPS6030639U (ja) | 1985-03-01 |
| JPH0326688Y2 true JPH0326688Y2 (ja) | 1991-06-10 |
Family
ID=30276604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12074183U Granted JPS6030639U (ja) | 1983-08-04 | 1983-08-04 | 接点信号入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6030639U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62255799A (ja) * | 1986-04-30 | 1987-11-07 | 結城 憲昭 | 警棒ケ−スの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819031A (ja) * | 1981-07-28 | 1983-02-03 | Matsushita Electric Works Ltd | シ−ケンサの入力回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168337U (ja) * | 1981-04-17 | 1982-10-23 |
-
1983
- 1983-08-04 JP JP12074183U patent/JPS6030639U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819031A (ja) * | 1981-07-28 | 1983-02-03 | Matsushita Electric Works Ltd | シ−ケンサの入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6030639U (ja) | 1985-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946148B2 (ja) | 絶縁装置 | |
| JPH0326688Y2 (ja) | ||
| JPS5947506B2 (ja) | 絶縁装置 | |
| JPS622486Y2 (ja) | ||
| JPS60111132U (ja) | デイジタルデ−タ入力回路 | |
| JP2903654B2 (ja) | 直流電源装置 | |
| JPS612411A (ja) | フオトアイソレ−シヨン回路 | |
| JPS58384Y2 (ja) | パルス変成器 | |
| JPS60164222U (ja) | 電源装置 | |
| JPS5975789U (ja) | インバ−タの運転制御回路 | |
| JPS5826196U (ja) | 複合調理器 | |
| JPS61166631U (ja) | ||
| JPS58186739U (ja) | 電力方向継電器 | |
| JPS58190721U (ja) | 電圧調整装置 | |
| JPS63498U (ja) | ||
| JPH0186725U (ja) | ||
| JPS6010527A (ja) | モ−タ−タイマ−の駆動回路 | |
| JPS6080359U (ja) | 位相差検出回路 | |
| JPS61656U (ja) | 信号取り込み回路 | |
| JPS588779B2 (ja) | 半導体スイツチの駆動方式 | |
| JPS60136873U (ja) | 溶接，切断兼用型電源装置 | |
| JPS60175500U (ja) | Ｘ線管フイラメント加熱制御回路 | |
| JPS62284477A (ja) | デイジタル入力回路 | |
| JPS5952783U (ja) | リモ−トコントロ−ル信号の判別回路 | |
| JPS6142612U (ja) | 電気装置 |