JPH0326676Y2 - - Google Patents

Info

Publication number
JPH0326676Y2
JPH0326676Y2 JP1983165863U JP16586383U JPH0326676Y2 JP H0326676 Y2 JPH0326676 Y2 JP H0326676Y2 JP 1983165863 U JP1983165863 U JP 1983165863U JP 16586383 U JP16586383 U JP 16586383U JP H0326676 Y2 JPH0326676 Y2 JP H0326676Y2
Authority
JP
Japan
Prior art keywords
analog
signal
switching
analog switch
ron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983165863U
Other languages
Japanese (ja)
Other versions
JPS6074341U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16586383U priority Critical patent/JPS6074341U/en
Publication of JPS6074341U publication Critical patent/JPS6074341U/en
Application granted granted Critical
Publication of JPH0326676Y2 publication Critical patent/JPH0326676Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は、スイツチング回路に関し、特に
PCM(PuIse Code ModuIation)関連機器にお
けるデイジタルーアナログ変換後のアナログ信号
をスイツチングするスイツチング回路に関するも
のである。
[Detailed description of the invention] The present invention relates to switching circuits, especially
This invention relates to a switching circuit that switches analog signals after digital-to-analog conversion in PCM (PuIse Code Modification) related equipment.

従来この種の回路として第1図に示すものがあ
つた。図において、1は所定のデイジタル信号を
アナログ信号に変換するデイジタルーアナログ変
換器(以下DAコンバータと称する)、2はコン
トロール端子3を介して供給されるコントロール
信号に応じてDAコンバータ1からのアナログ信
号を所定周期で間欠的に通過せしめるアナログス
イツチ、4はアナログスイツチ2の出力を入力と
するバツフアアンプ、5はバツフアアンプ4の出
力信号の補間を行ない連続したアナログ信号とし
て出力するローパスフイルタ(L.P.F.)である。
A conventional circuit of this type is shown in FIG. In the figure, 1 is a digital-to-analog converter (hereinafter referred to as a DA converter) that converts a predetermined digital signal into an analog signal, and 2 is an analog converter from the DA converter 1 in response to a control signal supplied via a control terminal 3. 4 is a buffer amplifier that receives the output of analog switch 2 as an input; 5 is a low-pass filter (LPF) that interpolates the output signal of buffer amplifier 4 and outputs it as a continuous analog signal. be.

DAコンバータ1の出力電圧は、第2図aに示
す様に、DAコンバータ1に入力されたデイジタ
ル信号に対応した正しい値に安定するまでに時間
を要する。この出力電圧aの不安定部分による悪
影響を除くために、コントロール端子3を介して
供給されるコントロール信号bによつてアナログ
スイツチ2をサンプリング周期Tの内一定時間
(アパーチヤタイム)t0だけオンすることにより、
DAコンバータ1の出力電圧aをPAM(PuIse
AmpIitude ModuIation)波に変換する。そして
ローパスフイルタ5でバツフアアンプ4を経た
PAM波の補間を行うことにより、連続したアナ
ログ信号が得られるものである。
As shown in FIG. 2a, it takes time for the output voltage of the DA converter 1 to stabilize to a correct value corresponding to the digital signal input to the DA converter 1. In order to eliminate the adverse effects of the unstable part of the output voltage a, the analog switch 2 is turned on for a certain period of time (aperture time) t0 within the sampling period T by the control signal b supplied via the control terminal 3. By doing so,
The output voltage a of DA converter 1 is PAM (PuIse
AmpIitude ModuIation) Convert to wave. Then passed through low pass filter 5 and buffer amplifier 4.
A continuous analog signal can be obtained by interpolating PAM waves.

ところが、かかる構成のスイツチング回路で
は、アナログスイツチ2が信号系に直接挿入され
て信号を断続するので、スイツチング時にアナロ
グスイツチ2によりスイツチング歪が発生し、ア
ナログ信号の歪率を悪化させるという欠点があつ
た。
However, in a switching circuit having such a configuration, since the analog switch 2 is inserted directly into the signal system and cuts the signal in and out, the analog switch 2 generates switching distortion during switching, which worsens the distortion rate of the analog signal. Ta.

本考案は、上記のような従来のものの欠点を除
去すべくなされたもので、アナログスイツチによ
る歪を補償することにより、信号の歪率を改善し
たスイツチング回路を提供することを目的とす
る。
The present invention was devised to eliminate the above-mentioned drawbacks of the conventional circuits, and an object of the present invention is to provide a switching circuit that improves the signal distortion rate by compensating for distortion caused by analog switches.

本考案によるスイツチング回路においては、所
定のデイジタル信号をアナログ信号に変換するデ
イジタルーアナログ変換器と、所定周期をもつて
高低レベルを遷移する切換え信号により前記アナ
ログ信号を間欠的に通過出力せしめる第1のアナ
ログスイツチと、前記第1のアナログスイツチの
出力信号が入力端に供給されるアンプとを備えた
スイツチング回路であつて、前記第1のアナログ
スイツチと直列接続された第1の抵抗と、前記ア
ンプの入力端と基準電位点との間に接続されたス
イツチング歪相殺手段とを備え、前記スイツチン
グ歪相殺手段は第2の抵抗と前記切換え信号によ
りオンオフ制御される第2のアナログスイツチと
の直列回路からなり、前記第1及び第2のアナロ
グスイツチは互いに略等しい特性を有しかつ前記
第1及び第2の抵抗は互いに略等しい抵抗値を有
する構成となつている。
The switching circuit according to the present invention includes a digital-to-analog converter that converts a predetermined digital signal into an analog signal, and a first converter that intermittently passes through and outputs the analog signal by a switching signal that changes high and low levels at a predetermined period. A switching circuit comprising: an analog switch; and an amplifier to which an output signal of the first analog switch is supplied to an input terminal, the switching circuit comprising: a first resistor connected in series with the first analog switch; and switching distortion canceling means connected between the input terminal of the amplifier and a reference potential point, and the switching distortion canceling means is connected in series with a second resistor and a second analog switch controlled on/off by the switching signal. The first and second analog switches have substantially equal characteristics, and the first and second resistors have substantially equal resistance values.

以下、本考案の一実施例を第3図に基づいて説
明する。
An embodiment of the present invention will be described below with reference to FIG.

第3図において、第1図と同等部分は同一符号
により示されており、アナログスイツチ2には抵
抗R1が直列接続され、更にバツフアアンプ4の
入力端と基準電位点であるアースとの間にはアナ
ログスイツチ6及び抵抗R2が直列接続されてい
る。アナログスイツチ2及び6は互いに特性すな
わちオン時の抵抗変化がほぼ等しく、コントロー
ル端子3を介して供給される同一のコントロール
信号(第2図b)によりオン/オフ制御される。
このコントロール信号のアパーチヤタイムt0は小
さいほど周波数特性が平坦になるものであるが、
アパーチヤタイムt0をあまり小さくするとS/N
が厳しくなるので、一般的には、サンプリング周
期Tに対してt0=T/4位に選定するのが好まし
いとされている。バツフアアンプ4としては高入
力インピーダンスのものが用いられ、例えば入力
インピーダンスが非常に高いオペアンプによつて
構成される。また、抵抗R1及びR2としては抵抗
値のほぼ等しいものが用いられ、その抵抗値はバ
ツフアアンプ4の入力インピーダンスの1/10、好 ましくは1/100以下が良く、例えば10KΩ程度で良 好な実験結果が得られている。
In Fig. 3, parts equivalent to those in Fig. 1 are indicated by the same symbols, and a resistor R1 is connected in series with the analog switch 2, and further between the input terminal of the buffer amplifier 4 and the ground, which is the reference potential point. The analog switch 6 and the resistor R2 are connected in series. The analog switches 2 and 6 have substantially the same characteristics, ie, resistance changes when turned on, and are controlled on/off by the same control signal (FIG. 2b) supplied via the control terminal 3.
The smaller the aperture time t 0 of this control signal, the flatter the frequency characteristics.
If the aperture time t 0 is too small, the S/N
Therefore, it is generally said that it is preferable to select t 0 =T/4 for the sampling period T. As the buffer amplifier 4, one with high input impedance is used, for example, it is constituted by an operational amplifier with very high input impedance. In addition, resistors R 1 and R 2 should have approximately the same resistance value, and the resistance value should be 1/10, preferably 1/100 or less, of the input impedance of the buffer amplifier 4. For example, a value of about 10KΩ has been found in good experiments. Results are being obtained.

次に、本考案回路の動作について説明する。 Next, the operation of the circuit of the present invention will be explained.

DAコンバータ1でアナログ化された信号はア
ナログスイツチ2,6によりスイツチングされ、
バツフアアンプ4を経てローパスフイルタ5で補
間されて連続したアナログ信号として出力され
る。
The signal converted into analog by DA converter 1 is switched by analog switches 2 and 6,
The signal is passed through a buffer amplifier 4, interpolated by a low-pass filter 5, and output as a continuous analog signal.

ここで、DAコンバータ1とバツフアアンプ4
との間の部分のアナログスイツチ2,6のオン時
の等価回路を第4図に示し、アナログスイツチ2
及び6のオン時の各抵抗値をRon1及びRon2とす
る。
Here, DA converter 1 and buffer amplifier 4
Fig. 4 shows an equivalent circuit when analog switches 2 and 6 are on between analog switches 2 and 6.
The resistance values of and 6 when on are assumed to be Ron 1 and Ron 2 .

但し、Ron1及びRon2は流れる電流のレベルに
より変化するものであり、入力電圧をVi、出力
電圧をV0とし、抵抗R1に直列接続されてると想
定されるDAコンバータ1の出力インピーダンス
をr0とし、出力電圧V0に並列接続されていると
想定されるバツフアアンプ4の入力インピーダン
スをriとすれば、 V0=(R2+Ron2)//ri/(R2+Ron2
//ri+(R1+Ron1+r0)Vi……(1) なる式が成立する。ここで、抵抗R1,R2の抵抗
値がほぼ等しく、アナログスイツチ2及び6のオ
ン時の抵抗変化がほぼ等しいので、R1=R2=R,
ROn1=Ron2=Ronとおくと、 V0=(R+Ron)ri/(R+Ron)ri+(
R+Ron+r0)(R+Ron+r)Vi……(2) となる。さらに、DAコンバータ1の出力インピ
ーダンスrれいR及びRonに対して充分小さい値
であるものとすると、 V0=1/2+(R+Ron)/riVi ……(3) となる。そしてこの時、バツフアアンプ4の入力
インピーダンスriがR及びRonに比し充分大きい
値であれば、V0=Vi/2となることが分かる。
However, Ron 1 and Ron 2 change depending on the level of the flowing current, so the input voltage is Vi, the output voltage is V 0 , and the output impedance of DA converter 1, which is assumed to be connected in series with resistor R 1 , is If r 0 and the input impedance of the buffer amplifier 4, which is assumed to be connected in parallel to the output voltage V 0 , are ri, then V 0 = (R 2 + Ron 2 )//ri/ (R 2 + Ron 2 )
//ri+(R 1 +Ron 1 +r 0 )Vi...(1) The following formula holds true. Here, the resistance values of resistors R 1 and R 2 are almost equal, and the resistance changes when analog switches 2 and 6 are turned on are almost equal, so R 1 = R 2 = R,
ROn 1 = Ron 2 = Ron, then V 0 = (R + Ron) ri / (R + Ron) ri + (
R+Ron+r 0 )(R+Ron+r) Vi...(2). Further, assuming that the output impedance r of the DA converter 1 is a sufficiently small value with respect to R and Ron, V 0 =1/2+(R+Ron)/riVi (3). At this time, it can be seen that if the input impedance ri of the buffer amplifier 4 is a sufficiently large value compared to R and Ron, then V 0 =Vi/2.

一方、アナログスイツチ2及び6がオフになつ
たときの出力電圧V0も同様に、上記(3)式に
おける各アナログスイツチのオン抵抗Ronをオフ
抵抗Roffとすれば良いので、 V0=1/2+(R+Roff)/riVi ……(3)′ で導出ることができるとともに、通常スイツチン
グ回路として用いるスイツチング素子のオフ抵抗
は非常に高く、Roffはriに比して充分大きいので
V0≒0となり、各アナログスイツチはゲートと
して動作するのである。上述の如き式から明らか
なように、アナログスイツチ2のスイツチング時
に発生する歪はアナログスイツチ6のスイツチン
グ歪と相殺されるので、ことになる。
On the other hand, the output voltage V 0 when the analog switches 2 and 6 are turned off can also be expressed as follows: V 0 = 1/ 2+(R+Roff)/riVi......(3)' Since the off-resistance of switching elements normally used in switching circuits is very high, and Roff is sufficiently large compared to ri,
V 0 ≒0, and each analog switch operates as a gate. As is clear from the above equation, this is because the distortion generated when analog switch 2 is switched is canceled out by the switching distortion of analog switch 6.

なお、アナログスイツチ2,6の特性及び抵抗
R1,R2の抵抗値は完全に等しい方が望ましいの
であるが、部品の精度上完全に等しいものは得に
くく、ほぼ等しければスイツチング歪を相殺で
き、また両者間に特性、抵抗値の多少のずれがあ
つても従来のものに比してスイツチング歪を低減
できることになる。
In addition, the characteristics and resistance of analog switches 2 and 6
It is desirable for the resistance values of R 1 and R 2 to be completely equal, but it is difficult to obtain completely equal resistance values due to the precision of the parts. Even if there is a deviation, switching distortion can be reduced compared to the conventional one.

以上説明したように、本考案によれば、アナロ
グスイツチのスイツチング時に発生する歪を、新
たに付加したアナログスイツチのスイツチング歪
と相殺するように構成したので、信号の歪率を改
善でき、歪の無いアナログ信号を得ることができ
る。
As explained above, according to the present invention, the distortion generated when switching the analog switch is configured to be canceled out by the switching distortion of the newly added analog switch, so that the signal distortion rate can be improved and the distortion can be reduced. You can get an analog signal that is not available.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例を示す回路図、第2図は第1図
の各部の波形図、第3図は本考案の一実施例を示
す回路図、第4図は第3図の一部分の等価回路図
である。 主要部分の符号の説明 1……DAコンバー
タ、2,6……アナログスイツチ、4……バツフ
アアンプ、5……ローパスフイルタ。
Fig. 1 is a circuit diagram showing a conventional example, Fig. 2 is a waveform diagram of each part of Fig. 1, Fig. 3 is a circuit diagram showing an embodiment of the present invention, and Fig. 4 is an equivalent of a part of Fig. 3. It is a circuit diagram. Explanation of symbols of main parts 1...DA converter, 2, 6...analog switch, 4...buffer amplifier, 5...low-pass filter.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 所定のデイジタル信号をアナログ信号に変換す
るデイジタル−アナログ変換器と、所定周期をも
つて高低レベルを遷移する切換え信号により前記
アナログ信号を間欠的に通過出力せしめる第1の
アナログスイツチと、前記第1のアナログスイツ
チの出力信号が入力端に供給されるアンプとを備
えたスイツチング回路であつて、前記第1のアナ
ログスイツチと直列接続された第1の抵抗と、前
記アンプの出力端と基準電位点との間に接続され
たスイツチング歪相殺手段とを備え、前記スイツ
チング歪相殺手段は第2の抵抗と前記切換え信号
によりオンオフ制御される第2のアナログスイツ
チとの直列回路からなり、前記第1及び第2のア
ナログスイツチは互いに略等しい特性を有しかつ
前記第1及び第2の抵抗は互いに略等しい抵抗値
を有することを特徴とするスイツチング回路。
a digital-to-analog converter that converts a predetermined digital signal into an analog signal; a first analog switch that intermittently passes through and outputs the analog signal by a switching signal that transitions between high and low levels with a predetermined cycle; a switching circuit comprising: an amplifier whose input terminal is supplied with an output signal of an analog switch; a first resistor connected in series with the first analog switch; and an output terminal of the amplifier and a reference potential point. and a switching distortion canceling means connected between the first and second analog switches, the switching distortion canceling means consisting of a series circuit of a second resistor and a second analog switch controlled on/off by the switching signal, A switching circuit characterized in that the second analog switch has substantially equal characteristics, and the first and second resistors have substantially equal resistance values.
JP16586383U 1983-10-26 1983-10-26 switching circuit Granted JPS6074341U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16586383U JPS6074341U (en) 1983-10-26 1983-10-26 switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16586383U JPS6074341U (en) 1983-10-26 1983-10-26 switching circuit

Publications (2)

Publication Number Publication Date
JPS6074341U JPS6074341U (en) 1985-05-24
JPH0326676Y2 true JPH0326676Y2 (en) 1991-06-10

Family

ID=30363264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16586383U Granted JPS6074341U (en) 1983-10-26 1983-10-26 switching circuit

Country Status (1)

Country Link
JP (1) JPS6074341U (en)

Also Published As

Publication number Publication date
JPS6074341U (en) 1985-05-24

Similar Documents

Publication Publication Date Title
JPS6318363B2 (en)
KR900004194B1 (en) Signal compensation circuit
JPH0326676Y2 (en)
JPH0424658Y2 (en)
EP0184446A2 (en) PCM signal recording and/or reproducing apparatus
US5374929A (en) DA converter which combines output of a plurality of low pass filters selectively enabled and disabled by respective electronic switches
JP3174608B2 (en) Linear interpolation method
JP3333861B2 (en) Digital / analog conversion circuit
JPH0685680A (en) Sigmadelta data converter
JPH0419880Y2 (en)
JPS5928091B2 (en) Digital-analog conversion process
JP2615717B2 (en) Digital-to-analog converter
JPH0129443B2 (en)
JPS6292618A (en) Deglitch circuit
JPS60197031A (en) Data interpolating system
JPH054349Y2 (en)
JPH06303058A (en) Electronic volume circuit
JPS6313523A (en) Reducing device for pulselike noise
JPS6029045A (en) Digital/analog converter
JPS6322742B2 (en)
JPS6029048A (en) D/a converter
JPH04267627A (en) D/a converter circuit
JPH0531969B2 (en)
JPS62286304A (en) Pulsive noise reducing device
JPS63217829A (en) Switched capacitor circuit