JPH03265142A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH03265142A
JPH03265142A JP6261090A JP6261090A JPH03265142A JP H03265142 A JPH03265142 A JP H03265142A JP 6261090 A JP6261090 A JP 6261090A JP 6261090 A JP6261090 A JP 6261090A JP H03265142 A JPH03265142 A JP H03265142A
Authority
JP
Japan
Prior art keywords
thin film
oxygen
substrate
silicon thin
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6261090A
Other languages
Japanese (ja)
Inventor
Hajime Sato
肇 佐藤
Takushi Nakazono
中園 卓志
Yuichi Masaki
裕一 正木
Yumi Kihara
木原 由美
Hiroyoshi Nakamura
中村 弘喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6261090A priority Critical patent/JPH03265142A/en
Publication of JPH03265142A publication Critical patent/JPH03265142A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a sufficiently large crystal to make it possible to drive a thin film transistor with a high operating frequency and to enable application, the drive circuit part of a facsimile or a liquid crystal display, requiring a high-speed drive, by a method wherein the concentration of at least one of oxygen, nitrogen or a diluent gas element in the vicinity of the interface between a substrate and a polycrystalline silicon thin film is specified. CONSTITUTION:When a thin film transistor having an active layer consisting of a polycrystalline Si thin film is formed on a substrate, whose surface is insulated, the concentration of at least one of oxygen, nitrogen or a diluent gas element in the vicinity of an interface between the thin film and the substrate is set at 1X10<20>/cm<3> or higher. For example, an oxygen-doped amorphous Si thin film 3 and an oxygen- nondoped amorphous Si thin film 5 are laminated on a quartz substrate 1 by a low pressure plasma CVD method, but SiH4 gas and N2O gas are used as reaction gas, which is used at the time of this lamination, and the dose of the oxygen in the film 3 is set by adjusting the flow rate of the N2O gas in such a way that the oxygen concentration in the film 3 is 1X10<20>/cm<3>. After that, the films 5 and 3 are annealed in an N2 atmosphere, are solid-phase grown, are turned into a polycrystalline silicon thin film 7 and parts of this film 7 are respectively provided with a source region 13a and a drain region 13b.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、読取装置あるいは表示装置等の駆動回路部に
用いられる薄膜トランジスタに係り、特に高速応答可能
な薄膜トランジスタおよびその製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a thin film transistor used in a drive circuit section of a reading device or a display device, and particularly relates to a thin film transistor capable of high-speed response and a method for manufacturing the same. Regarding.

(従来の技術) 従来、読取装置あるいは表示装置等では、原稿読取部あ
るいは表示部と、駆動回路部を個別の基板に形成し、ワ
イヤボンディングあるいはフレキシブル配線により接続
して装置を形成していた。
(Prior Art) Conventionally, in a reading device, a display device, or the like, a document reading section or a display section and a drive circuit section are formed on separate substrates and connected by wire bonding or flexible wiring to form the device.

しかし、このような方法では生産性あるいは装置の信頼
性に劣り、安価な商品を市場に提供することが不可能で
あった。
However, such a method is inferior in productivity or reliability of the device, and it has been impossible to provide inexpensive products to the market.

そこで、原稿読取部あるいは表示部と、駆動回路部とを
同一基板上に形成する試みが成されるようになってきた
Therefore, attempts have been made to form a document reading section or a display section and a drive circuit section on the same substrate.

このような構成を可能ならしめるためには、原稿読取部
あるいは表示部に比べて駆動回路部を構成する素子を高
速応答可能にする必要がある。例えば、特開昭60−2
2881号公報に記載の固体イメージセンサには、原稿
読取部は安価に製造可能なアモルファスシリコンを、駆
動回路部には高速応答可能な多結晶シリコンを用いるこ
とが記載されている。また、駆動回路部に用いられる多
結晶シリコンは、570℃の条件下で減圧CVD法によ
り2000〜3000オングストロームの膜厚で形成し
、パターニング後1100〜1150℃、酸素雰囲気中
で熱酸化して1500オングストロームのゲート絶縁膜
を形成すると同時に、第1層のシリコン薄膜の結晶粒径
を成長させポリシリコンとし、更に水素プラズマ処理に
より良好な特性が得られることが記載さ上述した固体イ
メージセンサの特性について、「日本学術振興会アモル
ファス材料第147委員会第23回研究会資料(HIJ
、23) JにA4版8pel/ wの最大読取り速度
2.6111s/1ineであると記載されている。
In order to make such a configuration possible, it is necessary to enable the elements constituting the drive circuit section to respond faster than the document reading section or the display section. For example, JP-A-60-2
In the solid-state image sensor described in Japanese Patent No. 2881, it is described that the document reading section uses amorphous silicon, which can be manufactured at low cost, and the drive circuit section uses polycrystalline silicon, which can respond at high speed. The polycrystalline silicon used for the drive circuit section is formed to a thickness of 2000 to 3000 angstroms by low-pressure CVD at 570°C, and after patterning, it is thermally oxidized at 1100 to 1150°C in an oxygen atmosphere to a thickness of 1500 angstroms. It is stated that good characteristics can be obtained by simultaneously forming an angstrom gate insulating film, growing the crystal grain size of the first layer of silicon thin film to form polysilicon, and further performing hydrogen plasma treatment.About the characteristics of the solid-state image sensor mentioned above. , “Materials from the 23rd workshop of the 147th Committee on Amorphous Materials, Japan Society for the Promotion of Science (HIJ
, 23) J states that the maximum reading speed for A4 size 8 pel/w is 2.6111 s/1 in.

このような特性であれば、ファクシミリの63規格(A
4版8pel/ mmの最大読取り速度10i s/1
ine)は十分に満足できるものの、今後需要が増大す
ると思われるG4規格(A33版1pel/mmの最大
読取り速度2ms/1ine)を満足することは不可能
である。
With these characteristics, facsimile standard 63 (A
4th edition 8pel/mm maximum reading speed 10i s/1
ine), but it is impossible to satisfy the G4 standard (maximum reading speed of 2 ms/1 ine for A33 version 1 pel/mm), for which demand is expected to increase in the future.

読取り速度を決定する大きな要因としては、駆動回路部
の動作速度があげられ、特に駆動回路部を構成する薄膜
トランジスタによると考えられる。
A major factor that determines the reading speed is the operating speed of the drive circuit section, and in particular, it is thought that it depends on the thin film transistors that make up the drive circuit section.

このようなことは読取装置の他に、例えば液晶テレビ等
の表示装置でも動作周波数10M)lz以上の駆動回路
部の要望があるが、上述した薄膜トランジスタでは不可
能である。
In addition to reading devices, there is also a demand for a drive circuit section with an operating frequency of 10 Mz or higher for display devices such as liquid crystal televisions, but this is not possible with the thin film transistors described above.

そこで本発明は上記課題に鑑がみ成されたもので、特に
ファクシミリあるいは表示装置に要求される高速応答可
能な薄膜トランジスタおよびその製造方法を提供するこ
とを目的としたものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has an object to provide a thin film transistor capable of high-speed response required particularly for facsimile machines or display devices, and a method for manufacturing the same.

[発明の構成コ (課題を解決するための手段) 本発明の薄膜トランジスタは、少なくとも表面が絶縁さ
れた基板上に多結晶シリコン薄膜から成る活性層を有す
る薄膜トランジスタであって、多結晶シリコン薄膜の基
板との界面近傍の酸素。
[Structure of the Invention (Means for Solving the Problem) The thin film transistor of the present invention is a thin film transistor having an active layer made of a polycrystalline silicon thin film on a substrate whose surface is at least insulated, the thin film transistor comprising a polycrystalline silicon thin film substrate. Oxygen near the interface with.

窒素、または希ガス元素の少なくとも1つの濃度が1×
1020cIn−3以上であることを特徴としたもので
ある。
The concentration of nitrogen or at least one of the rare gas elements is 1×
It is characterized by being 1020cIn-3 or more.

また、本発明の薄膜トランジスタの製造法は、少なくと
も表面が絶縁された基板上に多結晶シリコン薄膜から成
る活性層を有する薄膜トランジスタを形成する薄膜トラ
ンジスタの製造方法であって、少なくとも表面が絶縁さ
れた基板上にシリコン薄膜を堆積する工程と、シリコン
薄膜の基板との界面近傍の酸素、窒素、または希ガス元
素の少なくとも濃度を増大させる工程と、シリコン薄膜
をアニールして多結晶シリコン薄膜を形成する工程とを
具備したことを特徴とするものである。
Further, the method for manufacturing a thin film transistor of the present invention is a method for manufacturing a thin film transistor that forms a thin film transistor having an active layer made of a polycrystalline silicon thin film on a substrate having at least an insulated surface, the method comprising: a step of increasing at least a concentration of oxygen, nitrogen, or a rare gas element near the interface of the silicon thin film with the substrate; and a step of annealing the silicon thin film to form a polycrystalline silicon thin film. It is characterized by having the following.

(作 用) 駆動回路部の動作周波数の向上は、駆動回路部を構成す
る薄膜トランジスタの電子移動度を大きくすることによ
り解決されることが知られている。
(Function) It is known that the improvement in the operating frequency of the drive circuit section can be achieved by increasing the electron mobility of the thin film transistors forming the drive circuit section.

また、薄膜トランジスタの電子移動度を大きくすること
は、多結晶シリコンの結晶粒径を大きくすることにより
達成されることが実験よりわかった。第2図は本発明者
等が行った薄膜トランジスタの電子移動度と多結晶シリ
コンの結晶粒径との関係について実験した結果を示すも
ので、縦軸に電子移動度、横軸に結晶粒径をとり、両者
の関係を示したものである。図中曲線(、a)はP型の
MOSトランジスタを示し、曲線(b)はN型のMOS
トランジスタを示しており、これら曲線(a)(b)か
ら多結晶シリコンの結晶粒径を大きくすることにより高
い電子移動度が達成されることがわかる。
Additionally, experiments have shown that increasing the electron mobility of thin film transistors can be achieved by increasing the crystal grain size of polycrystalline silicon. Figure 2 shows the results of an experiment conducted by the present inventors on the relationship between the electron mobility of a thin film transistor and the crystal grain size of polycrystalline silicon, with the vertical axis representing the electron mobility and the horizontal axis representing the crystal grain size. This shows the relationship between the two. In the figure, the curve (,a) shows a P-type MOS transistor, and the curve (b) shows an N-type MOS transistor.
It can be seen from these curves (a) and (b) that high electron mobility can be achieved by increasing the crystal grain size of polycrystalline silicon.

そこで、ファクシミリあるいは表示装置の駆動回路部を
構成するために最適な薄膜トランジスタとするためには
、少なくとも50cj/V・S以上の電子移動度の多結
晶シリコンとする必要があり、第2図から判断して1.
5ミクロン以上の結晶粒径を有する良好な多結晶シリコ
ン薄膜を形成することが必要である。
Therefore, in order to make a thin film transistor optimal for configuring the drive circuit section of a facsimile machine or a display device, it is necessary to use polycrystalline silicon with an electron mobility of at least 50cj/V・S. Then 1.
It is necessary to form a good polycrystalline silicon thin film having a grain size of 5 microns or more.

そこで、本発明者等は従来の絶縁基板上に形成する多結
晶シリコンでは0.5ミクロン程度(例えば、電子通信
学会シリコン材料デバイス研究会SDM89−122(
1989) )の粒径のものしか得られなかった理由に
ついて検討したところ、次のような理由によることがわ
かった。即ち、基板と非晶質シリコン薄膜との界面近傍
での結晶核の発生が非晶質シリコン薄膜内に比べて頻繁
で、結晶核同志で成長を抑圧しあうことに起因し、大粒
径の多結晶シリコンが得られなかったためと考えられる
Therefore, the present inventors have determined that polycrystalline silicon formed on conventional insulating substrates has a thickness of about 0.5 microns (for example, the Institute of Electronics and Communication Engineers Silicon Materials and Devices Study Group SDM89-122).
When we investigated the reason why only particles with a particle size of (1989) ) could be obtained, we found that it was due to the following reasons. In other words, crystal nuclei occur more frequently near the interface between the substrate and the amorphous silicon thin film than in the amorphous silicon thin film, and the growth of the crystal nuclei is mutually suppressed. This is probably because polycrystalline silicon could not be obtained.

また、界面近傍に酸素、窒素、あるいは希ガス元素等の
不純物をドープすることにより、界面近傍での結晶核の
成長か指数関数的に減少することが知られている。(J
ournal of Applied Ph1sics
、Vol、No、10,0ctober 1977 )
そこで、本発明者は50cJ/V−8以上の電子移動度
が確保されるように1.5ミクロン以上の結晶粒径の多
結晶シリコンを得るべく種々検討した結果、界面近傍に
酸素、窒素、あるいは希ガスの濃度を特に1×1020
cIn−3以上とすることにより1.5 ミクロン以上
の大粒径の結晶の成長が可能となることを見出だした。
Furthermore, it is known that by doping an impurity such as oxygen, nitrogen, or a rare gas element near the interface, the growth of crystal nuclei near the interface can be exponentially reduced. (J
our own of Applied Ph1sics
, Vol. No. 10,0ctober 1977)
Therefore, the present inventor conducted various studies to obtain polycrystalline silicon with a crystal grain size of 1.5 microns or more so as to ensure an electron mobility of 50 cJ/V-8 or more. Or the concentration of rare gas is especially 1×1020
It has been found that by setting cIn-3 or more, it becomes possible to grow crystals with a large grain size of 1.5 microns or more.

これは、界面近傍での酸素、窒素、あるいは希ガスの濃
度を特にI X 1020cm −3以上とすることに
より、不純物がドープされた界面近傍で多数発生する結
晶核の成長が十分に抑えられ、不純物がドープされてい
ない膜中での結晶核の成長が疎外されることがないため
と考えられる。
This is because by setting the concentration of oxygen, nitrogen, or rare gas near the interface to I x 1020 cm -3 or more, the growth of many crystal nuclei generated near the interface doped with impurities can be sufficiently suppressed. This is thought to be because the growth of crystal nuclei in the film not doped with impurities is not affected.

そして、中でも酸素濃度を1×102°Cl11−3以
上とすることが、工業的にも、あるいは素子の特性上か
らも好ましい。
Among these, it is preferable to set the oxygen concentration to 1×10 2 C11-3 or higher from an industrial standpoint and from the viewpoint of device characteristics.

シリコン薄膜の絶縁基板界面近傍での酸素、窒素、ある
いは希ガスの中からえらばれる少なくとも1つの濃度が
I X 1020C1l+−3よりも小さいと、界面近
傍で多数発生する結晶核の成長を十分に抑えることか不
可能なため、不純物がドープされていない膜中で発生す
る結晶核の成長を抑圧し、上述した薄膜トランジスタの
特性が得られる大粒径の結晶の成長に繋らない。
When the concentration of at least one of oxygen, nitrogen, or rare gas near the interface of the silicon thin film with the insulating substrate is lower than IX1020C1l+-3, the growth of many crystal nuclei generated near the interface can be sufficiently suppressed. Since this is impossible, it suppresses the growth of crystal nuclei generated in a film not doped with impurities, and does not lead to the growth of large-grain crystals that provide the above-mentioned characteristics of a thin film transistor.

本発明におけるシリコン薄膜の絶縁基板界面近傍で酸素
、窒素、あるいは希ガス元素の少なくとも1つの濃度を
増大させる方法としては、界面近傍にイオン注入する方
法、界面近傍に上記不純物を含むシリコン薄膜を堆積さ
せる方法、界面近傍の絶縁基板に上記不純物を含むもの
を用いてアニール時に界面近傍に拡散させる方法等の種
々の方法が使用可能である。
In the present invention, methods for increasing the concentration of at least one of oxygen, nitrogen, or rare gas elements near the interface of the insulating substrate of the silicon thin film include a method of ion implantation near the interface, and a method of depositing a silicon thin film containing the above impurities near the interface. Various methods can be used, such as a method in which the impurity is diffused into the vicinity of the interface during annealing using an insulating substrate containing the impurity in the vicinity of the interface.

また、本発明の多結晶シリコン形成時のアニル温度とし
ては、結晶核の発生が特に抑えられるような比較的低温
が好ましく、特に570〜600 ”Cが好ましい。こ
のようにアニール温度を比較的低温とすることにより、
不純物がドープされた膜あるいは不純物がドープされて
いない膜共に結晶核の発生が抑えられ、結晶核を大きく
固相成長させることができる。
Furthermore, the annealing temperature during the formation of the polycrystalline silicon of the present invention is preferably a relatively low temperature that can particularly suppress the generation of crystal nuclei, and is particularly preferably 570 to 600''C. By doing so,
Generation of crystal nuclei is suppressed in both films doped with impurities and films not doped with impurities, and large crystal nuclei can be grown in solid phase.

(実施例) 以下、本発明の一実施例の薄膜トランジスタおよびその
製造方法を図面を参照して説明する。
(Example) Hereinafter, a thin film transistor and a manufacturing method thereof according to an example of the present invention will be described with reference to the drawings.

第1図は本実施例の薄膜トランジスタの製造方法を示す
もので、まず図中(a)に示すように石英基板(1)上
に減圧プラズマCVD法により酸素をドープした非晶質
シリコン薄膜(3)を堆積させ、この後、酸素をドープ
しない非晶質シリコン薄膜(5〉を堆積させる。酸素を
ドープした非晶質シリコン薄膜(3)を堆積させる時の
反応ガスとしては、モノシラン(SiH)と−酸化二窒
素(N20)を用いた。また、非晶質シリコン薄膜(3
)中の酸−素のドープ量としては、少なくとも非晶質シ
リコン薄膜(3)中の酸素濃度が4×1020CIIl
−3となるように一酸化二窒素(N20)の流量を調整
して行った。
FIG. 1 shows the manufacturing method of the thin film transistor of this example. First, as shown in (a) in the figure, an amorphous silicon thin film (3) doped with oxygen by low pressure plasma CVD method is placed on a quartz substrate (1). ) is deposited, and then an amorphous silicon thin film (5) not doped with oxygen is deposited. Monosilane (SiH) is used as a reactive gas when depositing the oxygen-doped amorphous silicon thin film (3). and - dinitrogen oxide (N20).Also, an amorphous silicon thin film (3
), the oxygen concentration in the amorphous silicon thin film (3) is at least 4×1020 CIIl.
The flow rate of dinitrogen monoxide (N20) was adjusted so as to be -3.

本実施例では酸素ドープの非晶質シリコン薄膜(3)と
酸素をドープしない非晶質シリコン薄膜(5)を非連続
的に形成したが、酸素ドープの非晶質シリコン薄膜(3
)堆積中に一酸化二窒素(N20)の流量を徐々に低下
させることにより、石英基板(1)との界面から連続的
に酸素濃度が減少した非晶質シリコン薄膜(3)を堆積
させても良い。このようにすることにより、−層良好な
核成長が得られる非晶質シリコン薄膜(3)とすること
ができる。
In this example, the oxygen-doped amorphous silicon thin film (3) and the non-oxygen-doped amorphous silicon thin film (5) were discontinuously formed.
) By gradually lowering the flow rate of dinitrogen monoxide (N20) during deposition, an amorphous silicon thin film (3) in which the oxygen concentration continuously decreases from the interface with the quartz substrate (1) is deposited. Also good. By doing so, it is possible to obtain an amorphous silicon thin film (3) in which good nucleus growth can be obtained.

上記したように2層の非晶質シリコン薄膜(3)。As described above, there are two layers of amorphous silicon thin film (3).

(5)を堆積させた後、図中(b)に示すように窒素(
N2)雰囲気中で600℃の温度でアニールし固相成長
させ、多結晶シリコン薄膜(7)を形成する。
After depositing (5), as shown in (b) in the figure, nitrogen (
N2) Annealing is performed at a temperature of 600° C. in an atmosphere for solid phase growth to form a polycrystalline silicon thin film (7).

上述したように2層の非晶質シリコン薄膜(3)。Two layers of amorphous silicon thin film (3) as described above.

(5)とすることにより、アニール工程において石英基
板(1)と酸素ドープの非晶質シリコン薄膜(3)との
界面で多数発生した結晶核の成長は、酸素をドープしな
い非晶質シリコン薄膜(5)内で発生する結晶核に比べ
て非常に低く抑えらる。例えば、酸素ドープ量が4X1
0”°備−3の非晶質シリコン薄膜(3)内での結晶核
の成長速度は、酸素をドープしない非晶質シリコン薄膜
(5)内での結晶核の成長速度の約1740程度と非常
に低く抑えられる。このため、酸素をドープしない非晶
質シリコン薄膜(5)内で比較的低い確率で発生した結
晶核は、界面で発生する結晶核に成長を妨げられること
なく1.5〜2.0 ミクロンといった十分大きな結晶
粒径に成長することができる。
(5), the growth of a large number of crystal nuclei generated at the interface between the quartz substrate (1) and the oxygen-doped amorphous silicon thin film (3) during the annealing process is suppressed from the growth of the amorphous silicon thin film that is not doped with oxygen. (5) It is suppressed to a very low level compared to the crystal nuclei generated within. For example, if the oxygen doping amount is 4X1
The growth rate of crystal nuclei in the amorphous silicon thin film (3) with a temperature of 0''° is about 1740 times the growth rate of crystal nuclei in the amorphous silicon thin film (5) not doped with oxygen. Therefore, the crystal nuclei generated at a relatively low probability in the amorphous silicon thin film (5) that is not doped with oxygen are not hindered from growing by crystal nuclei generated at the interface, and the growth rate is 1.5. It is possible to grow to a sufficiently large crystal grain size of ~2.0 microns.

この後、通常用いられる薄膜トランジスタの製造プロセ
スを用いれば良い。
After this, a commonly used thin film transistor manufacturing process may be used.

例えば、第1図中(c)に示すように上記工程で得られ
た多結晶シリコン薄膜(7)をバターニングした後に、
表面を熱処理してゲート絶縁膜(9)を得る。
For example, as shown in FIG. 1(c), after buttering the polycrystalline silicon thin film (7) obtained in the above step,
The surface is heat-treated to obtain a gate insulating film (9).

そして、必要に応じて不純物をドープしチャンネルを形
成する。このチャンネル形成用の不純物のドープは、例
えば酸素をドープしない非晶質シリコン薄膜の堆積時に
行っても良いが、アニール工程での結晶核の成長の制御
が複雑になるため、多結晶シリコン薄膜(7〉形成後に
行うことが好ましい。
Then, if necessary, impurities are doped to form a channel. This channel-forming impurity doping may be performed, for example, when depositing an amorphous silicon thin film that is not doped with oxygen, but since controlling the growth of crystal nuclei in the annealing process becomes complicated, 7> Preferably carried out after formation.

そして、第1図中(d)に示すようにゲート電極(11
)を形成し、この後、ゲート電極(11)を用いてソー
スおよびドレインを形成する領域にイオン注入し、ソー
ス領域(13a)およびドレイン領域(13b)を形成
する。P型MOS)ランジスタを得る場合には例えばボ
ロンを、N型MOS)ランジスタを得る場合には例えば
リンあるいはヒ素を用いると良い。
Then, as shown in FIG. 1(d), the gate electrode (11
) is formed, and then, using the gate electrode (11), ions are implanted into the regions where the source and drain are to be formed to form a source region (13a) and a drain region (13b). For example, boron may be used to obtain a P-type MOS transistor, and phosphorus or arsenic may be used for an N-type MOS transistor.

また、第1図中(e)に示すように酸化シリコンあるい
は窒化シリコン等により絶縁膜(21〉を堆積した後に
、コンタクトホール(15a) 、 (15b)を開け
て、更にAI、Al−5i、Al−5i−Cu等を堆積
しパターニングし配線用金属薄膜(17a)。
Further, as shown in FIG. 1(e), after depositing an insulating film (21) of silicon oxide or silicon nitride, etc., contact holes (15a) and (15b) are opened, and further AI, Al-5i, A metal thin film (17a) for wiring is formed by depositing and patterning Al-5i-Cu or the like.

(17b)を得ることにより薄膜トランジスタが完成す
る。
By obtaining (17b), the thin film transistor is completed.

このようにして形成された薄膜トランジスタは、その活
性層を形成する多結晶シリコン薄膜の結晶粒径を1.5
〜2.0ミクロンといった十分大きなものとできるため
、50cj/V・S以上の電子移動度を確保することが
できた。このため、本実施例の薄膜トランジスタは高い
動作周波数での駆動が可能となり、特に高速駆動の要求
されるファクシミリあるいは液晶表示装置の駆動回路部
に最適である。
In the thin film transistor thus formed, the crystal grain size of the polycrystalline silicon thin film forming the active layer is 1.5.
Since it could be made sufficiently large, such as ~2.0 microns, it was possible to secure an electron mobility of 50 cj/V·S or more. Therefore, the thin film transistor of this embodiment can be driven at a high operating frequency, and is particularly suitable for facsimiles or liquid crystal display drive circuits that require high-speed driving.

ここではモノシラン(S iH4)と−酸化二窒素(N
20)を用いて酸素濃度がI X 1020an−”よ
りも大きな酸素ドープの非晶質シリコン薄膜(3)を形
成したが、−酸化二窒素(N20)に代えて、例えばア
ンモニア(NH4)を用いることにより、窒素ドープの
非晶質シリコン薄膜(3)としても良い。
Here, monosilane (S iH4) and dinitrogen oxide (N
20) was used to form an oxygen-doped amorphous silicon thin film (3) with an oxygen concentration higher than I x 1020 an-'', but instead of dinitrogen oxide (N20), for example, ammonia (NH4) was used. Alternatively, a nitrogen-doped amorphous silicon thin film (3) may be used.

また、この他にもイオン注入法を用いて、基板と非晶質
シリコン薄膜との界面に酸素等をドープしても良い。こ
の時の加速電圧あるいはドープ量は、非晶質シリコン薄
膜の膜厚等を考慮して適宜選択すると良く、例えば非晶
質シリコン薄膜の膜厚が1500オングストロームの場
合、加速電圧を6゜keV 、  ドープ量を5X10
’叩−2程度として酸素ドープすると良い。このように
すると、基板と非晶質シリコン薄膜との界面の酸素濃度
のピーク値は4×1020cIn−3となり、界面近傍
での結晶核の成長速度を低く抑えることができる。この
ため、十分に大きな結晶の多結晶シリコン薄膜を形成す
ることができる。
In addition, oxygen or the like may be doped at the interface between the substrate and the amorphous silicon thin film using an ion implantation method. The accelerating voltage or doping amount at this time may be appropriately selected in consideration of the thickness of the amorphous silicon thin film, etc. For example, when the thickness of the amorphous silicon thin film is 1500 angstroms, the accelerating voltage is set to 6° keV, Dope amount 5X10
It is best to dope oxygen to about -2 degree. In this way, the peak value of the oxygen concentration at the interface between the substrate and the amorphous silicon thin film is 4×10 20 cIn −3 , and the growth rate of crystal nuclei near the interface can be suppressed to a low level. Therefore, a polycrystalline silicon thin film with sufficiently large crystals can be formed.

また、上記したように非晶質シリコン薄膜にイオン注入
法を用いて酸素等をドープする他に、基板表面にイオン
注入法を用いて酸素等をドープしても同様の効果を得る
ことができる。即ち、このようにイオン注入にした後に
非晶質シリコン薄膜を堆積、アニールして多結晶シリコ
ン薄膜を形成しようとしても、界面近傍の基板に高濃度
に存在する酸素等の不純物が堆積、アニール時に非晶質
シリコン薄膜の界面近傍に拡散されて不純物濃度が高く
なるため、界面近傍で多数発生する結晶核の成長速度は
十分に抑えられ、膜中での結晶核の成長が妨げられるこ
とがないためである。
Furthermore, in addition to doping the amorphous silicon thin film with oxygen, etc. using the ion implantation method as described above, the same effect can also be obtained by doping the substrate surface with oxygen, etc. using the ion implantation method. . In other words, even if an attempt is made to form a polycrystalline silicon thin film by depositing and annealing an amorphous silicon thin film after ion implantation in this way, impurities such as oxygen, which are present in high concentrations in the substrate near the interface, will be deposited during annealing. Since the impurity concentration is diffused near the interface of the amorphous silicon thin film, the growth rate of many crystal nuclei generated near the interface is sufficiently suppressed, and the growth of crystal nuclei within the film is not hindered. It's for a reason.

このように基板表面にイオン注入する方法を用いる場合
であっても、上述した実施例同様に酸素、窒素、あるい
は希ガスを用いることができる。
Even when such a method of implanting ions into the substrate surface is used, oxygen, nitrogen, or a rare gas can be used as in the embodiments described above.

上述した例では、界面近傍の基板あるいはシリコン薄膜
内に酸素等の不純物を直接添加しているが、この他にあ
らかじめ酸素等の不純物を高濃度に含んだ基板を用いて
も良い。このような絶縁基板を用いて基板上にシリコン
薄膜を堆積した後に界面にシリコンイオンを注入すると
、界面近傍では高い濃度の酸素等の不純物を含んでいる
ためアモルファス化され、界面近傍で発生する多数の結
晶核の成長は十分に抑えられる。このため、本発明に適
した大粒径の結晶を有する多結晶シリコン薄膜を形成す
ることができる。
In the above-described example, impurities such as oxygen are directly added to the substrate or silicon thin film near the interface, but it is also possible to use a substrate that contains impurities such as oxygen at a high concentration in advance. When silicon ions are implanted at the interface after a silicon thin film is deposited on the substrate using such an insulating substrate, the area near the interface becomes amorphous because it contains impurities such as oxygen at a high concentration, and large numbers of silicon ions are generated near the interface. The growth of crystal nuclei can be sufficiently suppressed. Therefore, a polycrystalline silicon thin film having large grain size crystals suitable for the present invention can be formed.

[発明の効果] 上述したように、本発明の薄膜トランジスタは、基板の
多結晶シリコン薄膜との界面近傍での酸素、窒素、ある
いは希ガス元素濃度を1×102°Cl11−3以上と
することにより、十分に大きな結晶を得ることができ、
高い動作周波数での駆動が可能となる。このため、本発
明の薄膜トランジスタは、特に高速駆動の要求されるフ
ァクシミリあるいは液晶表示装置の駆動回路部に最適で
ある。
[Effects of the Invention] As described above, the thin film transistor of the present invention achieves a thin film transistor of the present invention by setting the concentration of oxygen, nitrogen, or a rare gas element near the interface with the polycrystalline silicon thin film of the substrate to 1×102°Cl11−3 or more. , a sufficiently large crystal can be obtained,
Driving at a high operating frequency becomes possible. Therefore, the thin film transistor of the present invention is particularly suitable for use in facsimiles or liquid crystal display drive circuits that require high-speed drive.

また、本発明の薄膜トランジスタの製造方法を用いるこ
とにより、高い動作周波数での動作が可能な高性能薄膜
トランジスタが、基板との界面近傍の酸素、窒素、ある
いは希ガスの濃度を所定の範囲で調整するたけて容易に
製造することができた。
Furthermore, by using the thin film transistor manufacturing method of the present invention, a high performance thin film transistor that can operate at a high operating frequency can adjust the concentration of oxygen, nitrogen, or rare gas near the interface with the substrate within a predetermined range. It was easy to manufacture.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る薄膜トランジスタの製
造方法を示すプロセス図、第2図は平均結晶粒径と電子
移動度との関係を示す図である。 (1)・・・石英基板 (3)・・・ドープ非晶質シリコン薄膜(5)・・・非
ドープ非晶質シリコン薄膜(7〉・・・多結晶シリコン
薄膜 屈
FIG. 1 is a process diagram showing a method for manufacturing a thin film transistor according to an embodiment of the present invention, and FIG. 2 is a diagram showing the relationship between average crystal grain size and electron mobility. (1)...Quartz substrate (3)...Doped amorphous silicon thin film (5)...Undoped amorphous silicon thin film (7>...Polycrystalline silicon thin film)

Claims (2)

【特許請求の範囲】[Claims] (1)少なくとも表面が絶縁された基板上に多結晶シリ
コン薄膜から成る活性層を有する薄膜トランジスタにお
いて、 前記多結晶シリコン薄膜の前記基板との界面近傍の酸素
、窒素、または希ガス元素の少なくとも1つの濃度が1
×10^2^0cm^−^3以上であることを特徴とし
た薄膜トランジスタ。
(1) In a thin film transistor having an active layer made of a polycrystalline silicon thin film on a substrate whose surface is at least insulated, at least one of oxygen, nitrogen, or a rare gas element near the interface between the polycrystalline silicon thin film and the substrate. concentration is 1
A thin film transistor characterized in that it is 10^2^0cm^-^3 or more.
(2)少なくとも表面が絶縁された基板上に多結晶シリ
コン薄膜から成る活性層を有する薄膜トランジスタを形
成する薄膜トランジスタの製造方法において、 少なくとも表面が絶縁された基板上にシリコン薄膜を堆
積する工程と、 前記シリコン薄膜の前記基板との界面近傍の酸素、窒素
、または希ガス元素の少なくとも1つ濃度を増大させる
工程と、 前記シリコン薄膜をアニールして多結晶シリコン薄膜を
形成する工程とを具備したことを特徴とする薄膜トラン
ジスタの製造方法。
(2) A method for manufacturing a thin film transistor in which a thin film transistor having an active layer made of a polycrystalline silicon thin film is formed on a substrate with at least an insulated surface, the step of depositing a silicon thin film on the substrate with at least an insulated surface; The method further comprises: increasing the concentration of at least one of oxygen, nitrogen, or a rare gas element near the interface between the silicon thin film and the substrate; and annealing the silicon thin film to form a polycrystalline silicon thin film. Characteristic method for manufacturing thin film transistors.
JP6261090A 1990-03-15 1990-03-15 Thin film transistor and manufacture thereof Pending JPH03265142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6261090A JPH03265142A (en) 1990-03-15 1990-03-15 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6261090A JPH03265142A (en) 1990-03-15 1990-03-15 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03265142A true JPH03265142A (en) 1991-11-26

Family

ID=13205257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6261090A Pending JPH03265142A (en) 1990-03-15 1990-03-15 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03265142A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0496639A2 (en) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba Polysilicon thin film semiconductor device
EP0573030A3 (en) * 1992-06-03 1994-04-20 Showa Shell Sekiyu
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0496639A2 (en) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba Polysilicon thin film semiconductor device
US5266816A (en) * 1991-01-25 1993-11-30 Kabushiki Kaisha Toshiba Polysilicon thin film semiconductor device containing nitrogen
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US7148542B2 (en) 1992-02-25 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of forming the same
US7649227B2 (en) 1992-02-25 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of forming the same
EP0573030A3 (en) * 1992-06-03 1994-04-20 Showa Shell Sekiyu

Similar Documents

Publication Publication Date Title
EP0598410B1 (en) A method of manufacturing a semiconductor device
US6638797B2 (en) High performance poly-SiGe thin film transistor and a method of fabricating such a thin film transistor
US7528424B2 (en) Integrated circuitry
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
JP2000243946A (en) Semiconductor device and manufacture thereof
JP2000077658A (en) Manufacture of semiconductor device
JPH03265142A (en) Thin film transistor and manufacture thereof
JP3134336B2 (en) Method for manufacturing semiconductor device
JP3203652B2 (en) Semiconductor thin film manufacturing method
EP0043691B1 (en) Semiconductor device having a polycrystalline semiconductor film
US20040104431A1 (en) [polysilicon thin film transistor and method of forming the same]
JP2751420B2 (en) Method for manufacturing semiconductor device
JP3325664B2 (en) Thin film transistor and method of manufacturing the same
JPH0661489A (en) Manufacture of thin-film transistor
JP3300645B2 (en) Semiconductor device and manufacturing method thereof
JPH04186635A (en) Thin film semiconductor device and its manufacture
JPH03200319A (en) Formation of poly-crystalline silicon
JPH07193246A (en) Cmos thin-film transistor and its manufacture
JP3055170B2 (en) Method for manufacturing thin film semiconductor device
JP3133861B2 (en) Method for manufacturing semiconductor device
JP3111488B2 (en) Semiconductor device and manufacturing method thereof
JPH07183520A (en) Thin film transistor
JPH07221318A (en) Thin film transistor and its manufacture
JPH0575126A (en) Manufacture of thin-film transistor
JPH0837307A (en) Manufacture of semiconductor device and liquid crystal display