JPH03265131A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03265131A JPH03265131A JP6272490A JP6272490A JPH03265131A JP H03265131 A JPH03265131 A JP H03265131A JP 6272490 A JP6272490 A JP 6272490A JP 6272490 A JP6272490 A JP 6272490A JP H03265131 A JPH03265131 A JP H03265131A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- ions
- ion implantation
- fluorine
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052796 boron Inorganic materials 0.000 claims abstract description 38
- -1 fluorine ions Chemical class 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 26
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000005465 channeling Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910015900 BF3 Inorganic materials 0.000 abstract description 2
- 229930183582 Bifloride Natural products 0.000 abstract 1
- 238000001994 activation Methods 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法、特に、浅いｐ−ｎ接合を形成す
る方法に関し、
不純物の活性化工程における拡散を抑制して浅いｐ−ｎ
接合を形成する方法を提供することを目的とし、
ｎ型の半導体層に、フッ素イオンと二フツ化永つ素イオ
ンとを連続イオン注入し、熱処理を施す工程を有する半
導体装置の製造方法、特に、上記工程のニフツ化ホウ素
イオンのイオン注入工程を、このイオン注入によって形
成されるホウ素の低濃度領域が、フッ素イオンのイオン
注入によって形成されていたフッ素濃度のピークに一致
するようにする半導体装置の製造方法をもって槽底され
る。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a semiconductor device, particularly a method for forming a shallow p-n junction, a method for forming a shallow p-n junction by suppressing diffusion in an activation step of impurities is provided.
The purpose of the present invention is to provide a method for forming a junction, and to provide a method for manufacturing a semiconductor device, which includes a step of sequentially implanting fluorine ions and permanent difluoride ions into an n-type semiconductor layer, and subjecting the layer to heat treatment. , a semiconductor device in which the ion implantation step of boron nifthide ions in the above step is performed so that the low concentration region of boron formed by this ion implantation matches the peak of the fluorine concentration formed by the ion implantation of fluorine ions. The bottom of the tank is manufactured using the following manufacturing method.
［産業上の利用分野〕
本発明は、半導体装置の製造方法、特に、浅いｐ−ｎ接
合を形成する方法に関する。[Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a shallow pn junction.
ＶＬＳ Ｉをさらに高集積化・高性能化するためには、
素子寸法の縮小が必要である０例えばＭＯ５型電界効果
トランジスタにおいては、素子寸法を縮小するためにチ
ャンネル長を短くすると、いわゆる短チャンネル効果と
呼ばれる不都合な現象の発生を避けることができない、
この短チャンネル効果を防ぐ手段として、ソース・ドレ
インを形成するｐ−ｎ接合を浅く形成することが有効で
あることが知られている。In order to further increase the integration and performance of VLSI,
It is necessary to reduce the element size. For example, in MO5 field effect transistors, if the channel length is shortened in order to reduce the element size, an undesirable phenomenon called the so-called short channel effect cannot be avoided.
As a means to prevent this short channel effect, it is known that it is effective to form shallow p-n junctions that form the source and drain.
浅いｐ−ｎ接合を形成するためには、従来技術において
は、ｎ型シリコン層上に、熱酸化法等を使用して５０人
厚程度の二酸化シリコン層等を形成した後、この薄い二
酸化シリコン層等を介してニフツ化ホウ素イオン（ＢＦ
ｔ”）を１０ＫｅＶ程度の低い打ち込みエネルギーをも
ってイオン注入し、８５０“Ｃの温度で１０分間程度熱
処理を施して活性化している。In order to form a shallow p-n junction, in the conventional technology, a silicon dioxide layer or the like with a thickness of approximately 50 mm is formed on an n-type silicon layer using a thermal oxidation method, and then this thin silicon dioxide layer is formed. Boron niftide ions (BF
t") with a low implantation energy of about 10 KeV, and is activated by heat treatment at a temperature of 850"C for about 10 minutes.
ただ、上記の従来技術においては、二フツ化ホウ素イオ
ン（ＢＦｔ ” ）をイオン注入した後になされる不純
物の活性化のための熱処理工程において不純物ホウ素が
深さ方向に拡散することを阻止しえないため、イオン注
入は浅く実行したとしても、結果的には、深さが０．１
ｎ以下の浅いｐ−ｎ接合を形成することは困難である。However, in the above-mentioned conventional technology, it is not possible to prevent the boron impurity from diffusing in the depth direction during the heat treatment process for activating the impurity, which is performed after implanting boron difluoride ions (BFt''). Therefore, even if ion implantation is performed shallowly, the resulting depth will be 0.1
It is difficult to form a shallow p-n junction of n or less.
本発明の目的は、この欠点を解消することにあり、不純
物の活性化工程における拡散を抑制して浅いｐ−ｎ接合
を形成する方法を提供することにある。An object of the present invention is to eliminate this drawback, and to provide a method for forming a shallow pn junction by suppressing diffusion of impurities in the activation step.
上記の目的は、ｎ型の半導体層（１）に、フッ素イオン
とニフツ化ホウ素イオンとを連続してイオン注入し、そ
の後、熱処理を施す工程を有することを特徴とする半導
体装置の製造方法によって達成される。The above object is achieved by a method for manufacturing a semiconductor device, which comprises the steps of sequentially implanting fluorine ions and boron niffluoride ions into an n-type semiconductor layer (1), and then subjecting it to heat treatment. achieved.
上記の工程において、前記の二フツ化ホウ素イオンのイ
オン注入工程を、このイオン注入によって形成されるホ
ウ素の低濃度領域が、前記のフッ素イオンのイオン注入
によって形成されたフッ素濃度のピークに一致するよう
にすると、浅いｐ −ｎ接合を形成するために、さらに
効果的である。In the above process, the boron difluoride ion ion implantation step is performed such that the low boron concentration region formed by this ion implantation coincides with the fluorine concentration peak formed by the fluorine ion implantation. This is more effective for forming a shallow p-n junction.
換言すれば、ｎ型の半導体層（１）に、フッ素イオンを
、次工程においてｐ−ｎ接合形成のために導入されるホ
ウ素の低濃度領域にピークが来るようにイオン注入し、
次いで、ニフツ化ホウ素イオンをイオン注入すること覧
すると、浅いｐ−ｎ接合を形成するために効果的である
。In other words, fluorine ions are implanted into the n-type semiconductor layer (1) so that the peak is in the low concentration region of boron that will be introduced in the next step to form a p-n junction,
Next, ion implantation of boron diphthalate ions is effective for forming a shallow p-n junction.
アモルファスシリコンは非結晶構造であるので、不純物
をイオン注入した場合、不純物とシリコン原子との衝突
頻度が単結晶シリコンの場合より高くなるため、不純物
が浅く導入される。Since amorphous silicon has a non-crystalline structure, when impurities are ion-implanted, the frequency of collisions between the impurities and silicon atoms is higher than in the case of single-crystal silicon, so the impurities are implanted shallowly.
単結晶シリコンをアモルファス化する方法としては、シ
リコンイオンをイオン注入する方法が一般に知られてい
る。この方法を使用して単結晶シリコン層をアモルファ
ス化した後にニフツ化ホウ素イオン（ＢＦｔ ’ ）を
イオン注入すれば、低濃度領域のチャネリングが抑制さ
れ、不純物ホウ素を浅く導入することができる。しかし
、その後に実行される不純物活性化のための高温熱処理
工程において、アモルファス化したシリコン層は再び単
結晶シリコン層に復帰する。この時、導入された不純物
ホウ素が深さ方向に拡散するため、イオン注入初期の浅
い不純物プロファイルを維持することは困難である。As a method of making single crystal silicon amorphous, a method of implanting silicon ions is generally known. By using this method to make the single-crystal silicon layer amorphous and then implanting boron nitride ions (BFt'), channeling in the low concentration region can be suppressed and the boron impurity can be implanted shallowly. However, in a subsequent high-temperature heat treatment step for activating impurities, the amorphous silicon layer returns to a single crystal silicon layer. At this time, since the introduced impurity boron diffuses in the depth direction, it is difficult to maintain the shallow impurity profile at the initial stage of ion implantation.
本発明に係る半導体装置の製造方法においては、単結晶
シリコン層にフッ素イオンを、次工程においてｐ−ｎ接
合形成のために導入されるホウ素の低濃度領域（チャネ
リング領域）に濃度ピークが来るように注入エネルギー
を制御して導入することによって、単結晶シリコン層は
アモルファス化されて、その後にイオン注入される二フ
ツ化ホウ素イオンのチャネリングが抑制され、不純物ホ
ウ素が浅く導入されると＼もに、ホウ素の低濃度領域に
フッ素が多く存在するため、不純物活性化のための熱処
理工程において、ホウ素が深さ方向番こ拡散することが
抑制され、不純物プロファイルはイオン注入初期と殆ど
変わることがなく、浅いｐ−ｎ接合が形成される。In the method for manufacturing a semiconductor device according to the present invention, fluorine ions are introduced into a single crystal silicon layer so that the concentration peak is in a low concentration region (channeling region) of boron, which will be introduced in the next step to form a p-n junction. By controlling the implantation energy and introducing it into the silicon layer, the single crystal silicon layer is made amorphous, the channeling of the boron difluoride ions implanted later is suppressed, and the impurity boron is implanted shallowly. Since there is a large amount of fluorine in the low concentration region of boron, the diffusion of boron in the depth direction during the heat treatment process for impurity activation is suppressed, and the impurity profile remains almost unchanged from the initial stage of ion implantation. , a shallow pn junction is formed.
以下、図面を参照しつ覧、本発明の一実施例に係る浅い
ｐ−ｎ接合の形成方法について説明する。Hereinafter, a method for forming a shallow pn junction according to an embodiment of the present invention will be described with reference to the drawings.
第１図（ａ）参照
ｎ型のシリコン基板１上に、熱酸化をなして５０人厚程
度の二酸化シリコン層２を形成する。Referring to FIG. 1(a), on an n-type silicon substrate 1, a silicon dioxide layer 2 having a thickness of approximately 50 nm is formed by thermal oxidation.
第１図（ｂ）参照
三フツ化ホウ素（ＢＦｓ）をイオン化してフッ素イオン
（Ｆ−）と二フツ化ホウ素イオン（ＢＦＺ”）とを製造
し、先づその中のフッ素イオンを抽出して打ち込みエネ
ルギー２５ＫｅＶ、ドーズ量４Ｘ１０ＩＳｃｍ−ｔをも
ってイオン注入し、次に、二フツ化ホウ素イオンを抽出
して打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ
１０ ｌＳｃ ｍ−”をもってイオン注入する。Refer to Figure 1(b). Boron trifluoride (BFs) is ionized to produce fluorine ions (F-) and boron difluoride ions (BFZ''), and the fluorine ions therein are first extracted. Ion implantation was performed with an implantation energy of 25 KeV and a dose of 4×10 IScm-t, and then boron difluoride ions were extracted and implanted with an implantation energy of 10 KeV and a dose of I
Ion implantation is performed with a concentration of 10 lSc m-''.
第２図参照
この時の深さ方向に対するホウ素のＳ ＩＭＳ分析によ
る濃度分布を第２図のグラフＡに示す、参考までに、従
来の方法、すなわち、フッ素イオン（Ｆ−）をイオン注
入することなくニフツ化ホウ素イオン（ＢＦＺ”）のみ
を打ち込みエネルギー１０ＫｅＶ、ドーズ量Ｉ Ｘ １
０”ｃｍ−”をもッテイオン注入した場合のホウ素濃度
分布を第２図のグラフＢに示す、グラフＡとグラフＢと
を比較して明らかなように、本発明の方法を使用した場
合（グラフＡ）には、ホウ素の導入深さは浅くなる。See Figure 2 Graph A in Figure 2 shows the concentration distribution of boron in the depth direction by SIMS analysis at this time.For reference, the conventional method, that is, ion implantation of fluorine ions (F-) Implanting only boron nifthide ions (BFZ'') with an energy of 10 KeV and a dose of I x 1
Graph B in Figure 2 shows the boron concentration distribution in the case of ion implantation of 0 cm-. In A), the depth of boron introduction is shallow.
第１図（ｃ）参照
８５０℃の温度において１０分間熱処理を施して不純物
ホウ素を活性化し、ｎ型シリコン基板１上に０．１ｎ厚
程度の薄いｐ型シリコン層３を形成する。Referring to FIG. 1(c), a heat treatment is performed at a temperature of 850° C. for 10 minutes to activate the impurity boron, and a thin p-type silicon layer 3 having a thickness of about 0.1n is formed on the n-type silicon substrate 1.
第３図参照
この時の深さ方向に対するホウ素のＳＩＭＳ分析による
濃度分布を第３図のグラフＡに示す、参考までに、従来
の方法、すなわち、フッ素イオン（Ｆ−）をイオン注入
することなくニフツ化ホウ素イオン（ＢＦＺ”）のみを
イオン注入して、８５０°Ｃの温度で１０分間熱処理を
施した場合のホウ素濃度分布を第３図のグラフＢに示す
、グラフＡとグラフＢとを比較して明らかなように、本
発明の方法を使用した場合（グラフＡ）には、ホウ素の
深さ方向への拡散が抑制され、しかも、深さ方向に対す
る濃度の変化が急峻になって、良好な浅いｐ−ｎ接合が
形成されている。See Figure 3 Graph A in Figure 3 shows the concentration distribution of boron in the depth direction by SIMS analysis.For reference, the conventional method, that is, without implanting fluorine ions (F-), Graph B in Figure 3 shows the boron concentration distribution when only boron nitride ions (BFZ'') were implanted and heat treated at a temperature of 850°C for 10 minutes. Compare graphs A and B. As is clear from the above, when the method of the present invention is used (graph A), the diffusion of boron in the depth direction is suppressed, and the concentration change in the depth direction becomes steep, resulting in a good result. A shallow pn junction is formed.
本発明の方法を使用して、例えばＭＯ３型電界効果トラ
ンジスタのソース・ドレインを形成すれば、ソース・ド
レインのｐ−ｎ接合は浅く形成されるので、素子寸法を
縮小化しても短チャンネル効果を防ぐことが可能である
。If the method of the present invention is used to form, for example, the source/drain of an MO3 field effect transistor, the p-n junction of the source/drain will be formed shallowly, so the short channel effect can be avoided even if the device size is reduced. It is possible to prevent this.
なお、ｐ型シリコン層３の表面のシート抵抗値を測定し
た結果を第１表に示す。Note that Table 1 shows the results of measuring the sheet resistance value of the surface of the p-type silicon layer 3.
第１表
第１表から明らかなように、本発明の方法を使用した場
合には従来の方法を使用した場合よりもシート抵抗値が
低くなっている。この事は、第３図に示すように、ｐ型
シリコン層３の表面におけるホウ素濃度が本発明の方法
を使用した場合には従来の方法を使用した場合よりも高
くなることによるものである。As is clear from Table 1, the sheet resistance value is lower when the method of the present invention is used than when the conventional method is used. This is because, as shown in FIG. 3, the boron concentration at the surface of the p-type silicon layer 3 is higher when the method of the present invention is used than when the conventional method is used.
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、ｎ型の半導体層に、フッ素イオンと二フ
ツ化ホウ素イオンとを逐次連続してイオン注入し、熱処
理を施すこと＼されているので、ニフツ化ホウ素をイオ
ン注入した時に低濃度領域のチャネリングが抑制されて
ホウ素が浅く導入され、浅い接合が形成される。特に、
前記のニフツ化ホウ素イオンのイオン注入工程を、この
イオン注入によって形成されるホウ素の低濃度領域が、
前記のフッ素イオンのイオン注入によって形成されたフ
ッ素濃度のピークに一致するようにすると、換言すれば
、ｎ型の半導体層に対するフッ素イオン注入深さを、次
工程において導入されるホウ素の低濃度領域にピークが
一致するようにすると、ニフツ化ホウ素をイオン注入し
た時に低濃度領域のチャネリングが抑制されてホウ素が
浅←導入され、しかも、熱処理工程において低濃度１ａ
域に多く存在するフッ素の作用によってホウ素が深さ方
向に拡散することが抑制されるので、浅い接合の形成が
さらに効果的になされ、素子の縮小化に大きく寄与する
ことができる。As explained above, in the method for manufacturing a semiconductor device according to the present invention, fluorine ions and boron difluoride ions are successively implanted into an n-type semiconductor layer, and heat treatment is performed. Therefore, when ions of boron diphthalate are implanted, channeling in the low concentration region is suppressed, boron is introduced shallowly, and a shallow junction is formed. especially,
The ion implantation process of boron nifthide ions described above is performed so that the boron low concentration region formed by this ion implantation is
In other words, the depth of the fluorine ion implantation into the n-type semiconductor layer is set to match the peak of the fluorine concentration formed by the ion implantation of fluorine ions described above, so that the depth of the fluorine ion implantation into the n-type semiconductor layer is adjusted to match the peak of the fluorine concentration formed by the ion implantation of fluorine ions. If the peaks are made to coincide with 1a, channeling in the low concentration region will be suppressed and boron will be introduced shallowly when boron nifthide is ion-implanted.
Since the diffusion of boron in the depth direction is suppressed by the action of fluorine, which is present in large quantities in the region, shallow junctions can be formed more effectively, and this can greatly contribute to the miniaturization of the device.
第１図（ａ） ・ （ｂ） ・ （ｃ）は、本発明
の一実施例に係る半導体装置の製造方法の一部工程であ
り、本発明の要旨に係る浅い接合の形成工程を説明する
工程図である。
第２図は、ニフツ化ホウ素をイオン注入した後の、ホウ
素濃度とそれに対応する深さとの関係を示す図である。
第３図は、熱処理後の、ホウ素濃度とそれに対応する深
さとの関係を示す図である。
本発明
１＋ｗＪ
・ｎ型半導体層、
・二酸化シリコン層、
・Ｐ型半導体層。FIGS. 1(a), (b), and (c) show some steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention, and explain the process of forming a shallow junction according to the gist of the present invention. It is a process diagram. FIG. 2 is a diagram showing the relationship between the boron concentration and the corresponding depth after ion implantation of boron diphthide. FIG. 3 is a diagram showing the relationship between boron concentration and its corresponding depth after heat treatment. Present invention 1+wJ - N-type semiconductor layer, - Silicon dioxide layer, - P-type semiconductor layer.
Claims (1)
化ホウ素イオンとを連続してイオン注入し、熱処理を施
す 工程を有することを特徴とする半導体装置の製造方法。 〔２〕前記二フツ化ホウ素イオンのイオン注入工程は、
該イオン注入により形成されるホウ素の低濃度領域を、
前記フッ素イオンのイオン注入により形成されたフッ素
濃度のピークに一致させることを特徴とする請求項［１
］記載の半導体装置の製造方法。[Claims] [1] A semiconductor device comprising a step of successively implanting fluorine ions and boron difluoride ions into an n-type semiconductor layer (1) and subjecting it to heat treatment. Production method. [2] The ion implantation step of boron difluoride ions includes:
The low concentration region of boron formed by the ion implantation is
Claim 1 characterized in that the peak of the fluorine concentration is made to coincide with the peak of the fluorine concentration formed by the ion implantation of the fluorine ions.
] A method for manufacturing a semiconductor device according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272490A JPH03265131A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272490A JPH03265131A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03265131A true JPH03265131A (en) | 1991-11-26 |
Family
ID=13208600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272490A Pending JPH03265131A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03265131A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014799A1 (en) * | 1997-09-16 | 1999-03-25 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| KR100327433B1 (en) * | 2000-03-20 | 2002-03-13 | 박종섭 | Method for fabricating junction of semiconductor device |
| DE102004013478A1 (en) * | 2004-03-18 | 2005-10-06 | Austriamicrosystems Ag | Method for producing a bipolar transistor with improved base connection |
-
1990
- 1990-03-15 JP JP6272490A patent/JPH03265131A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014799A1 (en) * | 1997-09-16 | 1999-03-25 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| US6069062A (en) * | 1997-09-16 | 2000-05-30 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming shallow junctions in semiconductor wafers |
| JP2001516969A (en) * | 1997-09-16 | 2001-10-02 | バリアン・セミコンダクター・イクイップメント・アソシエーツ・インコーポレーテッド | Method for forming a shallow junction in a semiconductor wafer |
| KR100327433B1 (en) * | 2000-03-20 | 2002-03-13 | 박종섭 | Method for fabricating junction of semiconductor device |
| DE102004013478A1 (en) * | 2004-03-18 | 2005-10-06 | Austriamicrosystems Ag | Method for producing a bipolar transistor with improved base connection |
| US7618871B2 (en) | 2004-03-18 | 2009-11-17 | Austriamicrosystems Ag | Method for the production of a bipolar transistor comprising an improved base terminal |
| DE102004013478B4 (en) * | 2004-03-18 | 2010-04-01 | Austriamicrosystems Ag | Method for producing a bipolar transistor with improved base connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| US7400018B2 (en) | End of range (EOR) secondary defect engineering using chemical vapor deposition (CVD) substitutional carbon doping | |
| US8187959B2 (en) | Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same | |
| US8236675B2 (en) | Semiconductor device and method of fabricating a semiconductor device | |
| US6130144A (en) | Method for making very shallow junctions in silicon devices | |
| KR0144020B1 (en) | Method of junction forming | |
| US20080200020A1 (en) | Semiconductor device and method of fabricating a semiconductor device | |
| US20100015788A1 (en) | Method for manufacturing semiconductor device | |
| JPH03265131A (en) | Manufacture of semiconductor device | |
| JPH0677247A (en) | Formation of semiconductor device | |
| KR100212010B1 (en) | Method for fabricating transistor of semiconductor device | |
| JPH03209834A (en) | Manufacture of mis semiconductor device | |
| JPH0526343B2 (en) | ||
| GB2159662A (en) | Forming diffused junctions | |
| JPH06151348A (en) | Manufacture of semiconductor device | |
| JPH0521461A (en) | Manufacture of semiconductor device | |
| JP2653513B2 (en) | Method for manufacturing semiconductor device | |
| KR20010017518A (en) | Formation method of device of mos field effect transistor | |
| JPH04354328A (en) | Production of semiconductor device | |
| JPS6321825A (en) | Manufacture of semiconductor device | |
| JPS6190431A (en) | Manufacture of semiconductor device | |
| JPH0410547A (en) | Manufacture of semiconductor device | |
| JPS63291457A (en) | Manufacture of semiconductor device | |
| JPH0394423A (en) | Manufacture of semiconductor device | |
| JPH05291287A (en) | Manufacture of mis type semiconductor |