JPH03263381A - インテリジェント光センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フォトダイオード、フォトトランジスタ等の
光感応素子と、この光感応素子の駆動、光信号の処理そ
の他の機能を有する半導体集積回路とが同一基板上に形
成されたインテリジェント光センサに関し、特に、基板
上に高密度に搭載することのできる半導体光センサの構
造に関するものである。

〔従来の技術〕

従来、受けた光を電気信号等に変換する光感応素子と、
その変換された電気信号等を光強度、光スペクトル、制
御信号等に変換処理したり、これらのデータを記憶した
りするための半導体集積回路とからなる光センサにおい
ては、その光感応素子と半導体集積回路とは、別個に形
成され、別々の容器に収められ、これらの間を配線で接
続して組立てるものが一般的であった。これは、高集積
化技術の進展により光感応素子と半導体集積回路とのそ
れぞれを微細化可能な半導体光センサであっても同様で
ある。

〔発明が解決しようとする課題〕

しかし、上記光センサが組み込まれる装置のコンパクト
化を達威し、光信号処理の高速化を図るためには、光セ
ンサの光感応素子と半導体集積回路とを同一の基板上に
形威することが要求されている。ところが、この両者を
同一基板上に形成する場合には、以下の問題点がある。

一つは、光感応素子に入射する光が同一基板上に形威さ
れた半導体集積回路内に侵入すると、この回路内に形成
されている半導体素子において光励起によるキャリアが
発生し、リーク電流の増加などの好ましくない現象が生
じるというものであり、例えば、光感応素子の光信号処
理回路において光キャリアが発生すると光強度検出のノ
イズ増大に繋がる。特に、ファクシミリ用光検知アレイ
、固体撮像装置、光学式測距装置などに光センサを用い
る場合には走査回路などの制御系をも組み込む必要があ
るが、制御系内部の記憶部、例えば、ＭＯＳシフトレジ
スタのＭＯＳゲート容量において、上記光キャリアに基
づくリーク電流が流れると記憶時間が著しく短くなって
しまう。

もう一つの問題点は、半導体集積回路の形威された基板
上に光感応素子を形成すると、上記光キャリアによる影
響をなるべく少なくするためには回路部分と光感応素子
とを充分に離して形成する必要があり、しかも、回路部
分には遮光手段（金属層など）を形威する必要がある。

このため、半導体技術による高集積化が可能という利点
が失われ、製造工程が複雑になるだけに終わるという結
果となっていた。しかも、同一基板上に両者を形成する
ことにより構造及び製造工程が複雑化することから、製
造上の歩留りも低下するという問題点があった。

そこで、本発明は、上記問題点を解決するものであり、
その課題は、半導体集積回路と光感応素子を基板の同一
部分に重ね合わせて形成することにより、基板上の占有
面積が増加せず、しかも半導体集積回路内に光が到達し
ないインテリジェント光センサを提供することにある。

〔課題を解決するための手段〕

上記の問題点を解決するために、本発明が講じた手段は
、 基板上に構成された半導体集積回路上に、アモルファス
シリコン層を形威し、更にこのアモルファスシリコン層
上に、光感応素子を形成するものである。

ここで、その光感応素子は、■−■族化合物半導体で構
成する場合、アモルファスシリコンで構成する場合があ
り、これらの場合においては、光感応素子をｐｉｎ構造
のフォトダイオードとすることが望ましい。

〔作用〕

かかる手段によれば、半導体集積回路の上方に形成され
たアモルファスシリコン層によって、可視光以上の振動
数を有する光は勿論のこと、可視領域から近赤外領域に
亘る広範囲の光を遮断することができる。これは、アモ
ルファスシリコンにおいては、シリコンの結晶性の乱れ
によりバンド間遷移則が緩和され、しかもバンド内準位
も存在することから、赤外領域においても光吸収が生ず
ることとなるためである。アモルファスシリコン層が上
記のように光キャリアの発生に寄与しうる波長範囲の光
を遮断する結果、アモルファスシリコン層に被覆された
半導体集積回路の誤動作等を防止することができる。

また、不純物をドープしないアモルファスシリコン層は
ほぼ絶縁体とみなすことができるので、このアモルファ
スシリコン層の表面上に直接光感応素子を形成すること
ができる。したがって、絶縁膜を別個に形成する必要が
なく、製造工程数の増加を抑えることができる。このよ
うにして、半導体集積回路上に重ねて光感応素子を形成
するようにした結果、基板上の占有面積の増加を来さす
ことなく、光感応素子と半導体集積回路とを同一基板上
に作り込むことができる。

更に、アモルファスシリコン層は、光信号処理回路を被
覆する種々の絶縁膜上にも極めて簡単に形成することが
でき、特に、低温で底膜できるため、半導体集積回路に
熱ストレスを与えずに形成することができる。また、こ
のアモルファスシリコン層は、半導体集積回路のパッシ
ベーション膜としても有効である。

このように、本発明によれば、少ない占有面積で、光感
応素子と半導体集積回路とが同一基板上に作り込まれた
インテリジェント光センサを簡単に製造できる。

ここで、上記アモルファスシリコン層上には、ｍ−ｖ族
化合物半導体からなる光感応素子、又はアモルファスシ
リコンからなる光感応素子を形成することができ、特に
、アモルファスシリコンで光感応素子を形成する場合に
は、前記アモルファスシリコン層と同様に極めて簡単に
形成できる上に、アモルファスシリコン層から光感応素
子までを連続的に成長形成することが可能であり、製造
工程数の減少及び製造コストの削減を期すことができる
。更２こ、この光感応素子をｐｆｎ構造のフォトダイオ
ードとすることにより、光感度を向上させることもでき
る。

〔実施例〕

次に、本発明の実施例を添付図面に基づいて説明する。

〈第１実施例〉 第１図に本発明の第１実施例として、光感応素子に■−
Ｖ族化合物半導体からなるフォトダイオードを用いたイ
ンテリジェント光センサの断面構造を示す。

ここで、シリコン単結晶基板２の表面上に光信号処理回
路４の一部としてＭＯ５ＦＥＴ４ａ、４ｂ、４ｃが形成
されており、この光信号処理回路４の表面上は絶縁保護
膜６で被覆されている。

このｍｌｉ保ｊｔｌｌＩＢ上には、アモルファスシリコ
ン層１０が形成されるが、この形成時には、光信号処理
回路４に熱ストレス等に基づく損傷を与えないために５
００°Ｃ以下の低温プロセスが要求される。したがって
、アモルファスシリコン層１０は、平行平板型のプラズ
マＣＶＤ装置を用いて、以下の第１表に示す条件にて成
膜する。

第　　　１　　　表 この条件で成膜した場合のアモルファスシリコンの堆積
速度は１００ＯＡ／ｍｉｎであり、１００分間で１０μ
ｍの厚さのアモルファスシリコン層１０が得られる。

次に、このアモルファスシリコン層ｌＯＯ上にｎ型のガ
リウム砒素（Ｃ；ａＡｓ）層２０と、このガリウム砒素
層２０に格子整合したｐ型のアルミニウムガリウム砒素
（ＡＩ！、Ｃ；ａＡｓ）層２２を順次分子線エピタキシ
ー法によって形成する。この成長条件は、チャンバー内
圧力がｌＸｌ０−９ｔ。

ｒｒ、基板温度が３００℃、成長速度が５０人／ｍｉｎ
であり、ガリウム砒素層２０及びアルミニウムガリウム
砒素層２２の厚さは、双方とも０゜５μｍである。この
場合、フォトリソグラフィー技術によってアモルファス
シリコン層１０の表面上に規則的な微細凹凸を形成し、
この上に結晶層を堆積するグラホ・エピタキシー法を適
用することができる。

次に、パターニング工程により、ガリウム砒素Ｎ２０及
びアルごニウムガリウム砒素層２２を選択的にエツチン
グ除去し、第１図に記載されているように、２０ａ、２
０ｂ、２０ｃ及び２２ａ２２ｂ、２２ｃに示す受光部形
状のパターンを形成する。この後、電極１５、絶縁膜１
２、電極３０及び反射防止膜４０を形成する。ここで、
電極３０は、反応性イオンエツチング法でアモルファス
シリコン［１０及び絶縁保護膜６にスルーホールを穿孔
しＡｊ２やタングステン等の金属を埋め込むことにより
形成された配線３１を介して、光信号処理回路４と接続
されている。なお、電極１５も基板上の外部端子又は光
信号処理回路４に接続される。

このように、光信号処理回路４上にアモルファスシリコ
ンＮｌＯを介して、その直上に、ＡＩ！、Ｇａ　Ａ　ｓ
　／　Ｇ　ａ　Ａ　ｓのフォトダイオードを形成した０ ことから、シリコン単結晶基板２上における占有面積を
増加することな（、インテリジェント光センサを形成す
ることができる。

アモルファスシリコン層１０は、可視領域から近赤外領
域までの光を吸収するので、ＡｆｆＧａＡｓ　／　Ｇ　
ａ　Ａ　ｓのフォトダイオードの部分に光が照射されて
も、下部にある光信号処理回路４へ到達しようとする上
記波長領域の透過光を遮断する。

したがって、光信号処理回路４に光キャリアを生ずるに
足るエネルギーを有する光が到達せず、リーク電流等の
発生がなく、回路の誤動作又は光信号のノイズを生ずる
ことがない。

更に、アモルファスシリコン層１０は、絶縁性であるた
め、直接アモルファスシリコン層１０の上にＡ　Ｉ　Ｇ
　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓのフォトダイオード
を形成することができ、製造工程の増加も最小限に抑え
ることができる。

この実施例では、Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ
　Ａ　ｓ構造を形成しているが、インジウムリン（Ｉｎ
Ｐ）系Ｉ　ｎＧａＡｓ系、ＩｎＧａＡｓＰ系のｍ−ｖ族
化合物半導体や、その他、ＺｎＳ　ｅ等の■−■族化合
物半導体を光感応素子の構成材料とすることも可能であ
る。

〈第２実施例〉 次に、第２図を参照して本発明の第２実施例を説明する
。なお、この第２実施例において、第１実施例と同一の
構成部分には同一の符号を付し、その説明は省略する。

この実施例においては、第１実施例と同じ光信号処理回
路４上に、同じアモルファスシリコン層１０が形成され
ているが、この上に形成された光感応素子は、アモルフ
ァスシリコンで作られたｐｉｎ構造、即ち、ｐ型−１（
ｉｎｔｒｉｎｓｉｃ　）型−ｎ型層からなるフォトダイ
オードとなっている。

このｐｉｎ構造のフォトダイオードは、アモルファスシ
リコン層１０と同一の基板温度２３０°Ｃ１チヤンバー
内圧力１ｔｏｒｒの条件で、周波数１３、　５６ＭＨｚ
　、１００　Ｖ、、の高周波電力を印加して、アモルフ
ァスシリコンを成長させる。ここで、水素（Ｈ２）ベー
スの２０％シラン（Ｓｉ１ ２ Ｈ４）ガス１００ｍｆｆ１／ｍｉｎに対して、水素（Ｈ
２）ベースの５％アルシン（ＡｓＨ３）ガスを１０ｍｆ
ｆ１／ｍｉｎの割合で１０分間導入し、第１層として厚
さ１μｍのｎ型アモルファスシリコン層４２を形成する
。この後、アルシンガスの導入を停止して３０分成長さ
せ、第２層として厚さ３μｍのｉ型アモルファスシリコ
ン層４４を形成スる。最後に、水素（Ｈ２）ベースの５
％ジボラン（Ｂ’２　Ｈｓ　）ガスを１ｍｆｆ１／ｍｉ
ｎの割合で１０分間導入し、第３層として厚さ１μｍの
ｐ型アモルファスシリコン層４６を形成する。この３層
を形成した後、第１実施例と同様にパターニング及びエ
ツチングを施して、ｐｉｎ構造のフォトダイオード４２
ａ、４４ａ、４６ａ、４２ｂ、４４ｂ。

４６ｂ及び４２ｃ、４４ｃ、４６ｃが形成される。

この実施例では、アモルファスシリコン層１０上にアモ
ルファスシリコンからなるｐｉｎフォトダイオードを形
成しているので、アモルファスシリコン層１０の成膜工
程からｐｉｎフォトダイオードの３層構造までを連続的
に成長させることができる。アモルファスシリコンの成
膜条件は安定しており、同材質の多層構成であることか
ら、極めて容易に形成することができると共に、ｐｉｎ
構造とすることによってその光感度の向上を期待できる
。また、光感応素子と遮光膜としてのアモルファスシリ
コン層１０とが同材質で形成されていることから、製造
工程中の熱膨張率の違いから生ずる両者間の熱応力の発
生をも防止することができる。

アモルファスシリコン層１０上に形成される光感応素子
としては、上記のｐｉｎフォトダイオードの他に、アバ
ランシェフォトダイオード、フォトトランジスタ、或い
は光抵抗素子など様々な構造を有する半導体素子を用い
ることができる。

なお、以上の第１および第２実施例において、アモルフ
ァスシリコン層１０は絶縁性であるので、絶縁保護膜６
を省略することもできる。

（発明の効果〕 以上説明したように、本発明は、インテリジェント光セ
ンサにおいて、基板上に形成した半導体３ ４ 集積回路の直上に、アモルファスシリコン層を介して光
感応素子を形成したことに特徴を有するので、以下の効
果を奏する。

■　半導体集積回路の直上に光感応素子を配置したこと
から、基板上の占有面積を増加することなく光センサの
インテリジェント化が可能となる。

したがって、従来の別個の光感応素子を接続して形成し
ていた光センサよりも大幅にコンパクト化することがで
きる。この結果、光センサを用いた装置のコンパクト化
及び信号処理速度の高速化を図ることができる。

■　アモルファスシリコン層の遮光性により、半導体集
積回路への光の侵入に伴う光キャリアの発生を防止する
ことができるので、リーク電流等による回路の誤動作、
光信号のノイズの発生等を抑えることができる。

■　アモルファスシリコン層の絶縁性により、光感応素
子を直接この上に形成することが可能となり、製造工程
の増加を最小限に抑えることができる。特に、光感応素
子の材質としてもアモルファスシリコンを用いる場合に
は、その成長の容易性及び同質多層成長であることから
、連続成長により形成することができる等、製造工程数
の減少及び製造コストの低減を期すことができる。

■　アモルファスシリコン層は、低温でも簡単に形成で
きることから、製造時に半導体集積回路に及ぼす熱応力
の作用を最小限に止めることができる。

【図面の簡単な説明】

第１図は本発明のインテリジェント光センサの第１実施
例の構造を示す縦断面図である。 第２図は本発明のインテリジェント光センサの第２実施
例の構造を示す縦断面図である。 〔符号の説明］ ２・・・シリコン単結晶基板 ４・・・光信号処理回路 ４ａ、４ｂ、４ｃｍＭ０３ＦＥＴ ６・・・絶縁保護膜 ＩＯ・・・アモルファスシリコン層 １２・・・絶縁膜 ５ ６ １５．３０・・・電極 ２０ａ、２０ｂ、２０ｃｍ・−ガリウム砒素層２２ａ、
　　２２ｂ、　　２２ｃ ・・・アルミニウムガリウム砒素層 ３１・・・配線 ４０・・・反射防止膜 ４２ａ、４２ｂ、４２ｃ ・・・ｎ型アモルファスシリコン層 ４４ａ、４４ｂ、４４ｃ ・・・ｉ型アモルファスシリコン層 ４６ａ、４６ｂ、４６ｃ ・・・ｐ型アモルファスシリコン層。

Claims (4)

【特許請求の範囲】
1. （１）光感応素子と半導体集積回路とが同一の基板上に
   形成されたインテリジェント光センサであって、 前記基板上に構成された前記半導体集積回路上にアモル
   ファスシリコン層が形成され、該アモルファスシリコン
   層上に前記光感応素子が形成されていることを特徴とす
   るインテリジェント光センサ。
2. （２）前記光感応素子は、III−Ｖ族半導体で構成され
   ていることを特徴とする請求項第１項に記載のインテリ
   ジェント光センサ。
3. （３）前記光感応素子は、アモルファスシリコンで構成
   されていることを特徴とする請求項第１項に記載のイン
   テリジェント光センサ。
4. （４）前記光感応素子は、ｐｉｎ構造フォトダイオード
   であることを特徴とする請求項第２項又は第３項に記載
   のインテリジェント光センサ。