JPH03263357A - Manufacture of ceramic package - Google Patents

Manufacture of ceramic package

Info

Publication number
JPH03263357A
JPH03263357A JP6331990A JP6331990A JPH03263357A JP H03263357 A JPH03263357 A JP H03263357A JP 6331990 A JP6331990 A JP 6331990A JP 6331990 A JP6331990 A JP 6331990A JP H03263357 A JPH03263357 A JP H03263357A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
conductor
green sheet
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6331990A
Other languages
Japanese (ja)
Inventor
Toshihisa Mizutani
水谷 利久
Masakatsu Inoue
正勝 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP6331990A priority Critical patent/JPH03263357A/en
Publication of JPH03263357A publication Critical patent/JPH03263357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To obtain a desired continuity resistance after a baking operation without increasing the width of a conductor layer on a green sheet by a method wherein a conductor layer in a desired pattern shape is laminated on the green sheet, a conductor layer in a desired pattern shape is laminated on the conductor layer and the desired continuity resistance is obtained after the baking operation. CONSTITUTION:In the first process, a first conductor layer 12 in a desired pattern shape is first printed on a green sheet 10 by a screen-printing operation or the like. In the second process, an insulating layer 14 is then formed similarly, by a screen-printing operation of the like, on the green sheet 10 substantially in a position except that of forming the first conductor layer 12, i.e., between patterns constituting the first conductor layer 12. The thickness of conductor layers is adjusted so as to obtain a desired continuity resistance by the first conductor layer 12 and a second conductor layer 16. Consequently, according to circumstances, a third conductor layer may be laminated on the second conductor layer 16 after a second insulating layer has been formed additionally in parts excluding parts where the second conductor layer 16 has been formed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、グリーンシート上にスクリーン印刷等により
複数層の導体層を積層することによって焼成後に所望の
導通抵抗を得ることを可能とするとともに、導体層を形
成するパターンの間または導体層の間に絶縁層を形成す
ることにより導体層を有するグリーンシートに他のグリ
ーンシートを重畳するに際し、空隙を生じることなく容
易に密着積層することを可能にし、それによって焼成後
にクラック等の発生を回避することのできるセラミック
パッケージの製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention makes it possible to obtain a desired conduction resistance after firing by laminating multiple conductor layers on a green sheet by screen printing or the like. By forming an insulating layer between the patterns forming the conductor layer or between the conductor layers, when overlapping another green sheet on a green sheet having a conductor layer, it is possible to easily stack them tightly without creating a gap. The present invention relates to a method for manufacturing a ceramic package that can avoid the occurrence of cracks and the like after firing.

[従来の技術] 従来、セラミックパッケージの製造に際し、焼成後に所
望の導通抵抗を得るために、グリーンシート上にメタラ
イジングする方法がある。
[Prior Art] Conventionally, when manufacturing a ceramic package, there is a method of metallizing a green sheet in order to obtain a desired conduction resistance after firing.

すなわち、メタライジングの部分を幅狭にしたり、幅広
にしたりして導通抵抗を調整する方法がそれである。
That is, this is a method of adjusting the conduction resistance by making the metallized portion narrower or wider.

[発明が解決しようとする課題] しかしながら、回路が高集積化したデバイスが希求され
ている今日、所望の導通抵抗を得るために導体層の幅員
を調整することに依存していたのでは、デバイス自体の
小型化が十分達成できない不都合がある。
[Problems to be Solved by the Invention] However, in today's world where devices with highly integrated circuits are desired, devices that rely on adjusting the width of the conductor layer to obtain the desired conduction resistance are There is a disadvantage that the size itself cannot be sufficiently miniaturized.

本発明は前記の不都合を克服するためになされたもので
あって、グリーンシート上の導体層の幅員を増大させる
ことなく焼成後に所望の導通抵抗を得ることが可能なセ
ラミックパッケージの製造方法を提供することにある。
The present invention has been made to overcome the above-mentioned disadvantages, and provides a method for manufacturing a ceramic package that can obtain a desired conduction resistance after firing without increasing the width of the conductor layer on the green sheet. It's about doing.

[課題を解決するための手段] 前記の課題を解決するために、本発明は少なくともグリ
ーンシート上に所望のパターン形状で第1の導体層を積
層する第1の工程と、前記第1の導体層上に所望のパタ
ーン形状で第2の導体層を積層する第2の工程とを有し
、これによって焼成後に所望の導通抵抗を得ることを特
徴とする。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides at least a first step of laminating a first conductor layer in a desired pattern shape on a green sheet, and a first step of laminating the first conductor layer in a desired pattern shape on a green sheet. and a second step of laminating a second conductor layer in a desired pattern shape on the layer, thereby obtaining a desired conduction resistance after firing.

また、本発明は必要に応じて前記第2の導体層上に別異
の第3、第4あるいはそれ以上の複数の導体層を積層す
ることを特徴とする。
Further, the present invention is characterized in that a plurality of different third, fourth, or more conductor layers are laminated on the second conductor layer as necessary.

さらにまた、本発明は前記グリーンシート上の前記導体
層の積層された位置を除く位置に絶縁層を形成すること
を特徴とする。
Furthermore, the present invention is characterized in that an insulating layer is formed on the green sheet at a position other than the position where the conductor layer is laminated.

またさらに、本発明は導体層を形成する毎に当該導体層
を形成するパターンの間に画成された空隙を埋めるため
の絶縁層を形成することを特徴とする。
Furthermore, the present invention is characterized in that each time a conductor layer is formed, an insulating layer is formed to fill the void defined between the patterns forming the conductor layer.

また、本発明は焼成後所望の導通抵抗を得るための複数
の導体層を積層した後、前記導体層を形成するパターン
の間に画成された空隙を埋めるため絶縁層を形成するこ
とを特徴とする。
Further, the present invention is characterized in that after laminating a plurality of conductor layers to obtain a desired conduction resistance after firing, an insulating layer is formed to fill gaps defined between patterns forming the conductor layers. shall be.

さらにまた、本発明は前記導体層と絶縁層を有するグリ
ーンシートを一以上密着積層することを特徴とする。
Furthermore, the present invention is characterized in that one or more green sheets having the conductive layer and the insulating layer are closely laminated.

[作用] 本発明のセラミックパッケージの製造方法では、グリー
ンシートにスクリーン印刷等により複数層の導体層を積
層し、それによって焼成後に所望の導通抵抗を得るよう
にしている。従って、特に、グリーンシート上の導体層
の幅員を増大させることなく、高集積化され且つ小型化
されたデバイスが得られる。
[Function] In the method for manufacturing a ceramic package of the present invention, a plurality of conductor layers are laminated on a green sheet by screen printing or the like, thereby obtaining a desired conduction resistance after firing. Therefore, a highly integrated and miniaturized device can be obtained without particularly increasing the width of the conductor layer on the green sheet.

本発明では、さらに導体層を構成するパターンの間隙を
絶縁層で埋めるようにしている。従って、さらにグリー
ンシートを積層した場合でも互いに重畳されたグリーン
シートを密着でき、焼成後にクラック等の発生すること
はない。
In the present invention, the gaps between the patterns constituting the conductor layer are further filled with an insulating layer. Therefore, even when green sheets are further laminated, the superimposed green sheets can be adhered to each other, and no cracks or the like will occur after firing.

[実施例] 次に、本発明に係るセラミックパッケージの製造方法に
ついて好適な実施例を挙げ、添付の図面に基づいて以下
詳細に説明する。
[Example] Next, a preferred example of the method for manufacturing a ceramic package according to the present invention will be described in detail with reference to the accompanying drawings.

第1図に示すように、先ず、第1工程では、グリーンシ
ート10上に、所望のパターン形状で第1の導体層12
をスクリーン印刷等により印刷する。
As shown in FIG. 1, in the first step, a first conductor layer 12 is formed on a green sheet 10 in a desired pattern shape.
is printed by screen printing or the like.

次に、第2の工程では、実質的に前記第1導体層12の
形成位置を除く位置、すなわち、第1導体層12を構成
するパターンの間にあってグリーンシート10上に絶縁
層14を同様にスクリーン印刷等により形成する。この
場合、第2図に示される絶縁層14がごく一部の第1導
体層12を包被することも可能である。
Next, in a second step, an insulating layer 14 is similarly formed on the green sheet 10 at a position substantially excluding the formation position of the first conductor layer 12, that is, between the patterns constituting the first conductor layer 12. Formed by screen printing or the like. In this case, it is also possible for the insulating layer 14 shown in FIG. 2 to cover a small portion of the first conductive layer 12.

なお、この実施例では、絶縁層14は、グリーンシート
10と同一の材料により形成されており、その形成方法
としては、例えば、第■導体層12が形成される際に使
用されるマスクをポジとすると、ネガとなる他のマスク
を使用して印刷すると好適である。
In this embodiment, the insulating layer 14 is made of the same material as the green sheet 10, and the method for forming it is, for example, using a mask used when forming the first conductor layer 12. If so, it is preferable to print using another mask that is negative.

そして、絶騨層■4が形成された後、第1導体層12上
に、さらに第2の導体層16を形成する(第3図参照)
。すなわち、これらの第1導体層12、第2導体層16
とにより所望の導通抵抗を有するように、導体層の厚み
が調整される。従って、場合によっては第2導体層16
の形成された部位を除いてさらに第2の絶縁層を形成し
た後、この第2導体層16上に第3の導体層を積層して
もよい。
After the absolute layer 4 is formed, a second conductor layer 16 is further formed on the first conductor layer 12 (see FIG. 3).
. That is, these first conductor layer 12 and second conductor layer 16
The thickness of the conductor layer is adjusted so as to have a desired conduction resistance. Therefore, in some cases, the second conductor layer 16
After further forming the second insulating layer except for the region where is formed, the third conductor layer may be laminated on the second conductor layer 16.

なお、第4図a並びにbに示すように、予め第1導体層
12を積層し、さらに第2導体層16を積層した後、第
1導体層12および第2導体層16が積層されていない
部分にグリーンシート10と同一の材料からなる絶縁層
14を形成することも可能である。
Note that, as shown in FIGS. 4a and 4b, after the first conductor layer 12 is laminated in advance and the second conductor layer 16 is further laminated, the first conductor layer 12 and the second conductor layer 16 are not laminated. It is also possible to form an insulating layer 14 made of the same material as the green sheet 10 in that portion.

以上説明したように、この実施例では、第1の導体層1
2と第2の導体層16とを積層することにより所望の導
通抵抗を得ることができる。
As explained above, in this embodiment, the first conductor layer 1
2 and the second conductor layer 16, a desired conduction resistance can be obtained.

また、グリーンシー)10に第1導体層12を印刷した
後、第1導体層12が形成されていない部分にグリーン
シート10と同一の材料からなる絶縁層14を形成して
いる。
Further, after printing the first conductor layer 12 on the green sheet 10, an insulating layer 14 made of the same material as the green sheet 10 is formed on the portion where the first conductor layer 12 is not formed.

従って、例えば、グリーンシート10に対して他のグリ
ーンシート18を積層して(第3図参照)、プレス加工
により一体化する場合、相対向するグリーンシート10
.18は、絶縁層14を介して圧接するので、第1導体
層12の近傍に空隙が生じることを回避できる。
Therefore, for example, when the green sheet 10 is laminated with another green sheet 18 (see FIG. 3) and integrated by pressing, the opposing green sheets 18
.. 18 is press-contacted via the insulating layer 14, so that it is possible to avoid creating a gap in the vicinity of the first conductor layer 12.

また、隣接する第1導体層12.12間には絶縁層14
が介在している。このため、第2導体層16を印刷形成
する際に、印刷ずれにより第2導体層16の形成位置が
多少ずれた場合であっても、隣接する第2導体層16.
16間は絶縁層14により絶縁されていることにより、
この印刷ずれ等による電気的短絡等の不都合が回避でき
る。結局、導体層の厚みにより焼成後の導通抵抗が調整
でき、また、導体層を構成するパターンの間に絶縁層を
形成したので、焼成後に空隙に起因したクラックの発生
もなく、製品の信頼性が向上するという効果をも奏する
Further, an insulating layer 14 is provided between adjacent first conductor layers 12 and 12.
is intervening. Therefore, when forming the second conductor layer 16 by printing, even if the formation position of the second conductor layer 16 is slightly shifted due to printing misalignment, the adjacent second conductor layer 16 .
16 is insulated by the insulating layer 14,
Inconveniences such as electrical short circuits caused by this printing misalignment can be avoided. In the end, the conduction resistance after firing can be adjusted by adjusting the thickness of the conductor layer, and since an insulating layer is formed between the patterns that make up the conductor layer, there is no cracking caused by voids after firing, increasing the reliability of the product. It also has the effect of improving.

[発明の効果] 本発明に係るセラミックパッケージの製造方法によれば
、グリーンシート上に複数層の導体層を積層することに
より、焼成後に所望の導通抵抗を得るようにしている。
[Effects of the Invention] According to the method for manufacturing a ceramic package according to the present invention, a desired conduction resistance is obtained after firing by laminating a plurality of conductor layers on a green sheet.

従って、導体層を構成するパターンの線幅を拡幅するこ
ともないために、高さ方向の長さが若干増大することは
あっても一層小型化したセラミックパッケージが得られ
る。しかも、前記導体層の間に絶縁層を形成している。
Therefore, since there is no need to widen the line width of the pattern constituting the conductor layer, a more compact ceramic package can be obtained even though the length in the height direction is slightly increased. Furthermore, an insulating layer is formed between the conductor layers.

このため、他のグリーンシートを重畳した場合でも積層
された導体層間を絶縁層で埋めているために当該グリー
ンシート相互間に空隙が発生することがない。従って、
その空隙によって生起する可能性のあるクラックやデラ
ミネーションを回避し、製品の信頼性、歩留りが一層向
上する効果が得られる。
Therefore, even when other green sheets are overlapped, since the gaps between the stacked conductor layers are filled with an insulating layer, no voids are generated between the green sheets. Therefore,
Cracks and delamination that may occur due to the voids can be avoided, resulting in the effect of further improving product reliability and yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るセラミックパッケージの製造方法
の好適な実施例において、グリーンシートに形成された
導体層のパターンを示す縦断面図、 第2図は第1図に示すグリーンシート上に絶縁層が形成
された状態を示す縦断面図、第3図は第2図に示すグリ
ーンシートと導体層に関連して別異の導体層を積層した
状態を示す縦断面図、 0 第4図a、bはグリーンシート上に導体層を積層した上
で一括してこれらの導体層間に絶縁層を埋め込んだ状態
を示す縦断説明図である。 0・・・グリーンシー 2・・・第1導体層 4・・・絶縁層 6・・・第2導体層 8・・・グリーンジー ト ド
FIG. 1 is a vertical cross-sectional view showing a pattern of a conductive layer formed on a green sheet in a preferred embodiment of the method for manufacturing a ceramic package according to the present invention, and FIG. FIG. 3 is a vertical cross-sectional view showing a state in which different conductor layers are laminated in relation to the green sheet and conductor layer shown in FIG. 2; 0 FIG. 4a , b are vertical cross-sectional views showing a state in which conductor layers are laminated on a green sheet and an insulating layer is buried between these conductor layers at once. 0... Green Sea 2... First conductor layer 4... Insulating layer 6... Second conductor layer 8... Green Seat

Claims (6)

【特許請求の範囲】[Claims] (1)少なくともグリーンシート上に所望のパターン形
状で第1の導体層を積層する第1の工程と、前記第1の
導体層上に所望のパターン形状で第2の導体層を積層す
る第2の工程とを有し、これによって焼成後に所望の導
通抵抗を得ることを特徴とするセラミックパッケージの
製造方法。
(1) A first step of laminating a first conductor layer in a desired pattern shape on at least a green sheet, and a second step of laminating a second conductor layer in a desired pattern shape on the first conductor layer. A method for manufacturing a ceramic package, comprising the steps of: obtaining a desired conduction resistance after firing.
(2)請求項1記載の方法において、必要に応じて前記
第2の導体層上に別異の第3、第4あるいはそれ以上の
複数の導体層を積層することを特徴とするセラミックパ
ッケージの製造方法。
(2) The method according to claim 1, wherein a plurality of different third, fourth or more conductor layers are laminated on the second conductor layer as necessary. Production method.
(3)請求項1または2記載の方法において、前記グリ
ーンシート上の前記導体層の積層された位置を除く位置
に絶縁層を形成することを特徴とするセラミックパッケ
ージの製造方法。
(3) A method for manufacturing a ceramic package according to claim 1 or 2, characterized in that an insulating layer is formed on the green sheet at a position other than a position where the conductor layer is laminated.
(4)請求項1または2記載の方法において、導体層を
形成する毎に当該導体層を形成するパターンの間に画成
された空隙を埋めるための絶縁層を形成することを特徴
とするセラミックパッケージの製造方法。
(4) The method according to claim 1 or 2, characterized in that each time a conductor layer is formed, an insulating layer is formed to fill a gap defined between patterns forming the conductor layer. How the package is manufactured.
(5)請求項1乃至3のいずれかに記載の方法において
、焼成後所望の導通抵抗を得るための複数の導体層を積
層した後、前記導体層を形成するパターンの間に画成さ
れた空隙を埋めるための絶縁層を形成することを特徴と
するセラミックパッケージの製造方法。
(5) In the method according to any one of claims 1 to 3, after laminating a plurality of conductor layers to obtain a desired conduction resistance after firing, a layer defined between the patterns forming the conductor layers is formed. A method for manufacturing a ceramic package, characterized by forming an insulating layer to fill voids.
(6)請求項1乃至5のいずれかに記載の方法において
、前記導体層と絶縁層を有するグリーンシートを一以上
密着積層することを特徴とするセラミックパッケージの
製造方法。
(6) A method for manufacturing a ceramic package according to any one of claims 1 to 5, characterized in that one or more green sheets having the conductive layer and the insulating layer are closely laminated.
JP6331990A 1990-03-13 1990-03-13 Manufacture of ceramic package Pending JPH03263357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6331990A JPH03263357A (en) 1990-03-13 1990-03-13 Manufacture of ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6331990A JPH03263357A (en) 1990-03-13 1990-03-13 Manufacture of ceramic package

Publications (1)

Publication Number Publication Date
JPH03263357A true JPH03263357A (en) 1991-11-22

Family

ID=13225831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6331990A Pending JPH03263357A (en) 1990-03-13 1990-03-13 Manufacture of ceramic package

Country Status (1)

Country Link
JP (1) JPH03263357A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107598A (en) * 1980-11-25 1981-08-26 Hitachi Ltd Method of manufacturing integrated circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107598A (en) * 1980-11-25 1981-08-26 Hitachi Ltd Method of manufacturing integrated circuit board

Similar Documents

Publication Publication Date Title
JP2002368422A (en) Multilayer ceramic board and its manufacturing method
JP2003304072A (en) Multilayer wiring board and method of manufacturing the same
JPH1012455A (en) Lamination type coil component and its manufacture
JPH03263357A (en) Manufacture of ceramic package
JPH11354326A (en) Laminated inductor and its manufacture
JP2004186665A (en) Multilayer structured component and its manufacturing method
JP4646779B2 (en) Multilayer capacitor, multilayer capacitor mounting structure, and multilayer capacitor manufacturing method
JPH10112417A (en) Laminated electronic component and its manufacture
JPH06283375A (en) Manufacture of layered electronic components
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
JPH06252556A (en) Multilayered ceramic substrate
JP7320341B2 (en) wiring board
WO2023195451A1 (en) Ceramic electronic component
JPH1065341A (en) Manufacturing method of multilayer ceramic board
JP2542128B2 (en) Ceramic multilayer wiring board and manufacturing method thereof
JPH10199746A (en) Mutilayer ceramic electronic component and its manufacture
JPH0563373A (en) Structure of power hybrid ic
JP2002050533A (en) Method of manufacturing laminated chip component
JPH10199750A (en) Multilayer ceramic electronic component and its manufacture
JP2971123B2 (en) Electronic components
JP2551064B2 (en) Manufacturing method of ceramic multilayer substrate
JP2001111220A (en) Multilayer ceramic board and manufacturing method therefor
JP2002359102A (en) Laminated chip thermistor and method for manufacturing the same
JPH03263310A (en) Manufacture of laminated inductor
JPS63288094A (en) Ceramic multilayer substrate and manufacture thereof