JP7320341B2 - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP7320341B2 JP7320341B2 JP2018128397A JP2018128397A JP7320341B2 JP 7320341 B2 JP7320341 B2 JP 7320341B2 JP 2018128397 A JP2018128397 A JP 2018128397A JP 2018128397 A JP2018128397 A JP 2018128397A JP 7320341 B2 JP7320341 B2 JP 7320341B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dielectric constant
- high dielectric
- constant portion
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、絶縁層及び導体層を交互に積層してなる多層の配線基板に関するものである。 The present invention relates to a multi-layer wiring board in which insulating layers and conductor layers are alternately laminated.
従来から、絶縁層と導体層とを交互に積層して構成され、それぞれの導体層に信号配線やグランド配線を形成した多層の配線基板が広く知られている。この種の配線基板は、高周波信号の伝送に利用されるのが一般的であり、信号配線に対するノイズの影響をできるだけ抑制することが望ましい。そのための方策として、例えば、特許文献1の図2に示されるように、絶縁層の上部の導体層に形成された信号配線と、その導体層に隣接する導体層に形成されたグランド配線との間の領域に誘電率が高い高誘電率部を形成した配線基板の構造が提案されている。このような構造を採用することにより、信号配線とグランド配線との間に誘電率が高い領域を介在させることで、高周波信号によるノイズを低減することができる。 2. Description of the Related Art Conventionally, multilayer wiring boards are widely known in which insulating layers and conductor layers are alternately laminated, and signal wiring and ground wiring are formed on each conductor layer. This type of wiring board is generally used for transmission of high-frequency signals, and it is desirable to suppress the influence of noise on signal wiring as much as possible. As a measure for this, for example, as shown in FIG. 2 of Patent Document 1, signal wiring formed in a conductor layer above an insulating layer and ground wiring formed in a conductor layer adjacent to that conductor layer. A wiring board structure has been proposed in which a high dielectric constant portion is formed in an area between the wiring substrates. By adopting such a structure, noise due to high-frequency signals can be reduced by interposing a region with a high dielectric constant between the signal wiring and the ground wiring.
上記従来の技術を配線基板に適用する場合、樹脂からなる絶縁層を用いてビルドアップ法で製造する場合は特に構造上の問題は生じないが、セラミックからなる絶縁層を用いる場合には、前述の高誘電率部(特許文献1の図2)を形成する際に構造上の不具合を生じる可能性がある。具体的には、配線基板の作製時に高誘電率部に対応するホールに高誘電率材料を充填する際、充填不良が生じて高誘電率部と上下の配線との間に隙間を生じる恐れがある(図4参照)。このような隙間の誘電率は空気とほぼ等しいため、上下で対向する配線の間の実質的な誘電率が低下することになる。また、配線基板の積層工程において各層の積層ずれが発生すると、上下で対向する配線と高誘電率部の位置ずれで、配線の一部が高誘電率部と重ならない状態となり(図5参照)、その部分でノイズの影響を受けやすくなる。 When applying the above-described conventional technology to a wiring board, no particular structural problem occurs when manufacturing by a build-up method using an insulating layer made of resin. When forming a high dielectric constant portion (FIG. 2 of Patent Document 1), there is a possibility of causing structural problems. Specifically, when a hole corresponding to a high dielectric constant portion is filled with a high dielectric constant material during the fabrication of a wiring board, there is a risk that a gap may be formed between the high dielectric constant portion and the upper and lower wiring due to insufficient filling. (see Figure 4). Since the dielectric constant of such a gap is almost the same as that of air, the effective dielectric constant between vertically opposed wirings is lowered. Also, if lamination misalignment of each layer occurs in the lamination process of the wiring board, the position of the wiring and the high dielectric constant portion that face each other vertically will be misaligned, resulting in a state in which part of the wiring does not overlap the high dielectric constant portion (see FIG. 5). , the part becomes susceptible to noise.
本発明は上記の課題を解決するためになされたものであり、配線基板に形成した1対の配線を1対の高誘電率部で覆うことでノイズの影響を抑制しつつ、配線基板の作製に際して高誘電率部と配線との間に生じる隙間や積層工程における積層ずれによる性能の劣化を防止し得る配線基板を提供するものである。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and a wiring board can be produced while suppressing the influence of noise by covering a pair of wirings formed on the wiring board with a pair of high dielectric constant portions. Disclosed is a wiring board that can prevent deterioration in performance due to a gap between a high dielectric constant portion and a wiring and lamination misalignment in a lamination process.
上記課題を解決するために、本発明の配線基板は、第1の配線(30)を有する第1の導体層(21)と、前記第1の導体層上に積層された所定の絶縁層(11)と、前記所定の絶縁層を挟んで前記第1の導体層上に積層されて第2の配線(31)を有する第2の導体層(22)とを備える配線基板であって、前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第1の配線のうち前記所定の絶縁層の側を覆う第1の高誘電率部(50)と、前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第2の配線のうち前記所定の絶縁層の側を覆う第2の高誘電率部(51)とを備えて構成され、前記第1の配線及び前記第2の配線は、前記第1の高誘電率部と、前記所定の絶縁層と、前記第2の高誘電率部とを挟んで厚さ方向に対向して配置されることを特徴としている。 In order to solve the above problems, the wiring board of the present invention comprises a first conductor layer (21) having a first wiring (30) and a predetermined insulating layer (21) laminated on the first conductor layer ( 11), and a second conductor layer (22) laminated on the first conductor layer with the predetermined insulating layer interposed therebetween and having a second wiring (31), the wiring board comprising: a first high dielectric constant portion (50) having a dielectric constant higher than that of a predetermined insulating layer and covering at least the predetermined insulating layer side of the first wiring; a second high dielectric constant portion (51) having a higher dielectric constant than the dielectric constant and covering at least the predetermined insulating layer side of the second wiring; The second wiring is arranged to face each other in the thickness direction with the first high dielectric constant portion, the predetermined insulating layer, and the second high dielectric constant portion interposed therebetween. there is
本発明の配線基板によれば、多層の配線基板のうち、所定の絶縁層を挟んで隣接する第1及び第2の導体層には、第1の高誘電率部で覆われた第1の配線と、第2の高誘電率部で覆われた第2の配線とが対向配置されており、所定の絶縁層よりも誘電率が高い第1及び第2の高誘電率部の作用により、高周波信号のノイズを抑制する効果を有する。そして、第1及び第2の配線は、厚さ方向に第1の高誘電率部、所定の絶縁層、第2の高誘電率部を挟む構造となっているので、所定の配線基板の作製時にセラミック等を用いたとしても高誘電率材料の充填不良に起因する隙間が生じにくく、かつ、積層ずれに起因する位置ずれの影響を受けにくくなり、高い信頼性を保ちつつノイズを確実に低減することができる。 According to the wiring board of the present invention, in the multilayer wiring board, the first and second conductor layers adjacent to each other with a predetermined insulating layer interposed therebetween include the first conductor layer covered with the first high dielectric constant portion. A wiring and a second wiring covered with a second high dielectric constant portion are arranged to face each other. It has the effect of suppressing noise in high-frequency signals. Since the first and second wirings have a structure in which the first high dielectric constant portion, the predetermined insulating layer, and the second high dielectric constant portion are sandwiched in the thickness direction, a predetermined wiring board can be fabricated. Even if ceramics are sometimes used, gaps due to poor filling of high-permittivity materials are less likely to occur, and misalignment due to lamination misalignment is less likely to occur, thereby reliably reducing noise while maintaining high reliability. can do.
本発明において、厚さ方向から見た平面視で、第1の高誘電率部が第1の配線を内包する領域に配置され、かつ第2の高誘電率部が第2の配線を内包する領域に配置される。この場合、第1の高誘電率部は第1の配線のうち所定の絶縁層に面する側の表面及び側面を覆い、第2の高誘電率部は第2の配線のうち前記所定の絶縁層に面する側の表面及び側面を覆う。このように配置することで、配線基板の積層ずれが生じたとしても、第1及び第2の高誘電率部が第1及び第2の配線の領域から逸脱することを回避でき、良好な耐ノイズ性能を保つことができる。
In the present invention, in plan view in the thickness direction, the first high dielectric constant portion is arranged in a region including the first wiring, and the second high dielectric constant portion includes the second wiring. placed in the area. In this case, the first high dielectric constant portion covers the surface and side surfaces of the first wiring facing the predetermined insulating layer, and the second high dielectric constant portion covers the predetermined insulating layer of the second wiring. Cover the surface and sides facing the layer. By arranging in this way, even if lamination misalignment occurs in the wiring substrate, the first and second high dielectric constant portions can be prevented from deviating from the regions of the first and second wirings, and good durability can be achieved. noise performance can be maintained.
本発明において、第1の高誘電率部は、第2の配線及び第2の高誘電率部のそれぞれと非接触の状態で配置し、第2の高誘電率部は、第1の配線及び第1の高誘電率部のそれぞれと非接触の状態で配置してもよい。このような構造により、絶縁層を貫いて第1及び第2の配線の両方に接触する高誘電率部で問題となる充填不良に起因する隙間の発生を有効に防止することができる。 In the present invention, the first high dielectric constant part is arranged in a non-contact state with the second wiring and the second high dielectric constant part, respectively, and the second high dielectric constant part is arranged between the first wiring and the second high dielectric constant part. It may be arranged in a non-contact state with each of the first high dielectric constant portions. With such a structure, it is possible to effectively prevent the occurrence of gaps caused by insufficient filling, which is a problem in the high dielectric constant portion that penetrates the insulating layer and contacts both the first and second wirings.
本発明において、第1の高誘電率部は、第1の配線に加えて、第1の導体層において第1の配線と隣接する他の配線を覆い、第2の高誘電率部は、第2の配線に加えて、第2の導体層において前記第2の配線と隣接する他の配線を覆う構造としてもよい。このような構造により、同じ導体層内で第1及び第2の配線と他の配線との間で生じるノイズの影響を一層抑制することができる。 In the present invention, the first high dielectric constant portion covers the other wiring adjacent to the first wiring in the first conductor layer in addition to the first wiring, and the second high dielectric constant portion covers the first wiring. In addition to the second wiring, the second conductor layer may cover another wiring adjacent to the second wiring. Such a structure can further suppress the influence of noise generated between the first and second wirings and other wirings within the same conductor layer.
本発明において、第1及び第2の配線として多様な種別を用いることができるが、少なくとも一方を信号配線とすることが望ましい。例えば、第1及び第2の配線のうち、一方を信号配線とし、他方をグランド配線とすることができる。あるいは、第1及び第2の配線を、互いに異なる2種の信号配線としてもよい。 In the present invention, various types of wiring can be used as the first and second wirings, but it is desirable that at least one of them is a signal wiring. For example, one of the first and second wirings can be a signal wiring and the other can be a ground wiring. Alternatively, the first and second wirings may be two different signal wirings.
本発明によれば、配線基板において、所定の絶縁層を挟んで厚さ方向に対向する1対の配線のそれぞれを覆う1対の高誘電率部を形成することで、配線基板の作製時における高誘電率部の充填不良や積層ずれに起因する問題を回避し、高周波信号によるノイズの影響を確実に抑制することが可能となる。 According to the present invention, in the wiring board, by forming a pair of high dielectric constant portions respectively covering a pair of wirings facing each other in the thickness direction with a predetermined insulating layer interposed therebetween, It is possible to avoid problems caused by insufficient filling of the high dielectric constant portion and lamination misalignment, and to reliably suppress the influence of noise due to high frequency signals.
以下、本発明を適用した配線基板の好適な実施形態について、図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明の技術思想を具体化した形態の一例であって、本発明が本実施形態の内容により限定されることはない。 A preferred embodiment of a wiring board to which the present invention is applied will be described below with reference to the drawings. However, the embodiment described below is an example of a form embodying the technical idea of the present invention, and the present invention is not limited by the content of this embodiment.
図1は、本発明を適用した一実施形態に係る配線基板の概略の断面構造を示す図である。図1に示す配線基板は、絶縁層及び導体層が交互に積層された多層の配線基板である。具体的には、下側から順に積層された導体層20、絶縁層10、導体層21(本発明の第1の導体層)、絶縁層11(本発明の所定の導体層)、導体層22(本発明の第2の導体層)、絶縁層12、導体層23を備えている。また、2層目の導体層21に含まれる配線30(本発明の第1の配線)及び3層目の導体層22に含まれる配線31(本発明の第2の配線)と、各導体層20~23の間をそれぞれ接続するビア導体40、41、42と、下側の配線30を覆う高誘電率部50(本発明の第1の高誘電率部)及び上側の配線31を覆う高誘電率部51(本発明の第2の高誘電率部)とがそれぞれ形成されている。
FIG. 1 is a diagram showing a schematic cross-sectional structure of a wiring board according to one embodiment to which the present invention is applied. The wiring board shown in FIG. 1 is a multilayer wiring board in which insulating layers and conductor layers are alternately laminated. Specifically,
3層の絶縁層10~12は、例えば、セラミック等の誘電体材料を用いて形成され、所定の誘電率を有する。導体層20~23は、例えば、銅等の導電材料を用いて、それぞれの絶縁層10~12の表面に形成されている。このうち、下層の絶縁層10の下面には導体層20が配置され、上層の絶縁層の上面には導体層23が配置され、配線基板の両面に導体層20、23が露出している。また、絶縁層10、11の間には導体層21が配置され、絶縁層11、12の間には導体層22が配置されている。また、ビア導体40~42は、各絶縁層10~12に開口したビアホールに導電材料を充填して形成され、それぞれ、ビア導体40は導体層20、21の間を電気的に接続し、ビア導体41は導体層21、22の間を電気的に接続し、ビア導体42は導体層22、23の間を電気的に接続している。
The three
絶縁層11の下側の導体層21には、中央に前述の配線30が形成されており、その周囲には配線30と分離された他の配線32が形成されている。同様に、絶縁層11の上側の導体層22には、中央に前述の配線31が形成されており、その周囲には配線31と分離された他の配線33が形成されている。図1に示すように、1対の配線30、31は、配線基板の厚さ方向から見た平面視で同じ位置で上下に対向している。これら1対の配線30、31の種別は多様であるが、例えば、一方を信号配線とし、他方をグランド配線とすることができる。あるいは、これら1対の配線30、31は、例えば、互いに異なる2種の信号配線とすることができる。
The
下側の配線30は、その上面と側面が高誘電率部50で覆われている。同様に、上側の配線31は、その下面と側面が高誘電率部51で覆われている。これらの高誘電率部50、51は、絶縁層10~12の誘電率に比べて高い誘電率を有する誘電体材料を用いて形成されている。図1に示すように、高誘電率部50、51は、配線30、31と同様、配線基板の厚さ方向から見た平面視で、同じ位置で上下に対向し、配線30、31を内包する領域に広がっている。また、上下に対向する1対の高誘電率部50、51の間には、絶縁層11の中央の領域が介在する構造となっている。よって、1対の配線30、31は、下側から順に高誘電率部50、絶縁層11、高誘電率部51を挟んで厚さ方向に対向する配置となっている。
The upper and side surfaces of the
ここで、下側の高誘電率部50は、配線基板の厚さ方向から見た平面視で配線30より広い範囲に配置されており、導体層21のうち中央の配線30に加えて周囲の他の配線32の一部の上面と側面を覆っている。同様に、上側の高誘電率部51は、配線基板の厚さ方向から見た平面視で配線31より広い範囲に配置されており、導体層22のうち中央の配線31に加えて周囲の他の配線33の一部の下面と側面を覆っている。換言すれば、導体層21においては、互いに隣接する配線30と他の配線32との間に高誘電率部50が介在し、導体層22においては、互いに隣接する配線31と他の配線33との間に高誘電率部51が介在している。
Here, the lower high dielectric
図1の配線基板において、高誘電率部50、51の役割は、高周波信号に基づく配線30、31のノイズを抑制することである。例えば、配線30、31の一方が信号配線で他方がグランド配線である場合、配線30、31の間の高誘電率部50、51により信号配線とグランド配線との間の結合が強化され、外部からのノイズの影響が小さくなり、さらには信号配線の不要輻射ノイズが低減する。また、配線30、31が互いに異なる信号配線である場合、高誘電率部50、51により互いのクロストークノイズや不要輻射ノイズが低減する。なお、本実施形態の高誘電率部50、51について、配線基板の作製工程に関連する効果については後述する。
In the wiring substrate of FIG. 1, the role of the high dielectric
高誘電率部50、51の誘電率は特に制約されないが、例えば、絶縁層10~12として比誘電率が6程度の誘電体材料を用いる場合、高誘電率部50、51として比誘電率が10~20程度の誘電体材料を用いることができる。この場合、配線30、31の間には高誘電率部50、51に加えて絶縁層11が介在しているので、配線30、31間の実質的な誘電率は、高誘電率部50、51の誘電率より若干低くなっている。このとき、高誘電率部50、51とその間の絶縁層11の相対的な厚さに応じて実質的な誘電率が変化する。いずれにしても、配線30、31間の実質的な誘電率を十分に高くできれば、前述のノイズの抑制の効果を高めることができる。
Although the dielectric constant of the high dielectric
なお、本発明の適用に際し、図1の断面構造は一例であって、実際には本発明を適用した多様な変形例がある。例えば、図1では、1対の配線30、31が平面視で同一のサイズ及び形状であるが、実際には互いに厚さ方向に対向していれば、ある程度サイズや形状が異なっていてもよい。1対の高誘電率部50、51についても、同一のサイズ及び形状に限ることなく、配線30、31を覆う構造であれば互いに異なるサイズ及び形状であってもよい。また、高誘電率部50、51が、配線30、31以外に他の配線32、33を覆わない構造であってもよいし、より多数の他の配線を覆う構造であってもよい。さらに、図1の構造例では、1対の高誘電率部50、51は互いに非接触であるが、影響の少ない領域で部分的に接触していてもよい。
It should be noted that the cross-sectional structure of FIG. 1 is merely an example when applying the present invention, and there are actually various modifications to which the present invention is applied. For example, in FIG. 1, the pair of
次に、本実施形態の配線基板の作製方法の概要について、図2及び図3を参照しつつ説明する。ここでは、図1の構造を有する配線基板を作製する場合の作製工程を例示する。まず、3層の絶縁層10~12とすべき所定のセラミック材料からなる3つのセラミックグリーンシート10a、11a、12aを用意し、図2(A)に示すように、それぞれのセラミックグリーンシート10a~12aの所定位置に抜き加工を施して、複数のビアホール40a、41a、42aを開口する。なお、各セラミックグリーンシート10a~12aにおける各ビアホール40a~42aの位置及び個数は自在に設定することができる。
Next, the outline of the method for manufacturing the wiring board of this embodiment will be described with reference to FIGS. 2 and 3. FIG. Here, a manufacturing process for manufacturing a wiring substrate having the structure shown in FIG. 1 will be exemplified. First, three ceramic
次に、図2(B)に示すように、それぞれのセラミックグリーンシート10a~12aに開口された複数のビアホール40a~42aのそれぞれに、Cuを含む導電性ペーストをスクリーン印刷により充填することにより、複数のビア導体40、41、42を形成する。続いて、図2(C)に示すように、下側のセラミックグリーンシート10aの両側の表面に、Cuを含む導電性ペーストをスクリーン印刷により塗布することにより、導体層20、21をそれぞれ形成する。同様に、上側のセラミックグリーンシート12aの両側の表面に、Cuを含む導電性ペーストをスクリーン印刷により塗布することにより、導体層22、23をそれぞれ形成する。このとき、導体層21、22においては、前述したように、中央に1対の配線30、31が形成されるとともに、その周囲に他の配線32、33が形成された状態になる。
Next, as shown in FIG. 2B, a plurality of via
次に、図3(A)に示すように、導体層21の配線30とその周囲の配線32の一部を覆うように、所定のセラミックペーストをスクリーン印刷により塗布することにより、高誘電率部50を形成する。同様に、導体層22の配線31とその周囲の配線33の一部を覆うように、所定のセラミックペーストをスクリーン印刷により塗布することにより、高誘電率部51を形成する。そして、図3(B)に示すように、図3(A)の状態の3つのセラミックグリーンシート10a、11a、12aをこの順に積層した上で、加熱加圧することにより積層体を形成する。その後、図3(B)で得られた積層体を脱脂、焼成することにより、図1で前述したように、本実施形態の配線基板が完成する。
Next, as shown in FIG. 3A, a predetermined ceramic paste is applied by screen printing so as to cover the
以下、本実施形態において、上述のように作製した配線基板が図1に示す構造を有することで得られる作用効果に関し、図4及び図5と対比しつつ説明する。図4は、従来の手法により作製された配線基板の部分的な断面構造を示す第1の比較例である。第1の比較例では、セラミックグリーンシートからなる2層の絶縁層60、61の間に導体層70が形成され、導体層70の中央の配線80と絶縁層61の上部の配線81が厚さ方向に対向し、1対の配線80、81の間に1つの高誘電率部90が配置されている。
Hereinafter, in the present embodiment, the effects obtained by the wiring substrate manufactured as described above having the structure shown in FIG. 1 will be described in comparison with FIGS. 4 and 5. FIG. FIG. 4 is a first comparative example showing a partial cross-sectional structure of a wiring board manufactured by a conventional method. In the first comparative example, a
ここで、図4における高誘電率部90は、絶縁層61となるセラミックグリーンシートに形成したホールに高誘電率材料を充填することにより形成される。この場合、セラミックグリーンシートに高誘電率部90を形成した後に、1対の配線80、81を形成し、絶縁層60となるセラミックグリーンシートを積層、焼成する手順で配線基板が作製される。そのため、図4に示すように、高誘電率部90に充填不良が生じ、高誘電率部90と上下の配線80、81との間に隙間90aが発生する場合がある。この隙間90aは、誘電率が空気とほぼ等しいため、1対の配線80、81の間の実質的な誘電率を低下させるように作用するので、結果的に高周波信号によるノイズの抑制性能を劣化させる要因となる。
Here, the high dielectric
また、図5は、従来の手法により作製された配線基板の部分的な断面構造を示す第2の比較例である。第2の比較例では、2層の絶縁層60、61となる2層のセラミックグリーンシートを積層する際に積層ずれが生じることで、上下の配線80、81の互いに位置がずれた状態となっている。これにより、下側の配線80の表面の一部の領域は、絶縁層61に形成された高誘電率部90で覆われなくなるため、高周波信号によるノイズの影響を受けやすくなる。
Also, FIG. 5 is a second comparative example showing a partial cross-sectional structure of a wiring board manufactured by a conventional method. In the second comparative example, lamination misalignment occurs when two layers of ceramic green sheets forming the two layers of insulating
これに対し、本実施形態の配線基板は、図1のような断面構造を有するため、図4に示すような充填不良に起因する問題や、図5に示すように積層ずれに起因する問題をいずれも回避することができる。すなわち、配線30、31の間には2つの高誘電率部50、51及び絶縁層11が挟まれる構造であるため、1つの高誘電率部の上下に隙間が生じる構造ではないし、厚さ方向から見た平面視で高誘電率部50、51が配線30、31とその周囲を含む広い領域に配置されているので、積層ずれが生じたとしても高誘電率部50、51により配線30、31が覆われない状態を避けることができる。以上から、本実施形態の配線基板の構造は、作製時の問題に起因するノイズ抑制の性能劣化を確実に防止することができる。
On the other hand, since the wiring board of the present embodiment has a cross-sectional structure as shown in FIG. 1, the problem caused by insufficient filling as shown in FIG. Both can be avoided. That is, since the two high dielectric
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、配線基板における材料、絶縁層及び導体層の層数、導体パターンの構成などについては、本発明の作用効果を得られる限り、適宜に変更が可能である。また、配線基板の作製方法の個々の工程については、図2及び図3を用いた説明に限られず、本発明の作用効果を得られる限り、多様な選択肢がある。さらに、その他の点についても上記実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。 Although the content of the present invention has been specifically described above based on the present embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention. For example, the material of the wiring board, the number of insulating layers and conductor layers, the structure of the conductor pattern, and the like can be changed as appropriate as long as the effects of the present invention can be obtained. Further, the individual steps of the wiring board manufacturing method are not limited to the explanation using FIGS. Furthermore, the content of the present invention is not limited by the above-described embodiment with respect to other points, and as long as the effects of the present invention can be obtained, the content disclosed in the above-described embodiment is not limited and can be changed as appropriate. It is possible.
10、11、12…絶縁層
20、21、22、23…導体層
30、31、32、33…配線
40、41、42…ビア導体
50、51…高誘電率部
10, 11, 12... insulating
Claims (5)
前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第1の配線のうち前記所定の絶縁層の側を覆う第1の高誘電率部と、
前記所定の絶縁層の誘電率より高い誘電率を有し、少なくとも前記第2の配線のうち前記所定の絶縁層の側を覆う第2の高誘電率部と、
を備え、
前記第1の配線及び前記第2の配線は、前記第1の高誘電率部と、前記所定の絶縁層と、前記第2の高誘電率部とを挟んで厚さ方向に対向して配置され、
前記第1の高誘電率部は、前記厚さ方向から見た平面視で前記第1の配線を内包する領域に配置され、かつ、前記第1の配線のうち前記所定の絶縁層に面する側の表面及び側面を覆い、
前記第2の高誘電率部は、前記厚さ方向から見た平面視で前記第2の配線を内包する領域に配置され、かつ、前記第2の配線のうち前記所定の絶縁層に面する側の表面及び側面を覆う、
ことを特徴とする配線基板。 a first conductor layer having a first wiring; a predetermined insulating layer laminated on the first conductor layer; A wiring board comprising a second conductor layer having two wirings,
a first high dielectric constant portion having a dielectric constant higher than that of the predetermined insulating layer and covering at least the first wiring on the predetermined insulating layer side;
a second high dielectric constant portion having a dielectric constant higher than that of the predetermined insulating layer and covering at least the second wiring on the predetermined insulating layer side;
with
The first wiring and the second wiring are arranged to face each other in the thickness direction with the first high dielectric constant portion, the predetermined insulating layer, and the second high dielectric constant portion interposed therebetween. is,
The first high dielectric constant portion is arranged in a region including the first wiring in plan view in the thickness direction , and faces the predetermined insulating layer of the first wiring. covering the side face and sides ,
The second high dielectric constant portion is arranged in a region including the second wiring in plan view in the thickness direction , and faces the predetermined insulating layer of the second wiring. covering the side faces and sides ,
A wiring board characterized by:
前記第2の高誘電率部は、前記第1の配線及び前記第1の高誘電率部のそれぞれと非接触の状態で配置される、
ことを特徴とする請求項1に記載の配線基板。 the first high dielectric constant portion is arranged in a non-contact state with each of the second wiring and the second high dielectric constant portion;
The second high dielectric constant portion is arranged in a non-contact state with each of the first wiring and the first high dielectric constant portion,
The wiring board according to claim 1 , characterized in that:
前記第2の高誘電率部は、前記第2の配線に加えて、前記第2の導体層において前記第2の配線と隣接する他の配線を覆う、
ことを特徴とする請求項1又は2に記載の配線基板。 the first high dielectric constant portion covers, in addition to the first wiring, another wiring adjacent to the first wiring in the first conductor layer;
The second high dielectric constant portion covers, in addition to the second wiring, another wiring adjacent to the second wiring in the second conductor layer,
3. The wiring board according to claim 1 , wherein:
5. The wiring board according to claim 4 , wherein one of said first and second wirings is a signal wiring and the other is a ground wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128397A JP7320341B2 (en) | 2018-07-05 | 2018-07-05 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128397A JP7320341B2 (en) | 2018-07-05 | 2018-07-05 | wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020009857A JP2020009857A (en) | 2020-01-16 |
JP7320341B2 true JP7320341B2 (en) | 2023-08-03 |
Family
ID=69152104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128397A Active JP7320341B2 (en) | 2018-07-05 | 2018-07-05 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7320341B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017861A (en) | 2001-06-28 | 2003-01-17 | Kyocera Corp | Multilayer interconnection board and manufacturing method therefor |
JP2005191129A (en) | 2003-12-24 | 2005-07-14 | Samsung Yokohama Research Institute Co Ltd | Ceramic multilayer composite substrate |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03221448A (en) * | 1990-01-26 | 1991-09-30 | Hitachi Chem Co Ltd | Manufacture of copper coated laminate sheet with high dielectric constant |
US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
-
2018
- 2018-07-05 JP JP2018128397A patent/JP7320341B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017861A (en) | 2001-06-28 | 2003-01-17 | Kyocera Corp | Multilayer interconnection board and manufacturing method therefor |
JP2005191129A (en) | 2003-12-24 | 2005-07-14 | Samsung Yokohama Research Institute Co Ltd | Ceramic multilayer composite substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2020009857A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101645399B1 (en) | Monolithic ceramic capacitor | |
EP0929207B1 (en) | Multi-layer ceramic substrate including a passive component, and method for producing the same | |
JP5921074B2 (en) | Manufacturing method of laminated substrate | |
JP2006179873A (en) | Multilayer chip capacitor and manufacturing method thereof | |
TW201813463A (en) | Rigid and flexible composite circuit board | |
KR20170007170A (en) | Composite electronic component and resistance element | |
US9523709B2 (en) | Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board | |
JP2021174837A (en) | Multilayer ceramic capacitor | |
JP5842859B2 (en) | Multilayer wiring board and module having the same | |
JP2017022255A (en) | Composite electronic component and resistance element | |
JP2017022256A (en) | Composite electronic component and resistance element | |
WO2016158240A1 (en) | Chip resistor | |
JP7320341B2 (en) | wiring board | |
JP2001251024A (en) | Multilayer aggregation substrate and method for manufacturing multilayer ceramic part | |
JPH06232005A (en) | Lc composite component | |
JP4332954B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2004153502A (en) | Laminated lc composite component | |
WO2023195451A1 (en) | Ceramic electronic component | |
WO2024089948A1 (en) | Electronic component and electronic component mounting structure | |
TWI496175B (en) | Ceramic multilayer component | |
US20220301761A1 (en) | Multi-layer inductor | |
TWI718860B (en) | Method for manufacturing multilayered printed circuit board | |
US8802995B2 (en) | Electronic component including multilayer substrate | |
JP2007013253A (en) | Process for manufacturing multilayer ceramic electronic component | |
JP5257763B2 (en) | Multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230511 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7320341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |