JPH0326188A - ディジタルテレビジョン受像機用のクロック生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン、特に信号処理に
よる高画質化を実現するディジタルテレビジョン受像機
用のクロック発生回路に関するものである。

〔従来の技術〕

第２図は従来のクロック生成回路の構戒を示す。

図において、１はバースト信号ｂを基準とするバースト
ロッククロックｂｋを生或するバーストロックＰＬＬ回
路、２は位相比較器、３はローバスフィルタ、４は水晶
振動子を内蔵した電圧制御発振器、５は位相比較器２へ
送出する帰還パルスを作威する分周器、６はバースト口
ツタクロックｂｋとラインロッククロックｈｋを選択す
るセレクタ、７はシステムクロックｓｋを生威するシス
テムクロック生底部、８は水平同期分離信号ｈを基準と
するラインロッククロックｈｋを生或するラインロック
ＰＬＬ回路、９はモニタ偏向系駆動部である． ディジタル信号処理によりドット妨害・クロスカラー・
フリッカの軽減を行う高画質テレビジゴンにおいては、
入力バースト信号を基準とするバーストロッククロック
と水平同期信号を基準とするラインロッククロックとい
う２種類のシステムクロックを備え、入力信号に応じて
、いずれかのクロツクを選択してシステムクロックを生
威し、ディジタル信号処理に用いる方式のクロック生成
回路が多数利用されている。このクロック生成回路の従
来のＩ威を第２図に示す． バーストロックＰＬＬ回路１では、バースト信号ｂを基
準とするバーストロッククロックｂｋを生威する．位相
比較器２ではバースト信号ｂとフィードバック帰還パル
スである分周器５の出力パルスを位相比較する． この位相比較器２への入力波形の１例を第３図に示す．
位相比較器２の出力はローパスフィルタ３を経て電圧制
御発振器４に印加され、バースト信号ｂに同期したバー
スト口ツタクロックｂｋを得ることができる。一方ライ
ンロックＰＬＬ回路８は、水平同期分離信号ｈを基準と
するラインロッククロックｈｋを生威し信号処理に用い
る。またこのラインロックＰＬＬｌｌｉｌ路８は、信号
処理に用いるシステムクロックを生成する役割のほかに
モニタ偏向系駆動部９に偏向系制御パルスを送出し、モ
ニタ偏向表示系を制御する役割も持っている。このよう
にして作威されたハーストロッククロックｂｋとライン
ロッククロックｈｋはクロック切り換え信号ＣＨによっ
てセレクタ６を制御することにより、どちらか一方が基
準クロックｃｋとして選択される。システムクロック生
或部７では基準クロックｃｋを基にして分周動作を行な
い基準クロックｃｋに対して整数倍の異なる周期を持つ
ｓｋｉ〜ｓｋｎから或るシステムクロックＳｋを生威し
、ディジタル信号処理に使用される。

このシステムクロック生成部７の動作の一例を第４図に
示す。第４図は入力信号である基準クロックｃｋとその
クロックを２分周して生成したシステムクロックｓｋ．
の関係を示しており、例えばサブキャリア周波数をｆｓ
ｃと表わした時の８ｆｓｃと４ｆｓｃの関係に相当する
。システムクロックｓｋがバーストロッククロックｂｋ
あるいはラインロッククロックｈｋに切り換わる時、あ
るいは電源投入時にはシステムクロック生成部７が初期
化されるわけではないので、分周するフリップフロップ
などの初期状態によって、生成されるシステムクロック
ｓｋ．は、入力映像信号に対して異なる位相を持つこと
になる．具体的には、第４図において、システムクロッ
クＳｋｔは入力ステムクロックｓｋは、高画質化を実現
するためのディジタル信号処理に用いられる。

〔発明が解決しようとする課題〕

従来のクロック生成回路は以上のように構威されている
ので、システムクロックが入力映像信号に対して異なる
位相を持つため、ディジタル信号処理エラーが発生しや
すく、システムの不安定性が増大するという問題点があ
った。

この発明は上記のような問題点を解消するためになされ
たもので、安定したシステムクロックを生成することの
できるディジタルテレビジョン受像機用のクロック生成
回路を得ることを目的とする。

〔問題を解決するための手段〕

この発明に係るディジタルテレビジョン受像機用のクロ
ツク生成回路は、バースト口ツタクロックとラインロッ
ククロックを併用するクロック生成回路において、シス
テムクロックを分周したパルスをバーストロックＰＬＬ
の位相比較器に人力すると共に、システムクロックの切
り換えあるいはｔ源投入によってラインロッククロック
をシステムクロックとして選択する時に、水平同期分離
信号によってシステムクロック生成部を初期化するよう
にしたものである。

〔作用〕 この発明におけるクロック生成回路は、パーストロンク
クロックをシステムクロックとして選択した場合に、そ
の分周パルスをバーストロックＰＬＬの位相比較器に入
力するために、入力映像信号に対するシステムクロック
の位相は固定される．またラインロッククロックをシス
テムクロックとして選択した場合には、水平同期分離信
号によってシステムクロック生底部を初期化するために
、入力映像信号に対するシステムクロフクの位相は固定
される。

〔実施例〕

以下、この発明の一実施例を図に基づいて説明する． 第１図において、２は位相比較器、３はローパスフィル
タ、４は電圧制御発振器、５は分周器、６はセレクタ、
７はシステムクロック生成部である。システムクロック
としてバーストロンククロックｂｋを選択した場合には
、以上の要素によってバーストロックＰＬＬ　１を構威
する．８はラインロックＰＬＬであり、ライン口ツタク
ロックｈｋを生成すると共に、モニタ偏向系駆動部９を
制御する。１０はシステムクロック生或部７を初期化す
るリセット信号ｒｔを生成するリセット信号生成部であ
る。

次に動作について説明する。ここに記すクロック生成回
路はバーストロッククロックとラインロッククロックを
併用している２クロック構戒となっている。第１図にお
いて、位相比較器２ではバースト信号ｂと分周器５から
出力されるフィードバンク分周パルスの位相比較を行う
。この出力はローバスフィルタ３を経て電圧制御発振器
４に印加され、バーストロッククロックｂｋを生成する
。

システムクロックとしてバーストロッククロックを用い
る場合には、セレクタ６はバーストロッククロックｂｋ
を基準クロックｃｋとして選択し、システムクロック生
或部７へ送出する．システムクロック生成部７では基準
クロックｃｋを基にして分周動作を行ない、基準クロッ
クｃｋの整数倍の異なる周期を持つｓｋｉ−ｓｋｎから
或るシステムクロックｓｋを生成する。このシステムク
ロックｓｋｎを分周器５を介して位相比較器２に入カす
ることにより、バーストロックＰＬＬ　１を構或してい
る。バーストロッククロックをシステムク−ロツタとし
て用いる場合には、システムクロック生成部７は初期化
されないため、先にも記した通り、その分周動作によっ
て生成されるシステムクロックｓｋは、人力映像信号に
対して異なる位相を持つことが予想される。しかし本回
路においては、このシステムクロックｓｋｎを分周器５
を介して位相比較器２ヘフィードバック帰還をかけてい
るため、位相差は吸収され、入力映像信号に対するシス
テムクロックの位相は固定される。

次にラインロッククロックをシステムクロックとして用
いる場合について説明する。このラインロックＰＬＬ回
路８は、水平同期分離信号ｈを基準とするライン口ツタ
ク口ックｈｋを生或する役割を持つ。またモニタ偏向系
駆動部９との間で制御パルスの送受信を行い、偏向表示
系を制御している。従ってシステムクロックとしてバー
スト口ツタクロック，ライン口ツタクロックのどちらを
用いる場合も、常にラインロツクＰＬＬ回路８は正しく
動作する必要があるため、先に記したバーストロックク
ロックの場合と同様に、システムクロックｓｋを用いた
フィードバック帰還によりラインロックＰＬＬを構或す
ることは困難である。

本回路ではリセット信号生成部１０を設け、システムク
ロックをバーストロッククロックからラインロッククロ
ックに切り換えた時、あるいは電源投入時には各々クロ
ック切り換え信号ＣＨ，電源ＯＮ信号ＰＯＮを使って、
水平同期分離信号ｈに基ツいたリセット信号ｒｔを発生
し、システムクロック生成部７を初期化する方法をとっ
ている。

この様子を第５図に示す。クロック切り換え信号ＣＨの
変化によってラインロッククロックｈｋが選択された時
に、水平同期分離信号ｈに基づいたリセット信号ｒｔを
作威している。このリセット信号ｒｔによってシステム
クロック生或部７を初期化することによりラインロック
クロックをシステムクロックとして用いた場合に、入力
映像信号に対するシステムクロックの位相を固定するこ
とができる。

牡１ｑ以上のようにして、入力映像信号に対するシステ
ムクロックの位相を固定することができ、システムの安
定性の向上を実現できる．〔発明の効果〕 以上のように、この発明によればシステムクロックから
作威したフイードバ・ノク帰還パルスによって位相比較
を行うバーストロックＰＬＬを構威し、かつラインロッ
ククロック使用時には水平同期分離信号によってシステ
ムクロック生成部を初期化するように構威したので、入
力映像信号に対するシステムクロックの位相が固定され
、ディジタル信号処理系の安定性を増大できる効果があ
る．

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタルテレビジ
ョン受倣機用のクロック生成回路の構或を示す図、第２
図は従来のクロック生或回路の構或を示す図、第３図は
従来回路におけるバーストロッククロックＰＬＬの位相
比較器への入力波形を示す図、第４図は従来回路のシス
テムクロック生成部の動作例を示す図、第５図は上記実
施例のリセット信号生底部の動作を説明する図である。 ■・・・バーストロックＰＬＬ、２・・・位相比較器、
３・・・ローバスフィルタ、４・・・電圧制御発振器、
５・・・分周器、６・・・セレクタ、７・・・システム
クロック生成部、８・・・ラインロックＰＬＬ，９・・
・モニタ偏向系駆動部、１０・・・リセソト信号生成部
である。 なお、図中同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）カラーバースト信号を基準とするバーストロック
   クロックおよび水平同期信号を基準とするラインロック
   クロックの２種類のクロックを発生するクロック発生回
   路と、 上記いずれかのクロックを選択し、選択されたバースト
   ロッククロックあるいはラインロッククロックを用いて
   ディジタル信号処理に使用するシステムクロックを分周
   動作によって生成するシステムクロック生成部と、 上記システムクロック生成部より出力されるシステムク
   ロックを用いたフィードバック帰還による位相比較を行
   うバーストロックＰＬＬ回路と、上記ラインロッククロ
   ックをシステムロッククロックとして選択する場合、そ
   の切り換え時に水平同期分離信号によって上記システム
   クロック生成部を初期化する手段とを備えたことを特徴
   とするディジタルテレビジョン受像機用のクロック生成
   回路。