JPH03258051A - Data transmitter - Google Patents

Data transmitter

Info

Publication number
JPH03258051A
JPH03258051A JP5697290A JP5697290A JPH03258051A JP H03258051 A JPH03258051 A JP H03258051A JP 5697290 A JP5697290 A JP 5697290A JP 5697290 A JP5697290 A JP 5697290A JP H03258051 A JPH03258051 A JP H03258051A
Authority
JP
Japan
Prior art keywords
data transmission
terminal
pulse width
transmission device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5697290A
Other languages
Japanese (ja)
Inventor
Satoshi Arai
聡 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5697290A priority Critical patent/JPH03258051A/en
Publication of JPH03258051A publication Critical patent/JPH03258051A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To prevent malfunction of link establishment due to external noise or crosstalk in an interface cable caused by interrupt of power supply at a terminal equipment or removal of a connection cable by intrerrupting the connection to the terminal equipment when a data terminal ready signal from the terminal equipment is cleared. CONSTITUTION:A pulse width detection circuit 12 receives a data terminal ready signal 21 with a correct pulse width and generates a select input 121 to throw a selector 11 to the position of terminals A1-An and to throw the selector 11 to the position of terminals B1-Bn thereby intrerrupting the connection to an interface circuit 13, and then the terminal equipment 2. Thus, malfunction of link establishment due to superimposition of peak noise onto a transmission request signal 22 when the power supply of the terminal equipment 12 is interrupted or an interface cable 3 is removed is avoided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ伝送装置に関し、特に、複数台の端末装
置が1つのデータ伝送路に接続されるマルチポイント接
続可能なデータ伝送装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device, and particularly to a data transmission device capable of multi-point connection in which a plurality of terminal devices are connected to one data transmission path.

〔従来の技術〕[Conventional technology]

従来のこの種のマルチポイント接続可能なデータ伝送装
置では、端末装置から送信される送信可能状態を示すデ
ータ端末レディ信号のオン/オフ状態に無関係に、端末
装置からの送信要求信号があればリンクを確立していた
In conventional data transmission devices of this type that can be connected to multiple points, the link is established if there is a transmission request signal from the terminal device, regardless of the on/off state of the data terminal ready signal that indicates the transmission ready state transmitted from the terminal device. had been established.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のデータ伝送装置では、端末装置の電源が
断となり、端末装置との接続ケーブルが外れた場合に、
データ端末レディ信号がなくとも外来ノイズや接続ケー
ブル内での漏話等により送信要求信号ラインにピーク性
のノイズが発生し、リンク確立が行われてしまうという
誤動作が発生し、他の正常な端末装置の通信を妨害する
という欠点がある。
In the conventional data transmission device described above, when the power to the terminal device is cut off and the connection cable to the terminal device is disconnected,
Even if there is no data terminal ready signal, peak noise occurs on the transmission request signal line due to external noise or crosstalk within the connection cable, causing a malfunction in which a link is established, and other normal terminal devices It has the disadvantage of interfering with communications.

本発明の目的は上述した欠点を除去し、外来ノイズや接
続ケーブル内での漏話等の望ましからざる信号によるリ
ンク確立の誤動作を排除したデータ伝送装置を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a data transmission device that eliminates link establishment malfunctions caused by undesirable signals such as external noise and crosstalk within a connecting cable.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のデータ伝送装置は、複数台のデータ伝送装置を
1本のデータ伝送路にマルチ接続し、前記複数台のデー
タ伝送装置のうちの1台に接続されたホストコンピュー
タからのポーリング信号に対し前記データ伝送装置に接
続された端末装置から送信要求信号を返信することによ
りリンクを確立するマルチポイント接続可能なデータ伝
送装置において、前記端末装置から前記データ伝送装置
に送信されるデータ端末レディ信号を受け前記データ端
末レディ信号が所定のパルス幅を有する場合のみ前記デ
ータ伝送装置における前記端末装置との接続状態を形威
し、前記データ端末レディ信号がオフの場合もしくは所
定のパルス幅に満たないときには前記データ伝送装置に
おける前記端末装置との接続状態を断とする手段を備え
て構成される。
The data transmission device of the present invention connects a plurality of data transmission devices to one data transmission path, and responds to a polling signal from a host computer connected to one of the plurality of data transmission devices. In a data transmission device capable of multi-point connection, which establishes a link by returning a transmission request signal from a terminal device connected to the data transmission device, a data terminal ready signal transmitted from the terminal device to the data transmission device is provided. The connection state of the data transmission device with the terminal device is confirmed only when the received data terminal ready signal has a predetermined pulse width, and when the data terminal ready signal is off or less than the predetermined pulse width. The data transmission device is configured to include means for disconnecting the data transmission device from the terminal device.

また本発明のデータ伝送装置は、前記データ端末レディ
信号のパルス幅が所定のパルス幅を満たすか否かの判定
を論理ゲートの組合せ構成によって行なう構成を有する
Furthermore, the data transmission device of the present invention has a configuration in which a combination of logic gates determines whether the pulse width of the data terminal ready signal satisfies a predetermined pulse width.

〔実施例〕〔Example〕

次に、図面を参照して本発明を説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明のデータ伝送装置の一実施例の構成国で
ある。第1図に示す実施例は、リンク確立して通信すべ
きデータ伝送装置lおよび端末装置2と、インタフェー
スケーブル3とを備え、またデータ伝送装置1は、セレ
クタ11と、パルス幅検出回路12と、インタフェース
回路13とを備えて成り5パルス幅検出回路12が本発
明に直接かかわる構成である。
FIG. 1 shows the constituent countries of an embodiment of the data transmission device of the present invention. The embodiment shown in FIG. 1 includes a data transmission device 1 to establish a link and communicate, a terminal device 2, and an interface cable 3, and the data transmission device 1 includes a selector 11, a pulse width detection circuit 12, and a terminal device 2. , and an interface circuit 13.The pulse width detection circuit 12 is a configuration directly related to the present invention.

次に、第1図の実施例の動作について説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained.

端末装置2からは、データ伝送装置1との連接動作可能
な状態を示すパルス状のデータ端末レディ信号21と、
送信要求信号22がインタフェースケーブル3を介して
伝送装置1に送出され、また受信クロック情報としての
受信信号エレメントタイミング信号23.24等がデー
タ伝送装置1からインタフェースケーブル3を介して端
末装置2に送出される。
From the terminal device 2, a pulse-shaped data terminal ready signal 21 indicating a state in which connection with the data transmission device 1 is possible;
A transmission request signal 22 is sent to the transmission device 1 via the interface cable 3, and reception signal element timing signals 23, 24, etc. as reception clock information are sent from the data transmission device 1 to the terminal device 2 via the interface cable 3. be done.

端末装置2からのデータ端末レディ信号21は、データ
伝送装置1に入力され、パルス幅検出回路2で所定幅以
上の正常なパルスで゛あるか否かを監視される。所定の
一定幅以上のパルスであるときはパルス幅検出回路12
の出力がオンとなり、セレクト人力121がセレクタ1
1に入力される。
A data terminal ready signal 21 from the terminal device 2 is input to the data transmission device 1, and is monitored by the pulse width detection circuit 2 to see if it is a normal pulse with a predetermined width or more. If the pulse has a predetermined width or more, the pulse width detection circuit 12
The output of is turned on, and the selector 121 becomes the selector 1.
1 is input.

セレクタ11.はセレクト人力121がオンのときター
ミナルAl−Anの入力、オフのときはターミナルB1
〜Bnの入力を選択し、ターミナルA1〜Anの入力を
選択したときは、データ伝送装置lと端末装置2とが接
続状態に保持される。また、データ端末レディ信号21
がオフとなると、セレクタ11はターミナルBl〜Bn
を選択する為、データ伝送装置1と端末装置2は切状態
となり、端末装置2の電源断時もしくはインタフェース
ケーブル3の断時等におけるノイズによる誤動作を防止
することができる。第2図に、パルス幅検出回路12の
一例を示す。
Selector 11. is input to terminal Al-An when select human power 121 is on, and input to terminal B1 when it is off.
When the inputs of terminals A1 to An are selected, the data transmission device 1 and the terminal device 2 are maintained in a connected state. In addition, the data terminal ready signal 21
is turned off, the selector 11 selects the terminals Bl to Bn.
In order to select , the data transmission device 1 and the terminal device 2 are turned off, and it is possible to prevent malfunctions due to noise when the terminal device 2 is powered off or the interface cable 3 is disconnected. FIG. 2 shows an example of the pulse width detection circuit 12.

パルス幅検出回路12は、モノマルチ回路1゜1とNA
NDゲート104を備えて戒り、モノマルチ回路101
にはワンショットマルチバイブレータ動作の時定数を設
定するコンデンサ102と抵抗103が接続され、論理
値“0”レベルのモノマルチ出力をQ端子に出力しNA
NDゲート104に供給する。いま、ターミナルaを介
して正しいパルス幅のデータ端末レディ信号21を受け
るとモノマルチ回N101からは論理値“0″レベル出
力をNANDゲート104の1人力として出力とし、ま
たNANDゲート104の他入力には論理値“1パレベ
ルのデータ端末レディ信号21のパルスが入力し、NA
NDゲート104からは°°1°ルベルのセレクト信号
121が出力される。
The pulse width detection circuit 12 is connected to the mono multi-circuit 1゜1 and the NA
A mono multi-circuit 101 equipped with an ND gate 104
A capacitor 102 and a resistor 103 that set the time constant of the one-shot multivibrator operation are connected to the terminal, and a mono multi-output with a logic value "0" level is output to the Q terminal and the NA
ND gate 104 is supplied. Now, when the data terminal ready signal 21 with the correct pulse width is received through the terminal a, the mono-multi circuit N101 outputs a logic value "0" level as one output of the NAND gate 104, and also outputs the other inputs of the NAND gate 104. The pulse of the data terminal ready signal 21 with the logical value "1 PA level" is input to the NA
The ND gate 104 outputs a select signal 121 of °°1° level.

パルス幅検出回路12は、正しいパルス幅のデータ端末
レディ信号21の入力に対してのみセレクト入力121
を発生してセレクタ11をターミナルA1〜An接続と
し それ以外の場合はセレクタ11をターミナルB1〜
Bn接続としてインタフェース回路13を従ってデータ
伝送装置1と端末装置2との接続を断とする。これによ
り、端末装置2において、その電源が断となったり、ま
たインタフェースケーブル3が外れたりした場合に、外
来ノイズ、インタフェースケーブル3内での漏話等によ
って送信要求信号22にピーク性のノイズが重畳してリ
ンク確立が行なわれる誤動作を排除できる。
The pulse width detection circuit 12 selects the select input 121 only for the input of the data terminal ready signal 21 with the correct pulse width.
is generated and connects the selector 11 to terminals A1 to An. Otherwise, connects the selector 11 to terminals B1 to An.
As a Bn connection, the interface circuit 13 is thus disconnected between the data transmission device 1 and the terminal device 2. As a result, when the terminal device 2 is powered off or the interface cable 3 is disconnected, peak noise is superimposed on the transmission request signal 22 due to external noise, crosstalk within the interface cable 3, etc. It is possible to eliminate malfunctions caused by link establishment.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、端末装置からのデータ端
末レディ信号がオフのときは、デ・−夕伝送装置と端末
装置との接続を断とするように構成することにより、端
末装置の電源断、接続ケーブルが外れた場合等に発生す
るインタフェースケーブルでの漏話、外来ノイズ等によ
るリンク確立の誤動作を防止することができる効果があ
る。
As explained above, the present invention is configured such that when the data terminal ready signal from the terminal device is off, the connection between the data transmission device and the terminal device is disconnected, thereby reducing the power supply of the terminal device. This has the effect of preventing malfunctions in link establishment due to crosstalk in the interface cable, external noise, etc. that occur when the connection cable is disconnected or disconnected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデータ伝送装置の一実施例を示すブロ
ック図、第2図は第1図の実施例の!<ルス幅検出回路
のブロック図である。 1・・・データ伝送装置、2・・・端末装置、11・・
・セレクタ、12・・・パルス幅検出回路、13・・・
インタフェース回路、21・・・データ端末レディ信号
、22・・・送信要求信号、23・・・受信信号エレメ
ントタイミング、24・・・送信信号エレメントタイミ
ング、101・・・モノマルチ回路、102・・・コン
デンサ、103・・・抵抗、104・・・NANDゲー
ト。
FIG. 1 is a block diagram showing an embodiment of the data transmission device of the present invention, and FIG. 2 is a block diagram of the embodiment of FIG. 1. <It is a block diagram of a pulse width detection circuit. 1... Data transmission device, 2... Terminal device, 11...
・Selector, 12...Pulse width detection circuit, 13...
Interface circuit, 21... Data terminal ready signal, 22... Transmission request signal, 23... Reception signal element timing, 24... Transmission signal element timing, 101... Mono multi circuit, 102... Capacitor, 103...Resistor, 104...NAND gate.

Claims (1)

【特許請求の範囲】 1、複数台のデータ伝送装置を1本のデータ伝送路にマ
ルチ接続し、前記複数台のデータ伝送装置のうちの1台
に接続されたホストコンピュータからのポーリング信号
に対し前記データ伝送装置に接続された端末装置から送
信要求信号を返信することによりリンクを確立するマル
チポイント接続可能なデータ伝送装置において、前記端
末装置から前記データ伝送装置に送信されるデータ端末
レディ信号を受け前記データ端末レディ信号が所定のパ
ルス幅を有する場合のみ前記データ伝送装置における前
記端末装置との接続状態を形成し、前記データ端末レデ
ィ信号がオフの場合もしくは所定のパルス幅に満たない
ときには前記データ伝送装置における前記端末装置との
接続状態を断とする手段を備えて成ることを特徴とする
データ伝送装置。 2、前記データ端末レディ信号のパルス幅が所定のパル
ス幅を満たすか否かの判定を論理ゲートの組合せ構成に
よって行なうことを特徴とする請求項1記載のデータ伝
送装置。
[Claims] 1. A plurality of data transmission devices are multi-connected to one data transmission path, and in response to a polling signal from a host computer connected to one of the plurality of data transmission devices. In a data transmission device capable of multi-point connection, which establishes a link by returning a transmission request signal from a terminal device connected to the data transmission device, a data terminal ready signal transmitted from the terminal device to the data transmission device is provided. The data transmission device establishes a connection state with the terminal device only when the received data terminal ready signal has a predetermined pulse width, and when the data terminal ready signal is off or less than the predetermined pulse width, A data transmission device comprising means for disconnecting the data transmission device from the terminal device. 2. The data transmission device according to claim 1, wherein the determination as to whether or not the pulse width of the data terminal ready signal satisfies a predetermined pulse width is made by a combination of logic gates.
JP5697290A 1990-03-07 1990-03-07 Data transmitter Pending JPH03258051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5697290A JPH03258051A (en) 1990-03-07 1990-03-07 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5697290A JPH03258051A (en) 1990-03-07 1990-03-07 Data transmitter

Publications (1)

Publication Number Publication Date
JPH03258051A true JPH03258051A (en) 1991-11-18

Family

ID=13042438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5697290A Pending JPH03258051A (en) 1990-03-07 1990-03-07 Data transmitter

Country Status (1)

Country Link
JP (1) JPH03258051A (en)

Similar Documents

Publication Publication Date Title
JP3750693B2 (en) Connected device
US4451886A (en) Bus extender circuitry for data transmission
EP0619548B1 (en) Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
JPS59500159A (en) Multipoint data communication system for collision detection
CN101610192B (en) Communication slave, bus cascading method and system
HU217405B (en) A computer system having a bridge between buses
US5297141A (en) Ethernet automatic adapter interface card
KR20010062420A (en) Decoupling unit for bus systems
AU607082B2 (en) Master-slave-type control system
US6609172B1 (en) Breaking up a bus to determine the connection topology and dynamic addressing
US6931464B1 (en) Method for connecting gigabit interface converters with serial identification capability into an active two-wire serial bus
JPH03258051A (en) Data transmitter
JPH02294862A (en) Computer with a plurality of plug-in modules
KR0136472B1 (en) Communication system of audio/video system
US5933259A (en) Remotely disposed high speed switches for high speed connection between computers and peripheral devices
JPH05160759A (en) Changeover control system
JP3093052B2 (en) Cable misconnection compensation circuit
JPS615654A (en) Initial setting system of digital line terminator
JP2590721B2 (en) Bus enable control circuit with bus status monitoring function
JP2605481B2 (en) Clock disconnection detection circuit for device group
KR200219092Y1 (en) connection circuit between switching devices
KR100305872B1 (en) Duplicated system using state information of the other side
JPS63981B2 (en)
KR0142527B1 (en) Bus interface circuit for interfacing two bus system
KR100218395B1 (en) Monitoring machine using multi master