KR100305872B1 - Duplicated system using state information of the other side - Google Patents

Duplicated system using state information of the other side Download PDF

Info

Publication number
KR100305872B1
KR100305872B1 KR1019970022906A KR19970022906A KR100305872B1 KR 100305872 B1 KR100305872 B1 KR 100305872B1 KR 1019970022906 A KR1019970022906 A KR 1019970022906A KR 19970022906 A KR19970022906 A KR 19970022906A KR 100305872 B1 KR100305872 B1 KR 100305872B1
Authority
KR
South Korea
Prior art keywords
board
signal
fail
edge pin
redundancy
Prior art date
Application number
KR1019970022906A
Other languages
Korean (ko)
Other versions
KR19990000179A (en
Inventor
송승환
박진영
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970022906A priority Critical patent/KR100305872B1/en
Publication of KR19990000179A publication Critical patent/KR19990000179A/en
Application granted granted Critical
Publication of KR100305872B1 publication Critical patent/KR100305872B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors

Abstract

PURPOSE: A duplicated system using the state information of the other side is provided to implement a simple and reliable duplication function through the hardware of a simple logic using a side discrimination signal, an off signal, a fail signal, etc., without the necessity of specially making necessary signals for duplication. CONSTITUTION: In order to divide two boards(1,2) on a backboard in a hardware way, GND and Vcc respectively are allocated to define a board installed on the left as an A-side board(1) and a board installed on the right as an B-side board(1). In order to detect fail between them, a ground edge pin and a self-fail signal edge pin in the A-side board(1) respectively are allocated to an other-off signal edge pin and an other-fail signal edge pin in the B-side board(2). Also a ground edge pin and a self-fail signal edge pin in the B-side board(2) respectively are allocated to an other-off signal edge pin and an other-fail signal edge pin in the A-side board(1).

Description

상대 상태정보를 이용한 이중화 장치Redundancy device using relative status information

본 발명은 통신 시스템내 보드의 이중화에 있어서, 하드웨어적인 간단한 로직을 통해 상대방 보드의 탈장이나 기능 페일(Function Fail)을 직접적으로 상호 감지하여 상대방 보드의 장애 발생시 신속히 그 기능을 대신 수행할 수 있도록 한 상대 상태정보를 이용한 이중화 장치에 관한 것이다.According to the present invention, in the duplication of a board in a communication system, the hardware of a counterpart directly detects a hernia or a function failure of a counterpart board through a simple logic so that a function of a counterpart board can be quickly performed instead. A duplication apparatus using relative state information.

일반적으로 통신 시스템에서는 중요한 보드를 이중화로 구현하여 시스템의 안정화를 도모하도록 하는데, 종래에는 보드간의 이중화를 구현할 경우 이중화시 필요한 이중화 전용 신호를 별도로 만들어 사용하거나 별도의 소프트웨어적 처리를 필요로 하였다.In general, in communication systems, important boards are implemented by redundancy to stabilize the system. In the past, redundancy between boards required separate redundancy signals necessary for redundancy or required separate software processing.

그러나, 상기와 같은 경우 이중화 전용 신호를 만들기 위한 별도의 로직이 필요할 뿐만 아니라 상기 이중화 전용 신호들이 차지하는 에지 핀(Edge Pin)도 다수 사용되는 문제점이 있었다.However, in such a case, there is a problem in that a separate logic for creating a redundancy dedicated signal is required as well as an edge pin occupied by the redundancy only signals.

또한, 각 시스템의 중요 보드마다 서로 다르게 디자인되어 있어 이해하기가 어려울 뿐만 아니라 다른 시스템의 보드에 적용할 경우에는 다시 고쳐서 디자인해야 하는 문제점도 있었다.In addition, the important boards of each system are designed differently, so that it is difficult to understand, and when applied to the boards of other systems, there was a problem of redesigning them.

즉, 각 시스템의 중요 보드마다 로직 자체가 다를 뿐만 아니라 로직을 구현하는 방법이나 툴(Tool)이 다르기 때문인 것이다.That is because not only the logic itself is different for each important board of each system, but also the method or tool for implementing the logic.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 이중화에 필요한 신호들을 별도로 만들지 않고 백보드에서 제공되는 사이드 구분 신호와 양보드의 탈장신호 및 페일신호를 이용하여 별도의 소프트웨어적인 처리없이 간단한 로직에 의한 하드웨어를 통해 간단하고도 신뢰성 있는 이중화 기능을 구현할 수 있도록 한 상대 상태정보를 이용한 이중화 장치를 제공하는 데에 있다.The present invention is to solve the above problems, its purpose is to make a simple signal without separate software processing by using the side-signal signal provided from the backboard and the hernia signal and fail signal of both boards without separately creating signals necessary for redundancy An object of the present invention is to provide a redundancy device using relative state information so that a simple and reliable redundancy function can be implemented through logic hardware.

본 발명의 다른 목적은 이중화 제어 로직을 범용 언어인 VHDL(VHSIC Hardware Description Language)로 구현함으로써 다른 시스템의 보드 이중화에 적용할 경우 별다른 수정없이 적용할 수 있도록 한 상대 상태정보를 이용한 이중화 장치를 제공하는 데에 있다.It is another object of the present invention to provide a redundancy apparatus using relative state information that can be applied without any modifications when applied to board redundancy of another system by implementing redundancy control logic in a general-purpose language, VHDL (VHSIC Hardware Description Language). There is.

상기와 같은 목적을 달성하기 위한 본 발명의 상대 상태정보를 이용한 이중화 장치는, 백보드상에 실장되는 보드의 에지 핀 하나에 왼쪽에 실장되는 보드를 A 사이드로 하기 위해 그라운드를 하나 할당하고 오른쪽에 실장되는 보드를 B사이드 로 하기 위해 VCC를 하나 할당하며, 서로간의 장애 감지를 위해 백보드상에서 A,B 사이드 보드 에지 핀의 그라운드 하나를 B,A사이드 보드 에지 핀의 상대방의 탈장 신호로 할당하고, A,B사이드 보드 에지 핀의 자신의 페일신호를 B,A사이드 보드 에지 핀의 상대방의 페일신호로 할당하도록 하며, 상기 A,B사이드 보드에는 VHDL로 구현되어, 상기 상대방의 탈장신호, 상대방의 페일신호, 자신의 페일신호, 사이드를 구분하는 사이드 구분 신호를 각각 입력받아 액티브 신호를 외부와의 송수신을 행하는 송.수신버퍼에 출력하여 액티브 사이드와 스탠바이 사이드를 결정하는 이중화 제어 로직이 각각 구성되는 것을 특징으로 한다.Redundancy apparatus using the relative state information of the present invention for achieving the above object, to assign a ground to the left side of the board to be mounted on the left side of one of the edge pins of the board to be mounted on the backboard and mounted on the right A VCC is allocated to the board to be the B side, and a ground of the A and B side board edge pins is assigned as the disconnect signal of the other side of the B and A side board edge pins on the back board to detect each other's faults. And assigns the own fail signal of the B side board edge pin to the other party's fail signal of the B and A side board edge pins, and the A and B side boards are implemented as VHDL. Receives a signal, its own fail signal, and a side separation signal that distinguishes a side, and outputs an active signal to a transmission / reception buffer that transmits and receives an active signal to the outside. Therefore, the redundancy control logic for determining the active side and the standby side is configured.

제1도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치의 백보드상에서의 A,B사이드 보드간의 이중화 관련 신호 연결도.1 is a signal connection diagram related to redundancy between A and B side boards on a back board of a redundancy device using relative state information according to the present invention.

제2도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치의 와이어드 오아된 A,B사이드 보드의 입출력과 외부 타겟 보드와의 연결도.Figure 2 is a connection diagram between the input and output of the wired ore A, B side board of the redundancy device using the relative state information according to the present invention and the external target board.

제3도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치에서의 액티브신호를 이용한 송수신 버퍼 제어 구성도.3 is a block diagram of a transmission / reception buffer control using an active signal in a duplexing apparatus using relative state information according to the present invention.

제4도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치의 이중화 제어로직의 입출력 신호를 나타낸 도면.4 is a diagram illustrating an input / output signal of a redundancy control logic of a redundancy device using relative state information according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : A사이드 보드 2 : B사이드 보드1: A side board 2: B side board

3 : 타겟 보드 4 : 이중화 제어 로직3: target board 4: redundant control logic

이하, 첨부된 도면을 참고하여 본 발명에 의한 상대 상태정보를 이용한 이중화 장치의 구성 및 동작을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the redundancy device using the relative state information according to the present invention.

제1도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치의 이중화 관련신호 연결도를 도시한 것으로서, 백보드상에 실장되는 A,B사이드 보드(1),(2)간의 이중화 관련 신호들의 연결 상태를 나타낸 것이다.1 is a diagram illustrating a connection signal related to redundancy of a redundancy device using relative state information according to the present invention, and illustrates a connection state of signals related to redundancy between A, B side boards 1 and 2 mounted on a back board. It is shown.

즉, 백보드상의 A,B사이드 보드(1),(2)를 하드웨어적으로 구분하기 위해 백보드상의 보드가 실장되는 에지 핀 하나에 왼쪽에 실장되는 보드를 A사이드로 하기 위해 그라운드(GND)를 하나 할당하고, 오른쪽에 실장되는 보드를 B사이드로 하기 위해서 VCC를 하나 할당한다.In other words, in order to distinguish A, B side boards (1) and (2) on the back board in hardware, one ground (GND) is used to make the board mounted on the left side into one edge pin where the board on the back board is mounted. Allocate one VCC to make the board mounted on the right side B side.

그리고, 서로간의 장애 감지를 위해 백보드상에서 A사이드 보드(1) 에지 핀의 그라운드 하나를 B사이드 보드(2) 에지 핀의 상대방의 탈장신호(Other-OFF)로 할당하고, A사이드 보드(1) 에지 핀의 자신의 페일신호(Self-Fail)를 B사이드 보드(2) 에지 핀의 상대방의 페일신호(Other-Fail)로 할당한다.Then, one of the grounds of the A side board (1) edge pin on the back board is allocated to the other side signal of the other side of the B side board (2) edge pin on the back board, and the A side board (1). The self-fail of the edge pin (Self-Fail) is allocated to the other party's fail signal (Other-Fail) of the B side board (2) edge pin.

또한, B사이드 보드(2) 에지 핀의 그라운드 하나를 A사이드 보드(1) 에지 핀의 상대방의 탈장신호(Other-OFF)로 할당하고, B사이드 보드(2) 에지 핀의 자신의 페일신호(Self-Fail)를 A사이드 보드(1) 에지 핀의 상대방의 페일신호(Other-Fail)로 할당한다.In addition, one ground of the B side board 2 edge pin is allocated to the other side signal of the other side of the A side board 1 edge pin (Other-OFF), and its own fail signal of the B side board 2 edge pin ( Self-Fail is allocated to the other party's fail signal (Other-Fail) of the A side board (1) edge pin.

제2도는 본 발명에 따른 상대 상태정보를 이용한 이중화 장치의 와이어드 오아(Wired OR)된 A,B사이드 보드 입출력과 외부 타겟 보드와의 연결도를 도시한 것으로서, A,B사이드 보드(1),(2)가 실장되는 백보드상에 각 A,B사이드 보드(1),(2)의 최종 에지 핀상에서의 입출력 신호들을 와이어드 오아시킨 상태를 나타낸 것이다.2 is a diagram illustrating a connection diagram between wired ore A and B side board input / output and an external target board of a redundancy device using relative state information according to the present invention. The input / output signals on the last edge pins of the A and B side boards 1 and 2 are wired-or-laminated on the back board on which (2) is mounted.

상기와 같은 본 발명에서 이중화를 해야 하는 두 장의 A,B사이드 보드(1),(2)는 파워 온(Power On)시부터 기본 기능을 수행하는데, 즉 A,B 사이드 보드(1),(2)가 모두 타겟 보드(3)와 신호들을 주고 받을 수 있도록 기본 기능을 수행한다.In the present invention as described above, the two A, B side boards (1), (2) to be redundant perform the basic functions from the power on (Power On), that is, A, B side board (1), ( 2) both perform the basic function to send and receive signals with the target board (3).

그리고, 상기 A사이드 보드(1)와 B사이드 보드(2)간에는 액티브와 스탠바이(Stand By) 관계가 되어야 한다.In addition, the A side board 1 and the B side board 2 should be in an active and standby relationship.

즉, A사이드 보드(1)의 외부 타겟 보드(3)간의 입출력과 B사이드 보드(2)의 외부 타겟 보드(3)간의 입.출력이 와이어드 오아되어 있으므로 A,B사이드 보드(1),(2)의 상태에 따라 외부 타겟 보드(3)와의 신호의 송수신(TX,RX)이 제어되어야 한다.That is, since the input / output between the external target board 3 of the A side board 1 and the input / output between the external target board 3 of the B side board 2 are wired, the A, B side board 1, ( In accordance with the state of 2), the transmission and reception of the signal to and from the external target board 3 (TX, RX) should be controlled.

액티브가 된 사이드의 보드만이 외부 타겟 보드(3)와 송수신이 가능하고, 이때 스탠바이 사이드 보드는 외부 타겟 보드(3)와 송수신하지 않도록 해야 한다.Only the board of the active side can transmit and receive with the external target board 3, and at this time, the standby side board should not transmit or receive with the external target board 3.

상기와 같이 하기 위해서는 자신의 상태와 상대방의 상태를 비교하여 액티브 또는 스탠바이 사이드를 결정해야 하는데, 제3도에 나타낸 바와 같이 액티브 신호를 만들어 이 신호를 A,B사이드 보드(1),(2)의 외부와의 송수신을 행하는 송.수신 버퍼들의 인에이블 신호로 줌으로써 액티브, 스탠바이 사이드를 결정한다.To do this, it is necessary to determine the active or standby side by comparing its state with the state of the other party. As shown in FIG. 3, an active signal is generated and the signals are converted into A, B side boards (1) and (2). The active and standby sides are determined by giving an enable signal of transmit / receive buffers that transmit / receive to / from the outside.

상기와 같은 사항들은 A,B사이드 보드(1),(2)에 각각 구성되는 이중화 제어로직(4)에서 결정된다.The above items are determined in the redundancy control logic 4 which is configured in the A and B side boards 1 and 2, respectively.

상기 이중화 제어 로직(4)은 제4도에 도시된 바와 같이 상대방의 탈장신호(Other-OFF), 상대방의 페일신호(Other-Fail), 자신의 페일신호(Self-Fail), 사이드 구분 신호(Side)를 입력받아 해당 액티브 신호(Active/)를 출력하고, 이를 송.수신 버퍼로 전송한다.As shown in FIG. 4, the redundancy control logic 4 may include the other-off signal of the other party, the other-fail signal of the other party, its own self-fail signal, and the side-division signal. It receives Side) and outputs the corresponding active signal (Active /) and transmits it to the transmit / receive buffer.

이때, 상기 이중화 제어 로직(4)은 여러 다른 보드에 별다른 변환 및 수정없이 사용할 수 있도록 범용 언어인 VHDL로 코딩되게 된다.At this time, the redundancy control logic 4 is coded in the general-purpose language VHDL so that it can be used on a variety of different boards without any conversion and modification.

상기 이중화 제어 로직(4)은 우선 사이드 구분 신호(Side)를 가지고 A사이드인지 B사이드인지를 구분한다.The redundancy control logic 4 first distinguishes between the A side or the B side with the side separation signal Side.

즉, 사이드 구분 신호(Side)가 0이면 A사이드(일반적으로 앞쪽에서 보았을 때 왼쪽 사이드)이고, 사이드 구분 신호(Side)가 1이면 B사이드(일반적으로 앞쪽에서 보았을 때 오른쪽 사이드)로 인식한다.That is, if the side separation signal Side is 0, it is A side (generally the left side when viewed from the front), and if the side separation signal Side is 1, it is recognized as the B side (generally the right side when viewed from the front).

파워 온 후, 즉시 자신과 상대방의 페일을 체킹하여 상태가 같으면, 즉 양쪽사이드 모두 노말상태이거나 페일상태이면 디폴트로 A사이드 보드(1)가 액티브가 된다.Immediately after the power-on, the A side board 1 is activated by default if the state of the other party and the other party's fail are checked.

즉, A사이드 보드(1)의 액티브 신호(Active/ : 로우 액티브)가 0이 되어 A사이드 보드(1)가 액티브 사이드가 되며, 그때의 B사이드 보드(2)의 액티브 신호(Active/)는 1이 되어 B사이드 보드(2)는 스탠바이 사이드가 된다.That is, the active signal (Active /: low active) of the A side board 1 becomes 0, and the A side board 1 becomes the active side, and the active signal (Active /) of the B side board 2 at that time is It becomes 1 and the B side board 2 becomes a standby side.

그런 다음 어느 순간 한쪽 사이드의 보드가 탈장되면 상대방 사이드는 무조건 액티브된다.Then, if a board on one side is herded for some time, the other side becomes active.

이때는 탈장신호(Other-OFF)가 풀-업이 걸려 있기 때문에 실장되어 있으면 0이고, 탈장되면 1로 된다.In this case, since the hernia signal (Other-OFF) is pulled up, it is 0 if it is mounted, and 1 if it is hernia.

페일신호는 0이면 노말이고, 1이면 비노말(Abnormal)이다.The fail signal is 0 for normal and 1 for non-normal.

둘 다 실장되어 있는 상황이면 상대방과 자신의 페일을 체킹하고, 이때 서로 다르면 페일이 발생한 사이드의 보드는 스탠바이가 되고, 정상인 노말 사이드의 보드는 액티브가 된다.If both are mounted, the opponent and his / her own fail are checked. If they are different, the board on the side where the fail occurred is standby and the board on the normal side is active.

상기와 같이 본 발명은 상대방 보드의 탈장신호는 그 보드의 그라운드 에지핀을 이용하고, 상대방의 기능 페일만을 감지하여 상태를 결정함에 따라 간단하고도 신뢰성 있는 이중화 기능을 구현할 수 있다.As described above, according to the present invention, the disconnect signal of the counterpart board uses a ground edge pin of the board, and detects only the function failure of the counterpart to determine the state, thereby implementing a simple and reliable redundancy function.

그리고, 본 발명은 개인 휴대 통신 시스템 및 기타 다른 시스템에 있어서도 중요 보드를 이중화시킬 경우에 적용 가능하다.In addition, the present invention can be applied to the duplication of important boards in personal portable communication systems and other systems.

이상, 상기에서 살펴본 바와 같이 본 발명은, 이중화에 필요한 신호들을 별도로 만들지 않고 백보드에서 제공되는 사이드 구분 신호와 양 보드의 탈장신호 및 페일신호를 이용하여 별도의 소프트웨어적인 처리없이 간단한 로직에 의한 하드웨어를 통해 간단하고도 신뢰성 있는 이중화 기능을 구현할 수 있게 되는 효과가 있다.As described above, the present invention uses hardware by simple logic without separate software processing by using the side separation signal provided by the back board and the hernia signal and the fail signal of both boards without separately creating signals necessary for redundancy. This has the effect of enabling simple and reliable redundancy.

이때, 상기 이중화 전용 신호들을 별도로 만들 필요가 없으므로 이 신호들을 만들기 위한 별도의 로직과 이 신호들이 차지하는 에지 핀 수를 줄일 수 있다.In this case, since the redundancy dedicated signals do not need to be separately created, separate logic for making these signals and the number of edge pins occupied by the signals can be reduced.

또한, 이중화 제어 로직을 범용 언어인 VHDL로 구현함으로써 다른 시스템의 보드에 적용시에도 별다른 수정없이 적용할 수 있다.In addition, by implementing redundancy control logic in the general-purpose language VHDL, it can be applied to other system boards without any modification.

Claims (3)

이중화를 위해 백보드상에 실장되는 각각의 보드중 하나의 보드의 에지 핀에 보드를 A사이드로 하기 위해 그라운드를 할당하고, 나머지 보드의 에지 핀에 보드를 B사이드로 하기 위해 VCC를 할당하며, 백보드상에서 A사이드 보드(1) 에지 핀의 그라운드 하나를 B사이드 보드(2) 에지 핀의 상대방의 탈장신호(Other-OFF)로 할당하고, A사이드 보드(1) 에지 핀의 자신의 페일신호(Self-Fail)를 B사이드 보드(2) 에지 핀의 상대방의 페일신호(Other-Fail)로 할당하며, B사이드 보드(2) 에지 핀의 그라운드 하나를 A사이드 보드(1) 에지 핀의 상대방의 탈장신호(Other-OFF)로 할당하고, B사이드 보드(2) 에지 핀의 자신의 페일신호(Self-Fail)를 A사이드 보드(1) 에지 핀의 상대방의 페일신호(Other-Fail)로 할당하며, 상기 A,B사이드 보드(1),(2)에는 상기 상대방의 탈장신호(Other-OFF), 상대 방의 페일신호(Other-Fail), 자신의 페일신호(Self-Fail) 및 사이드 구분 신호(Side)를 각각 입력받아 액티브 신호를 외부와의 송수신을 행하는 송.수신버퍼에 출력하여 액티브 사이드와 스탠바이 사이드를 결정하는 이중화 제어 로직(4)이 각각 구성되는 것을 특징으로 하는 상대 상태정보를 이용한 이중화 장치.Allocate ground to the A pin of one of the boards mounted on the back board for redundancy, assign VCC to the A side of the board, and assign VCC to the B side of the remaining boards, and Assign one ground of the A side board (1) edge pin to the other side signal of the other side of the B side board (2) edge pin, and the own fail signal (Self) of the A side board (1) edge pin. -Fail is assigned to the other side's fail signal of the B side board (2) edge pin, and one ground of the B side board (2) edge pin is assigned to the other side of the A side board (1) edge pin. Signal (Other-OFF), and assigns its own fail signal (Self-Fail) of the B side board (2) edge pin to the other party's fail signal (Other-Fail) of the A side board (1) edge pin. In addition, the A, B side board (1), (2) is the other party's hernia signal (Other-OFF), It receives the fail signal (Other-Fail), its own self-fail and the side separation signal (Side), respectively, and outputs the active signal to the transmit / receive buffer which transmits / receives to the outside, thereby Redundancy apparatus using relative state information, characterized in that the redundancy control logic (4) to determine is configured. 제1항에 있어서, 상기 A,B사이드 보드(1),(2)의 최종 에지 핀상에서의 입.출력신호들이 상기 백보드상에 와이어드 오아되는 것을 특징으로 하는 상대 상태정보를 이용한 이중화 장치.The redundancy apparatus according to claim 1, wherein input and output signals on the last edge pins of the A and B side boards (1) and (2) are wired on the back board. 제1항에 있어서, 상기 이중화 제어 로직(4)은 범용 언어인 VHDL로 구현되는 것을 특징으로 하는 상대 상태정보를 이용한 이중화장치.The redundancy apparatus according to claim 1, wherein the redundancy control logic (4) is implemented in a general-purpose language, VHDL.
KR1019970022906A 1997-06-03 1997-06-03 Duplicated system using state information of the other side KR100305872B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022906A KR100305872B1 (en) 1997-06-03 1997-06-03 Duplicated system using state information of the other side

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022906A KR100305872B1 (en) 1997-06-03 1997-06-03 Duplicated system using state information of the other side

Publications (2)

Publication Number Publication Date
KR19990000179A KR19990000179A (en) 1999-01-15
KR100305872B1 true KR100305872B1 (en) 2001-11-30

Family

ID=37530240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022906A KR100305872B1 (en) 1997-06-03 1997-06-03 Duplicated system using state information of the other side

Country Status (1)

Country Link
KR (1) KR100305872B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012145A (en) * 1992-11-30 1994-06-22 정장호 Redundancy Status Decision Circuit of Redundancy System

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012145A (en) * 1992-11-30 1994-06-22 정장호 Redundancy Status Decision Circuit of Redundancy System

Also Published As

Publication number Publication date
KR19990000179A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
CN110380911B (en) Method for identifying main and standby redundant systems
US4945540A (en) Gate circuit for bus signal lines
SE9802058L (en) Redundant termination for dynamic fault isolation
EP0642080A2 (en) Clock selection control device
KR100305872B1 (en) Duplicated system using state information of the other side
US5612946A (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
SE9400627D0 (en) Antenna system
EP0949789A1 (en) Network link bypass device
KR100264857B1 (en) Bidirectional switching on circuit in synchronous transmission apparatus
US7080280B2 (en) Power failure sensing device and a card reader having a power failure sensing device
JP2978622B2 (en) Nonstop computer
KR100241882B1 (en) An apparatus and method for derecting status signal in the system with dual module
KR930006862B1 (en) Triple modular redundency method
KR100202398B1 (en) Isdn device control system having duplication structure
JP2750165B2 (en) Method and apparatus for selecting a normal trunk line in a duplex trunk line
JPS61267810A (en) Deciding circuit for detection of service interruption
KR960009051Y1 (en) Circuit for input interface
JPH0744518B2 (en) Transmission line switching control device
JPH07202826A (en) Method for locating faulty position
EP0211674A2 (en) Clock signal selection and security arrangements
KR19980034875A (en) State Transition Control Device in Redundant Structure
JPH01113837A (en) Data processor
JPS61134846A (en) Electronic computer system
JPH05336131A (en) Data transmission system
JP2001186217A (en) Multiplexing control system having function for detecting disconnection of inter-system connecting part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee