JPH03257586A - 論理回路のタイミングシミュレーション方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路のシミュレーション方式に関し、特
に、回路の動作を詳細に解析するタイミングシミュレー
ション方式に関する。

〔従来の技術〕

従来、小規模の論理回路に対しては、回路全体をトラン
ジスタレベルに展開し、回路レベルシミュレータを用い
て、詳細なタイミングシミュレーションを行なっていた
。

また、大規模な論理回路に対しては、素子デイレイや配
線デイレイをゲートレベルでモデル化し、ゲートレベル
のシミュレータを用いてタイミングシミュレーションを
行なっていた。

〔発明が解決しようとする課題〕

上述した、従来のタイミングシミュレーション方式のう
ち、論理回路全体をトランジスタレベルに展開して回路
シミュレーションを用いてシミュレーションする方法で
は、大規模な回路に対して、計算時間が膨大になり実用
的でない。

また、デイレイをゲートレベルでモデル化してゲートレ
ベルでシミュレーションする方法では、電圧レベルの時
間的変化といった詳細なタイミングシミュレーションが
できないという問題がある。たとえば、ＥＢテスタにお
いて、回路内部の信号変化を観測するとき、その信号変
化の期待値を求めるには不十分である。

〔課題を解決するための手段〕

本発明の論理回路のタイミングシミュレーション方式の
楕或は、ゲートレベルの論理回路情報およびその論理回
路のテストパタンを入力し、その回路動作をシミュレー
ションするゲータレベルシミュレーション手段と、その
ゲートレベルのシミュレーション結果により回路動作の
タイミングを詳細に知る必要のあるパタンにおいて変化
したゲートを求める変化ゲート抽出手段と、その変化し
たゲートのみをトランジスタレベルまで展開するゲート
展開手段と、その展開されたトランジスタレベルの論理
回路に対して回路レベルのシミュレーションを行う回路
レベルシミュレーション手段とを含むことを特徴とする
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の実行順に各手段を表わした
ブロック図である。

この図において、本発明の論理回路のタイミングシミュ
レーション方式では、まずゲートレベル論理回路１０と
テストパタン１１を入力して、ゲートレベルシミュレー
ション手段１により回路動作をゲートレベルでシミュレ
ーションする。

次に、変化ゲート抽出手段２により出力信号値の変化し
たゲート１２を求める。このとき、全テストパタンにつ
いて求めるのではなく、詳細にタイミング解析を行う必
要のあるパタンについてのみ変化したゲートを求める。

ここで抽出された変化ゲート１２について、ゲート展開
手段３によりゲートをトランジスタレベルの回路１３に
展開する。

最後に、トランジスタレベルの論理回路１３とテストパ
タン１１を入力して回路レベルシミュレーション手段４
により詳細にタイミングシミュレーションを行い、シミ
ュレーション結果１４を表示する。

第２図は本発明を適用する論理回路の一例のゲートレベ
ルの回路図、第３図はこの回路に対するテストパタンの
一例とその人力パタンに対するゲートレベルのシミュレ
ーション結果である。これらを用いて、本発明のタイミ
ングシミュレーション方式について具体的に説明する。

今、第３図のパタン番号Ｐ３のパタンに対して詳細にタ
イミング解析を行う必要があるとする。

ゲートレベルのシミュレーション結果から、パタン番号
Ｐ３のパタンにおいて変化したゲートはＧ５、Ｇ７だけ
であることがわかり、これが変化ゲート抽出手段２によ
り抽出される。

第１図のゲート展開手段３では、このゲートＧ５と０７
だけをトランジスタレベルの回路に展開する。

第４図は展開後の回路図であり、このとき、変化してい
ないゲートは回路から除かれている。たとえば、ゲート
Ｇ７の入力の一方のＦ２は第２図のブリッププロップＦ
／Ｆからの信号であるが、第３図のパタン番号Ｐ３にお
いては“１′で変化していないため、１′にクランプし
ている信号として扱われる。　こうして作成されたトラ
ンジスタレベルの回路に対して、第１図の回路レベルシ
ミュレーション手段４を用いて詳細にタイミング解析を
行う、その結果、第５図に示すようなシミュレーション
結果が得られる。

〔発明の効果〕

以上説明したように本発明は、あらかじめゲートレベル
のシミュレーションにより変化するゲートを求めておき
、変化するゲートについてのみトランジスタレベルの詳
細な回路シミュレーションを行うことにより、大規模な
論理回路に対しても効率よく詳細なタイミングシミュレ
ーションを行なうことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の実行順に各手段を示したブ
ロック図、第２図は本発明を適用する論理回路の一例の
ゲートレベルの回路図、第３図は入力パタンとゲートレ
ベルのシミュレータ５ン結果を示す図、第４図はトラン
ジスタレベルに展開した回路図、第５図はタイミングシ
ミュレーション結果を示す図である。 １・・・ゲートレベルシミュレーション手段、２・・・
変化ゲート抽出手段、３・・・ゲート展開手段、４・・
・回路レベルシミュレーション手段、１０・・・ゲート
レベル論理回路、１１・・・テストパタン、１２・・・
変化ゲート、１３・・・トランジスタレベル論理回路、
１４・・・シミュレーション結果。

Claims (1)

【特許請求の範囲】
1. ゲートレベルの論理回路情報およびその論理回路のテス
   トパタンを入力し、その回路動作をシミュレーションす
   るゲートレベルシミュレーション手段と、そのゲートレ
   ベルのシミュレーション結果により回路動作のタイミン
   グを詳細に知る必要のあるパタンにおいて変化したゲー
   トを求める変化ゲート抽出手段と、その変化したゲート
   のみをトランジスタレベルまで展開するゲート展開手段
   と、その展開されたトランジスタレベルの論理回路に対
   して回路レベルのシミュレーションを行う回路レベルシ
   ミュレーション手段とを含むことを特徴とする論理回路
   のタイミングシミュレーション方式。