JPH03252826A - Test data processing system - Google Patents

Test data processing system

Info

Publication number
JPH03252826A
JPH03252826A JP2051304A JP5130490A JPH03252826A JP H03252826 A JPH03252826 A JP H03252826A JP 2051304 A JP2051304 A JP 2051304A JP 5130490 A JP5130490 A JP 5130490A JP H03252826 A JPH03252826 A JP H03252826A
Authority
JP
Japan
Prior art keywords
test
test data
area
data
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2051304A
Other languages
Japanese (ja)
Inventor
Masanori Suzuki
正紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2051304A priority Critical patent/JPH03252826A/en
Publication of JPH03252826A publication Critical patent/JPH03252826A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily know the changes of a program during execution of a test and the test data by executing directly the test data at a memory position shown in a program list. CONSTITUTION:When a test is over at a test executing part 12, a display deciding means 13 is started and discriminates the display added to the test data. When the execution of a rewriting job is confirmed from the deciding result of the means 13, the next save area restoring means 14 is driven to store the test data saved in a saving area 18 of a memory into an original load area 17. Thus the contents of the area 17 having the contents changed with the execution of a test are erased and the original test data are restored. Thus it is possible to know the state of the test data as necessary during the execution of a test with the use of an address designated by a program.

Description

【発明の詳細な説明】 [概要] 試験条件を指示するテストデータと、そのテストデータ
の指示に従って試験を実行する試験プログラムとをメモ
リにロードして試験を行うデータ処理装置のテストデー
タ処理方式に関し。
[Detailed Description of the Invention] [Summary] This invention relates to a test data processing method for a data processing device that performs a test by loading test data indicating test conditions and a test program that executes the test according to the instructions of the test data into memory. .

試験プログラムとテストデータを用いた試験の実行中に
メモリ内容の参照が容易に行うことができると共に試験
を同一の試験条件で繰り返し実行できることが可能なテ
ストデータ処理方式を提供することを目的とし。
The purpose of the present invention is to provide a test data processing method that allows easy reference to memory contents during the execution of a test using a test program and test data, and also allows tests to be repeatedly executed under the same test conditions.

試験実行前に起動するテストデータセーブ手段がメモリ
のロードエリアのテストデータをセーブエリアにセーブ
し、メモリのロードエリアの試験プログラムとテストデ
ータを用いて試験を実行する試験実行部は、テストデー
タ書換判定手段にまり試験実行中のテストデータが書換
えられるか否かを判定し2判定結果を識別する表示を表
示付加手段により当該テストデータに付加し、試験終了
時に使用したテストデータの識別表示を表示判定手段に
より判定し、書換えの識別表示があるとセーブエリア復
帰手段が駆動されて上記セーブエリアのテストデータを
元のロードエリアに格納するよう構成する。
The test data saving means that is activated before the test execution saves the test data in the memory load area to the save area, and the test execution unit that executes the test using the test program and test data in the memory load area rewrites the test data. Determines whether or not the test data that is currently being tested is rewritten by the determination means, and the display addition means adds an indication identifying the determination result to the test data, and displays the identification indication of the test data used at the end of the test. The test data is determined by the determination means, and when there is a rewriting identification display, the save area return means is driven and the test data in the save area is stored in the original load area.

[産業上の利用分野] 本発明は試験条件を指示するテストデータと。[Industrial application field] The present invention uses test data that indicates test conditions.

そのテストデータの指示に従って試験を実行する試験プ
ログラムとをメモリにロードして試験を行うデータ処理
装置のテストデータ処理方式に関する。
The present invention relates to a test data processing method for a data processing device that performs a test by loading a test program into a memory to execute a test according to instructions of the test data.

近年、情報処理装置9通信装置等のプログラムにより制
御される各種の電子装置の機能を試験するための試験プ
ログラムを用意して、装置の試験が行われている。その
場合、試験プログラムは外部記憶装置から試験を実行す
る処理装置にローディングされた後、試験の対象となる
装置に対して実行条件を設定して試験プログラムが実行
され。
In recent years, test programs for testing the functions of various electronic devices controlled by programs such as the information processing device 9 and the communication device have been prepared to test the devices. In that case, the test program is loaded from an external storage device into a processing device that executes the test, and then execution conditions are set for the device to be tested and the test program is executed.

実行結果が予め設定された結果チエツク条件に合致する
か否かを判定して試験結果を出力するという手順で行わ
れる。この中の実行条件や結果チエツク条件等のデータ
はテストデータと称される。
The procedure is to determine whether the execution result matches preset result check conditions and to output the test result. Data such as execution conditions and result check conditions among these are called test data.

このテストデータには、試験実行中に変化するデータが
含まれている場合があり、変化するデータが有ると試験
終了時には元のロードされた時の内容と異なるテストデ
ータになる。
This test data may include data that changes during test execution, and if there is data that changes, at the end of the test, the test data will be different from the original loaded content.

テストデータが異なる内容になると、同種の他の試験対
象装置について同じ条件で試験を行うことが困難になる
ためその対策が望まれている。
If the test data has different contents, it becomes difficult to test other test target devices of the same type under the same conditions, so a countermeasure is desired.

[従来の技術] 第4図は従来例の説明図である。[Conventional technology] FIG. 4 is an explanatory diagram of a conventional example.

第4図のA、に示すように、磁気テープ40のようなフ
ァイルに格納された試験プログラム(テストデータを含
む)は、処理装置のメモリ41上にファイルロードされ
る。このローディングによりメモリ41上には、試験プ
ログラム411とテストデータ412とがそれぞれエリ
アa、bに格納される。
As shown at A in FIG. 4, a test program (including test data) stored in a file such as a magnetic tape 40 is loaded onto the memory 41 of the processing device. By this loading, a test program 411 and test data 412 are stored in areas a and b, respectively, on the memory 41.

第4図のB、に示すように、試験プログラム(試験項目
に対応する)は例えばインタプリティブ形式のプログラ
ムであり制御語が並べられる構成がとられる。制御語は
、試験実行時に解読(インタプリタによる)されて試験
される装置に対し対応する動作指示が出される。また、
テストデータは試験実行時の関係する部分の状態を設定
するための実行条件と試験の結果がどのような場合に良
好であり、どの場合障害(エラー)となるかを判定する
ための結果チエツク条件が規定されている。
As shown in FIG. 4B, the test program (corresponding to the test item) is, for example, an interpretive format program, and has a configuration in which control words are arranged. The control words are decoded (by an interpreter) during test execution to issue corresponding operating instructions to the device being tested. Also,
Test data includes execution conditions for setting the states of related parts during test execution and result check conditions for determining when the test results are good and when they result in a failure (error). is stipulated.

なお、テストデータは複数の試験項目に対応した複数の
ブロック■、■、■・・というように分割して使用する
ことができる。
Note that the test data can be used by dividing it into a plurality of blocks (2), (2), (2), etc. corresponding to a plurality of test items.

従来の試験実行時の動作を説明すると、磁気テープ40
からメモリ41にローディングされた試験プログラム4
11とテストデータ412の内容は、他の試験データプ
ログラムがロードされるまでは何度でも同一条件での試
験を行えることが必要とされる。
To explain the operation during conventional test execution, the magnetic tape 40
Test program 4 loaded into memory 41 from
11 and the contents of the test data 412 are required to be able to perform tests under the same conditions any number of times until another test data program is loaded.

このため従来は、試験実行の都度、試験実行用の作業用
エリア410に一旦引き上げた後に、引き上げたデータ
を使用して試験を実施していた。
For this reason, conventionally, each time a test was executed, the test was carried out using the data that was pulled up after being pulled up to the work area 410 for test execution.

すなわち、試験実行の際には9作業エリア410に格納
されたテストデータを使用して試験プログラムにより試
験動作が行われる。すると、ロードされた位置にある元
のテストデータ412の内容は試験実行によって何ら影
響を受けない。
That is, when a test is executed, a test operation is performed according to a test program using the test data stored in the 9 work area 410. The contents of the original test data 412 at the loaded location are then unaffected by the test execution.

このような方法により試験実行によりテストデータの内
容が書換えられた場合でも1作業用エリア410の内容
が書換えられるだけであり1元のテストデータ412の
内容は何ら変化しない。
Even if the contents of the test data are rewritten by the test execution using such a method, only the contents of one work area 410 are rewritten, and the contents of the original test data 412 do not change at all.

このような試験を、メモリ41の内容を用いて同じ装置
(試験対象装置)に対して再度実行したり、同種の他の
装置に対して同じ試験を実行する場合2元のテストデー
タ412の内容が変化してないので、再びそのテストデ
ータを作業エリア410に引き上げ直すことにより、常
に同一の条件で試験を実行することが可能となっている
When such a test is executed again on the same device (test target device) using the contents of the memory 41, or when the same test is executed on another device of the same type, the contents of the dual test data 412 are used. Since the test data has not changed, it is possible to always execute the test under the same conditions by re-uploading the test data to the work area 410.

[発明が解決しようとする課II] 上記した従来例によれば2作業エリアにテストデータを
引き上げてその作業エリアのデータを用いて試験プログ
ラムによる試験処理が行われる。
[Problem II to be Solved by the Invention] According to the conventional example described above, test data is collected in two work areas, and test processing by a test program is performed using the data in the work areas.

ところが、試験プログラムを用いたデバッグ等の試験で
は、試験実行中にメモリ上のテストデータ索引処理確認
およびテストデータ内容確認等を行いたい場合がある。
However, in a test such as debugging using a test program, there are cases where it is desired to check the test data indexing process on the memory, the content of the test data, etc. during the test execution.

その場合、従来はプログラムリスト上に示される本来の
位置(第4図A、の元のテストデータ412内の位置)
と異なるメモリ領域である作業エリア410で処理が行
われているので、プログラムリストにより直接指示され
るアドレスではメモリの参照をすることができない、こ
のような場合、従来は作業エリア410の先頭アドレス
とその先頭位置から必要とするテストデータまでの相対
アドレスを得て加纂する等の算出作業を行うことが必要
であった。
In that case, conventionally the original position shown on the program list (the position in the original test data 412 in FIG. 4A)
Since the processing is being performed in the work area 410, which is a memory area different from that of the work area 410, it is not possible to refer to the memory using the address directly specified by the program list.In such cases, conventionally, the start address of the work area 410 and It was necessary to perform calculation work such as obtaining and compiling a relative address from the start position to the required test data.

ところが、アドレスの算出作業はデバッグ等の作業の繁
雑化を招き、また作業ミスの要因になるという問題があ
った。
However, there is a problem in that the address calculation work complicates debugging and other work, and also causes work errors.

本発明は試験プログラムとテストデータを用いた試験の
実行中のメモリ内容の参照が用意に行うことができると
共に試験を同一の試験条件で繰り返し実行できることが
可能なテストデータ処理方式を提供することを目的とす
る。
The present invention provides a test data processing method that allows easy reference to memory contents during execution of a test using a test program and test data, and allows repeated execution of tests under the same test conditions. purpose.

[I!題を解決するための手段] 第1図は本発明の原理構成図である。[I! [Means to solve the problem] FIG. 1 is a diagram showing the principle configuration of the present invention.

第1図において、10は処理装置、11はテストデータ
セーブ手段、12は試験実行部、121はテストデータ
書換判定手段、122は表示付加手段、13は表示判定
手段、14はセーブエリア復帰手段、15はメモリ、1
6はローディング時に試験プログラムが格納されるロー
ドエリア、17はローディングによりテストデータが格
納されるロードエリア、18はテストデータがセーブさ
れるセーブエリアを表す。
In FIG. 1, 10 is a processing device, 11 is a test data saving means, 12 is a test execution unit, 121 is a test data rewriting determining means, 122 is a display adding means, 13 is a display determining means, 14 is a save area return means, 15 is memory, 1
Reference numeral 6 represents a load area where a test program is stored during loading, 17 represents a load area where test data is stored during loading, and 18 represents a save area where test data is saved.

本発明はメモリにロードされたテストデータを試験実行
前にメモリ中の他のエリアにセーブし。
The present invention saves the test data loaded into memory to another area in memory before executing the test.

試験の実行はメモリのロードされたテストデータについ
て実行し、試験においてテストデータが書換えられる場
合はその表示を該当テストデータに付加し、試験終了時
にその表示を見て、書換えられている場合はセーブエリ
アの内容をメモリの元のテストデータエリアに戻すもの
である。
The test is executed on the test data loaded in the memory, and if the test data is rewritten during the test, that display is added to the test data, and when the test is finished, the display is checked and if it has been rewritten, it is saved. This returns the contents of the area to the original test data area in memory.

[作用] 試験を行う場合、従来と同様にファイルからメモリ15
に試験プログラムとテストデータがそれぞれのロードエ
リア16.17に格納される。この中のロードエリア1
7をテストデータの元のエリアという。
[Function] When performing a test, the memory 15 is saved from the file as before.
Test programs and test data are stored in respective load areas 16 and 17. Load area 1 in this
7 is called the original area of the test data.

試験の実行を行う処理装置IOは、試験を行う場合、最
初にテストデータセーブ手段11を起動する。テストデ
ータセーブ手段11はメモリ15のロードエリア17の
テストデータをメモリ内の他の位置のセーブエリア18
にセーブする。
When the processing device IO executes the test, it first activates the test data saving means 11. The test data saving means 11 saves the test data in the load area 17 of the memory 15 to a save area 18 in another location in the memory.
Save to.

次に試験実行部12が駆動されて試験が実行される。試
験はメモリ15のロードエリア16の試験プログラムと
ロードエリア17のテストデータにより実行される。最
初に、当該試験プログラムの実行においてテストデータ
の書換えが実行されるか否かをテストデータ書換判定手
段121において判定し、書換えが行われる場合は表示
付加手段122を駆動してその旨を識別する表示をロー
ドエリア17のテストデータに付加する。この書換えの
判定と表示付加は、試験実行前に試験プログラムを調べ
ることにより実行するか、試験を実行した時に行うか何
れの方式を用いてもよい。
Next, the test execution unit 12 is driven to execute the test. The test is executed using the test program in the load area 16 and the test data in the load area 17 of the memory 15. First, the test data rewriting determining means 121 determines whether or not the test data is to be rewritten in the execution of the test program, and if rewriting is to be performed, the display adding means 122 is driven to identify the fact. A display is added to the test data in the load area 17. This rewriting determination and display addition may be performed by examining the test program before the test is executed, or may be performed when the test is executed.

試験実行部12における試験が終了すると9表示判定手
段13が起動し、テストデータに付加された表示を判別
する。この判定において書換えが行われたことが分かる
と9次のセーブエリア復帰手段14が駆動される。セー
ブエリア復帰手段14はメモリのセーブエリア18にセ
ーブされたテストデータを元のロードエリア17に格納
する。
When the test in the test execution unit 12 is completed, the 9 display determination means 13 is activated and determines the display added to the test data. If it is found in this judgment that rewriting has been performed, the ninth save area return means 14 is driven. The save area restoration means 14 stores the test data saved in the save area 18 of the memory in the original load area 17.

これにより、試験実行により変化した内容を持つロード
エリア17の内容は消去されて元のテストデータが復元
する。
As a result, the contents of the load area 17 that have changed due to the test execution are erased, and the original test data is restored.

こうして、復元された元のテストデータを用いて(同一
条件で)、他の装置について試験を実行することができ
る。また、試験実行中にテストデータの状態を知りたい
場合には、プログラムにより指示されたアドレスを用い
て知ることができる。
In this way, tests can be performed on other devices using the restored original test data (under the same conditions). Also, if you want to know the state of the test data during test execution, you can do so using the address specified by the program.

[実施例] 第2図は実施例の処理フロー図、第3図は本発明が実施
される情報処理装置の構成例である。
[Embodiment] FIG. 2 is a processing flow diagram of an embodiment, and FIG. 3 is a configuration example of an information processing apparatus in which the present invention is implemented.

初めに第3図の構成例を説明すると、30はCPU、3
1はメモリ、32はインタフェース、33はプログラム
で処理を行う通信制御装置や端末装置等の試験対象装置
、34は磁気テープ制御装置、35は磁気テープ装置を
表す。
First, to explain the configuration example in FIG. 3, 30 is a CPU;
Reference numeral 1 represents a memory, 32 an interface, 33 a test target device such as a communication control device or a terminal device that performs processing by a program, 34 a magnetic tape control device, and 35 a magnetic tape device.

磁気テープ装置35に格納された試験プログラムとテス
トデータはメモリ31にローディングされ、メモリ31
内の各エリアA、 Bのエリアに格納される。テストデ
ータが格納されるエリアBには、テストデータが各テス
トフェーズに対応した試験実行単位■、■、■・・・に
区分されている。
The test program and test data stored in the magnetic tape device 35 are loaded into the memory 31.
It is stored in each area A and B in the area. In area B where the test data is stored, the test data is divided into test execution units (2), (2), (2), etc. corresponding to each test phase.

テストフェーズとしては、基本的な機能をチエツクする
基本試験、データの書き込み試験、読み出し試験等とい
う試験対象装置33に対応して予め設定された試験が用
意されている。
As the test phase, tests are prepared in advance corresponding to the device under test 33, such as a basic test for checking basic functions, a data write test, and a read test.

上記のようなシステムにおいて、メモリ31に試験プロ
グラムとテストデータがローディングされた後に実行さ
れる処理フローを第2図を用いて説明する。
In the system as described above, the processing flow executed after the test program and test data are loaded into the memory 31 will be explained with reference to FIG.

試験開始によりまずテストデータセーブ処理(第2図の
20)が行われる。第3図の例では。
Upon starting the test, test data saving processing (20 in FIG. 2) is first performed. In the example in Figure 3.

最初の試験実行単位■が予め決められたセーブエリアC
に格納される0次に試験実行処理(同21)に移行し、
エリアAの試験プログラム(インタープリティブ形式の
プログラムを使用)によりエリアBの試験実行単位■の
テストデータについて試験実行処理が行われる。この処
理の過程においてテストデータの書換えがあるか否かの
判定が行われ(同210)、テストデータが変更される
場合は、テストデータリカバリの必要表示フラグを当該
テストデータの一部に付加する(同220)、具体的に
は1ビツトの表示フラグを設けて。
Save area C where the first test execution unit ■ is predetermined
Shifts to the 0th order test execution process (21) stored in
The test program in area A (using an interpretive format program) performs test execution processing on the test data of test execution unit (2) in area B. In the process of this process, it is determined whether or not the test data has been rewritten (210), and if the test data is changed, a test data recovery necessary display flag is added to a part of the test data. (220), specifically, a 1-bit display flag is provided.

その内容をオンにする。Turn on that content.

その後試験実行を継続し、テストデータの書換えが試験
中に発生しない場合は表示フラグはオフのまま維持され
る。
Thereafter, the test execution continues, and if the test data is not rewritten during the test, the display flag remains off.

試験実行単位■についての試験実行処理が終了すると、
試験結果はメモリの他のエリアに格納したり2図示され
ない入出力装置に出力表示する等の従来と同様の処理が
行われる。
When the test execution process for test execution unit ■ is completed,
The test results are processed in the same manner as in the past, such as being stored in another area of the memory or being output and displayed on an input/output device (not shown).

試験実行処理が終了するとテストデータリカバリの要否
を判定する(同22)、この判定は上記の表示フラグを
調べてオンになっている場合は。
When the test execution process is completed, it is determined whether or not test data recovery is necessary (step 22).This determination is made by checking the above-mentioned display flag and if it is on.

エリアBの試験実行単位■の内容は当初の内容と変更さ
れていることになり、リカバリが必要である。この場合
テストデータリカバリの処理(同23)が実行される。
The contents of test execution unit (■) in area B have been changed from the original contents, and recovery is required. In this case, the test data recovery process (23) is executed.

この処理により、第3図のメモ1J31のセーブエリア
Cにセーブしていた試験実行単位■の元のテストデータ
がエリアBの試験実行単位■の位置に書込まれる。これ
により試験終了後も、変更されないテストデータが元の
エリアBに格納された状態になる。
Through this process, the original test data of the test execution unit ■ saved in the save area C of the memo 1J31 in FIG. 3 is written to the position of the test execution unit ■ in the area B. As a result, even after the test is finished, the test data that remains unchanged is stored in the original area B.

このテストデータリカバリが不要な時およびテストデー
タリカバリが必要でその処理が終了するとテスト終了の
判定をする(同24)、この判定は指定された試験実行
単位が全て実行されたか否かを判定し、まだ残っている
と次の試験実行単位について試験を行う、この例では2
次に試験実行単位■についてテストデータセーブ処理(
同21)を行い、以下上記した処理フローが同様に実行
され、それが終了すると次の試験実行単位■以下の各試
験が実行され、決められた全ての試験実行単位の試験が
終了するとテストを終了する。
When this test data recovery is not necessary or when test data recovery is necessary and the process is completed, it is determined that the test has ended (see 24).This determination determines whether all the specified test execution units have been executed. , if there are still remaining test execution units, the next test execution unit is tested. In this example, 2
Next, test data save processing (
21), and the above-mentioned processing flow is executed in the same way, and when it is completed, the next test execution unit ■ Each of the following tests is executed, and when the tests of all the determined test execution units are completed, the test is executed. finish.

[発明の効果] 本発明によればテストデータをプログラムリストに示さ
れるメモリ位置で直接実行することによリ、テスト実行
中のプログラムおよびテストデータの変化の様子を簡単
に知ることができると共に。
[Effects of the Invention] According to the present invention, by directly executing test data at the memory location indicated in the program list, it is possible to easily know how the program and test data change during test execution.

テスト終了後はテストデータを元の初期の内容に戻すの
で、他の装置に対する試験を同一条件で実行可能となり
、信頼性の高い効率的な試験プログラムのデバッグおよ
び保守作業が可能となる。
After the test is completed, the test data is returned to its original initial content, making it possible to perform tests on other devices under the same conditions, making it possible to perform highly reliable and efficient test program debugging and maintenance work.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理構成図、第2図は実施例の処理フ
ロー図、第3図は本発明が実施される情報処理装置の構
成例、第4図は従来例の説明図である。 第1図中。 10:処理装置 11:テストデータセーブ手段 12:試験実行部 121:テストデータ書換判定手段 122:表示付加手段 13:表示判定手段 14:セーブエリア復帰手段 15:メモリ 16:プログラムのロードエリア 17:テストデータのロードエリア 18:テストデータのセーブエリア
FIG. 1 is a diagram showing the principle configuration of the present invention, FIG. 2 is a processing flow diagram of an embodiment, FIG. 3 is a configuration example of an information processing device in which the present invention is implemented, and FIG. 4 is an explanatory diagram of a conventional example. . In Figure 1. 10: Processing device 11: Test data saving means 12: Test execution unit 121: Test data rewriting determining means 122: Display adding means 13: Display determining means 14: Save area return means 15: Memory 16: Program loading area 17: Test Data load area 18: Test data save area

Claims (1)

【特許請求の範囲】 試験条件を指示するテストデータと、そのテストデータ
の指示に従って試験を実行する試験プログラムとをメモ
リにロードして試験を行うデータ処理装置において、 試験実行前に起動するテストデータセーブ手段(11)
がメモリ(15)のロードエリア(17)のテストデー
タをセーブエリア(18)にセーブし、 メモリのロードエリア(16、17)の試験プログラム
とテストデータを用いて試験を実行する試験実行部(1
2)は、テストデータ書換判定手段(121)により試
験実行中のテストデータが書換えられるか否かを判定し
、判定結果を識別する表示を表示付加手段(122)に
より当該テストデータに付加し、試験終了時に使用した
テストデータの識別表示を表示判定手段(13)により
判定し、 書換えの識別表示があるとセーブエリア復帰手段(14
)が駆動されて上記セーブエリア(18)のテストデー
タを元のロードエリア(17)に格納することを特徴と
するテストデータ処理方式。
[Claims] In a data processing device that performs a test by loading test data that specifies test conditions and a test program that executes the test according to the instructions of the test data into memory, the test data is started before the test is executed. Save means (11)
saves the test data in the load area (17) of the memory (15) to the save area (18), and executes the test using the test program and test data in the memory load area (16, 17). 1
2), the test data rewriting determining means (121) determines whether the test data being tested is to be rewritten, and the display adding means (122) adds a display identifying the determination result to the test data; The identification display of the test data used at the end of the test is determined by the display judgment means (13), and if there is an identification display for rewriting, the save area return means (14)
) is driven to store the test data in the save area (18) into the original load area (17).
JP2051304A 1990-03-02 1990-03-02 Test data processing system Pending JPH03252826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2051304A JPH03252826A (en) 1990-03-02 1990-03-02 Test data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2051304A JPH03252826A (en) 1990-03-02 1990-03-02 Test data processing system

Publications (1)

Publication Number Publication Date
JPH03252826A true JPH03252826A (en) 1991-11-12

Family

ID=12883179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2051304A Pending JPH03252826A (en) 1990-03-02 1990-03-02 Test data processing system

Country Status (1)

Country Link
JP (1) JPH03252826A (en)

Similar Documents

Publication Publication Date Title
JPS59114649A (en) Inspection of processor
JP3024422B2 (en) Programmable controller and method of operating programmable controller
JPH03252826A (en) Test data processing system
JPS61204703A (en) Developing device for engine control computer system
JPS6214240A (en) Program inspecting system
JPH04225442A (en) Matching property check method for computer file system
JP2967741B2 (en) CPU compatibility test equipment
JPS59106017A (en) Testing of input/output controller
JPH09218829A (en) Write testing method for external storage and information processing system adopting the same
JPS6227421B2 (en)
JPH08185341A (en) Cpu simulator
JPS59103158A (en) Debug system of digital signal processing program
JPH05324322A (en) Information processor and debug device
JPH0887426A (en) Self-diagnosis state display system
JPH0253148A (en) Debugging method for test program for input/output device
JPS63259739A (en) Automatic program inspection system
JPH0520089A (en) Assembly system
JPS63228237A (en) Program debugging system
JPH11110253A (en) Program debugging device and method
JPH08106381A (en) Program evaluation test method
JPH0296845A (en) Logical simulation processing system for virtual computer
JPH04332050A (en) Debugger to be restarted from interrupted point at the time of restarting
JPH08307526A (en) Simulate system for electronic exchange
JPS6170644A (en) Program debugging system
JPH03111936A (en) Branched result storing system for conditional branch instruction