JPH03252726A

JPH03252726A - 命令キュー

Info

Publication number: JPH03252726A
Application number: JP5207890A
Authority: JP
Inventors: Naoyoshi Nakano; 中野　直佳; Toyohiko Yoshida; 豊彦吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-03-01
Filing date: 1990-03-01
Publication date: 1991-11-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、可変長命令を一時的に格納する命令キュー
に係り、特に命令コードの転送効率を高めた命令キュー
に関するものである。

［従来の技術］従来のこの種の命令キューを備えたデータ処理装置（Ｕ
ＳＰ４，４４９，１８４号明細書等参照）が提案されて
いる。

従来の命令キューは、ハーフワード（２バイト、以下Ｈ
Ｗと呼ぶ）単位で可変長の命令を処理するデータ処理装
置に使用されている。

なお、データ処理装置には、例えば第３図に示すように
、装置外部のメモリまたは命令キャッシュから命令をフ
ェッチする命令フェッチ部、フェッチされた命令を解読
する命令デコード部、命令の指示する動作を行う命令実
行部を持ち、命令キュー１は命令フェッチ部と命令デコ
ード部の間に位置し、命令フェッチ部から命令デコード
部へ転送される命令のバッファリングを行う。命令はメ
モリアドレスのワード（４バイト）またはＨＷ境界から
書かれている。

以下、命令フェッチ部のデータ処理について説明する。

命令フェッチ部はメモリまたは命令キャッシュのワード
境界からワード単位で命令コードをフェッチし命令キュ
ー１に入力する。入力の際、命令キュー１に対して制御
信号ＱＩＮを出力する。分岐命令直後の命令コードの先
頭がワード境界にない場合は、命令フェッチ部は命令キ
ュー１に制御信号ＪＭＰＨＷを出力し、１ワードの命令
コード内のＨＷが無効であることを知らせる。命令実行
部が分岐命令を実行した時、命令デコード部で分岐命令
と判断した時、またはリセット後に、命令フェッチ部は
命令キュー１に対してキュークリア制御信号ＱＣＬＲを
出力する。命令キュー１は後述の命令キュー１内の命令
コードの残量を示す制御信号ＱＦＵＬＬ、ＱＥＭＰＯ，
ＱＥＭＰＩを出力する。制御信号ＱＥＭＰＯ，ＱＥＭＰ
Ｉは命令デコード部に出力され、これを受けて命令デコ
ード部は命令キュー１へ命令コードの使用量を示す制御
信号ＱＩＮＣＩ、ＱＩＮＣ２を返送する。制御信号ＱＩ
ＮＣＩは命令コードをＨＷ分使用したことを示し、制御
信号ＱＩＮＣ２は命令コードをワード分使用したことを
示す。また、命令キュー１は命令フェッチ部に対して制
御信号ＱＦＵＬＬを出力する。この信号が有効の間、命
令フェッチ部は命令キュー１への命令コードの転送を停
止する。

第３図は従来の命令キュー１の構成を説明するブロック
図であり、第４図に示すタイミングチャートを参照しな
がら構成ならびに動作について説明する。

図において、１は命令キュー　２はキューメモリで、Ｈ
ＷＸ８エントリの容量を持つ。入力はワード境界からワ
ード単位で行われ、出力はＨＷ境界からＨＷまたはワー
ド単位で行われる。３は２ビツト構成の入力ポインタで
、次に命令コードを格納するキューメモリ２のエントリ
をワード単位で指示する。入力ポインタ値は「０」から
「３」の値がとれ、「３」からｒＯＪヘラツブアラウン
ドする。また、入力ポインタ値は「０」クリア、「１」
インクリメントできる。入力ポインタ値が「０」、「１
」、「２Ｊ、「３」の時、それぞれキューメモリ２のエ
ントリ１と２．エントリ３と４、エントリ５と６．エン
トリ７と８を指示する。

４は３ビツト構成の出力ポインタで、次に出力する命令
コードが格納されているキューメモリ２のエントリ位置
をＨＷ単位で指示する。出力ポインタ値は「Ｏ」から「
７」の値がとれ、「７」からｒＱＪヘラツブアラウンド
する。出力ポインタ値は、「Ｏ」クリア、「１」インク
リメント、「２」インクリメント可能である。出力ポイ
ンタ値が「Ｏ」から「７」の時、それぞれキューメモリ
２のエントリ１からエントリ８を示す。この出力ポイン
タ（ＰＯ）４の指示するキューメモリ２のエントリとこ
れに引き続（エントリに格納された計１ワード分の命令
コードが命令デコード部へ出力される。５はカウンタ部
で、キューメモリ２内の有効な命令コード量をＨＷ単位
で計数し、カウンタ値によって後述の命令キューの状態
を示す制御信号を出力する。カウンタはｒＯＪクリア。

「１」インクリメント、「２」インクリメント。

「１」ディクリメント、「２」ディクリメントでき、カ
ウンタ値は「０」から「８」までの値がとれる。

カウンタ部５はカウンタ値がｒＯＪの時、キューエンプ
ティＱＥＭＰＯを、カウンタ部５はカウンタ値が「１」
の時、キューエンプティＱＥＭＰ１を、カウンタ部５は
カウンタ値が「７」または「８」の時、キューフル信（
制御信号）号ＱＦＵＬＬを出力する。キューエンプティ
（制御信号）信号ＱＥＭＰＯ，ＱＥＭＰＩは命令デコー
ド部と後述の命令キュー制御部６へ出力され、キューフ
ル信号ＱＦＵＬＬは命令フェッチ部へ出力される。６は
命令キュー制御部で、命令フェッチ部からの制御信号Ｑ
ＩＮ、ＱＣＬＲ，ＪＭＰＨＷ、命令デコード部からの制
御信号ＱＩＮＣＩ、ＱＩＮＣ２およびカウンタ部５から
の制御信号ＱＥＭＰＯ，ＱＥＭＰＩを受けて入力ポイン
タ３．出カポインタ４．カウンタ部５のカウンタの値の
制御およびキューメモリ２の入出力制御を行う。

なお、上記データ処理装置では、ノンオーバーラツプの
２相クロックφ１．φ２に同期して動作する。キューメ
モリ２への命令コードの書込みと読出しはクロックφ１
のタイミングで行われる。

入力ポインタ３．出カポインタ４．カウンタ部５のカウ
ンタ値はクロックφ２で変化する。制御信号ＱＣＬＲ，
ＱＩＮＣＩ、ＱＩＮＣ２，ＱＥＭＰＯ，ＱＥＭＰＩ、Ｑ
ＦＵＬＬはクロックφ１に同期する信号で、制御信号Ｑ
ＩＮはクロックφ２に同期する信号である。

命令キュー制御部６は制御信号ＱＣＬＲが有効になると
、次のクロックφ２で入力ポインタ３゜出力ポインタ４
．カウンタ部５のカウンタ値を「０」クリアする。

制御信号ＱＩＮが入力されると、次のクロックφｌで入
力ポインタ３の指示するキューメモリ２に命令コードを
書き込み、次のクロックφ２で入力ポインタ値を「１」
インクリメントする。制御信号ＱＩＮＣＩが入力される
と、次のクロックφ２で出力ポインタ４の値を「１」イ
ンクリメントし、制御信号ＱＩＮＣ２が入力されると、
次のクロックφ２で出力ポインタ４の値を「２」インク
リメントする。また、制御信号ＱＩＮの入力された次の
クロックφ２でカウンタ部５のカウンタの値をｒ＋２４
、制御信号ＱＩＮＣＩの入力された次のクロックφ２で
「−１」、制御信号ＱＩＮＣ２の入力された次のクロッ
クφ２で「−２」する。

次に、命令キュー１の動作を第４図のタイミングチャー
トに従って説明する。

先ず、クロックφ１に同期して制御信号ＱＣＬＲが有効
になった次のクロックφ２で入力ポインタ３．出カポイ
ンタ４．カウンタ部５のカウンタの値をｒＯＪクリアす
る。

この時、入力ポインタ３は次に命令コードを書き込むキ
ューメモリ２のエントリ１とエントリ２を指示し、出力
ポインタ４はエントリ１を指示する。

この時、カウンタ値がｒＯＪのため次のクロックφ２で
制御信号ＱＥＭＰＯが有効、制御信号ＱＥＭＰＩと制御
信号ＱＦＵＬＬが無効になる。制御信号ＱＥＭＰＯが有
効になったことにより、命令デコード部は、命令キュー
１内に命令コードが存在しないことを認識する。次のク
ロックψ２で制御信号ＱＣＱＩＮが有効になり、次のク
ロックφ１で１ワードの命令コードが命令フェッチ部か
ら命令キュー１に転送され、キューメモリ２の入力ポイ
ンタ３の指示するエントリ１．エントリ２に書き込まれ
る。次のクロックφ２で入力ポインタ３の値を１インク
リメントし、次に命令コードが入力されるキューメモリ
２のエントリ３とエントリ４を指示させるとともに、命
令コードが１ワ一ド分入力されたことを示すためカウン
タ部５のカウンタ値を「＋２」する。次のクロックφ１
で出力ポインタ４の示すキューメモリ２のエントリ１と
そのエントリ１に引き続くエントリ２に格納されている
命令コードを命令デコード部に出力する。同じクロック
φ１でカウンタ値が「２」になったのを反映して制御信
号ＱＥＭＰＯが無効となる。これを受けて命令デコード
部は制御信号ＱＩＮＣＩを返送し、このクロックφ１で
ＨＷの命令コードをデコードしたことを知らせる。制御
信号ＱＩＮＣＩの返送により命令コードがＨＷ使用され
たと判断し、次のクロックφ２で出力ポインタ４の値を
１インクリメントして次に命令デコード部へ出力する命
令コードが存在するエントリ２を指示させるとともに、
カウンタ部５のカウンタ値をｒ−ＩＪＬ、、キューメモ
リ２内の有効命令コード数がＨＷであることを示す。こ
こでは、同じクロックφ２で制御信号ＱＩＮが有効とな
る。次のクロックφ１でカウンタ値が「１」であること
を示す制御信号ＱＥＭＰＩを有効にする。第２の制御信
号ＱＩＮを受けてクロックφ１で命令フェッチ部から転
送された１ワードの命令コードが入力ポインタ３の示す
キューメモリ２のエントリ３とエントリ４に書き込まれ
る。次のクロックφ２で入力ポインタ３を１インクリメ
ントし次にキューメモリ２に命令コードを書き込むエン
トリ５とエントリ６を指示させるとともに、カウンタ部
５のカウンタ値を「＋２」する。次のクロックφ１でカ
ウンタ値が「３」となったのを受けて制御信号ＱＥＭＰ
　１が無効になり、１ワ一ド以上の命令コードが命令キ
ュー１に存在することを命令デコード部へ知らせる。こ
れを受けて命令デコード部は同じクロックφ１で１ワ一
ド分の命令コードをデコードする制御信号ＱＩＮＣ２を
返送する。次のクロックφ２で出力ポインタ４の値を「
２」インクリメントし次に出力する命令コードの存在す
るキューメモリ２のエントリ４を示すようにするととも
に、カウンタ値は前のクロックφ１でキューメモリ２か
ら１ワードの命令コードを出力したため、「−２コされ
て「１」となる。これを受けて次のクロックφ１で制御
信号ＱＥＭＰ　１が有効となる。

［発明が解決しようとする課題］このように従来の命令キュー１は、命令フェッチ部から
命令デコード部への命令コードの転送に対して緩衝作用
を期待して配置されるが、上述のように従来の命令キュ
ー１は命令フェッチ部が出力した命令コードを一旦格納
した後、命令デコード部へ出力するため、命令キュー１
内に有効な命令コードが全くない場合や、命令デコード
部が要求する語長より少ない場合は命令の転送が遅れて
しまうという問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、命令キュー内に有効な命令コードがない場合や有
効な命令コードが命令デコード部の要求する語長より少
ない場合に、命令フェッチ部から送出された命令コード
を命令キューに格納するとともに、命令デコード部へも
バイパス転送可能な命令キューを得ることを目的とする
。

［課題を解決するための手段］この発明に係る命令キューは、第１の語長を基本単位と
する可変長命令を複数の第１の語長よりなる第２の語長
を単位として格納して第１または第２の語長を単位とし
て読み出す記憶手段と、記憶手段に接続された第２の語
長幅をもつ入力バスと、記・１手段に接続された第２の
語長幅をもつ出力バスと、この出力バスと入力バスに接
続され、記憶手段内に有効な可変長命令が存在しない時
、第２の語長の可変長命令の前記出力バスへバイパス転
送し、記憶手段内に有効な１つの第１の語長の可変長命
令が存在するとき、入力バス上の記憶手段内の第１の語
長の可変長命令に引き続く、第２の語長の可変長命令の
一部を、記憶手段から有効な第１の語長の可変長命令を
読み出すと同時に出力バスに転送する転送手段とを設け
たものである。

［作用］この発明においては、転送手段は、入力バスと出力バス
に接続され、記憶手段内に有効な可変長命令が存在しな
い時、入力バス上の第２の語長の可変長命令を出力バス
にバイパス転送し、記憶手段内に有効な１つの第１の語
長の可変長命令が存在する時、記憶手段内の第１の語長
の可変長命令に引き続く入力バス上の第２の語長の可変
長命令の一部を記憶手段から有効な第１の語長の可変長
命令を読み出すと同時に出力バスに転送させる。

［実施例］第１図はこの発明の一実施例を示す命令キューの構成を
説明するブロック図であり、第３図と同一のものには同
じ符号を付しである。

図において、１は命令キュー　２はキューメモリで、Ｈ
ＷＸ８エントリの容量を持つ。入力はワード境界からワ
ード単位で行われ、出力はＨＷ境界からＨＷまたはワー
ド単位で行われる。

３は２ビツト構成の入カポインクで、次に命令コードを
格納するキューメモリ２のエントリをワード単位で指示
する。入力ポインタ値はｒＯＪから「３」の値がとれ、
「３」から「０」へラップアラウンドする。また、入力
ポインタ値は「０」クリア、「１」インクリメントでき
る。入力ポインタ値が「Ｏ」、「ｌ」、「２」、「３」
の時、それぞれキューメモリ２のエントリ１と２２．エ
ントリ３と４．エントリ５と６．エントリ７と８を指示
する。

４は３ビツト構成の出力ポインタで、次に出力する命令
コードが格納されているキューメモリ２のエントリ位置
をＨＷ単位で指示する。出力ポインタ値が「０」から「
７」の値がとれ、「７」からｒＯＪへラップアラウンド
する。出力ポインタ値は、「０」クリア、「１」インク
リメント。

「２」インクリメント可能である。出力ポインタ値がｒ
ＯＪから「７」の時、それぞれキューメモリ２のエント
リ１からエントリ８を示す。この出力ポインタ（ＰＯ）
４の指示するキューメモリ２のエントリとこれに引き続
くエントリに格納された計１ワード分の命令コードが命
令デコード部へ出力される。

５はカウンタ部で、キューメモリ２内の有効な命令コー
ド量をＨＷ単位で計数し、カウンタ値によって後述の命
令キュー１の状態を示す制御信号を出力する。カウンタ
はｒＯＪクリア、「１」インクリメント、「２」インク
リメント、「１」ディクリメント、「２」ディクリメン
トでき、カウンタ値は「０」から「８」までの値がとれ
る。

カウンタ部５はカウンタ値がｒＯＪの時、キューエンプ
ティＱＥＭＰＯを、カウンタ部５はカウンタ値がｒｌＪ
の時、キューエンプティＱＥＭＰ１を、カウンタ部５は
カウンタ値が「７」または「８」の時、キューフル信号
ＱＦＵＬＬを出力する。ただし、制御信号ＱＥＭＰＯ，
ＱＥＭＰＩは、制御信号ＱＩＮが入力されると、後述の
命令キュー制御部６によりカウンタ値の「０」。

「１」に関わらず１クロック間キャンセルされる。

７はバイパス手段を構成するバイパス回路で、一方が入
カバスフａに接続され、他方が出カバスフｂに接続され
、キューメモリ２に命令コードが全く存在しない時に入
力バスフａ上の第２の語長（この実施例では３２ビツト
）の可変長命令を出カバスフｂに第２の語長としてバイ
パス転送するとともに、キューメモリ２に命令コードが
１つ存在する場合には、キューメモリ２に書込まれた命
令コードに引き続＜ＨＷの命令コードを同時に出カバス
フｂに転送する。　キューエンプティ信号ＱＥＭＰＯ，
ＱＥＭＰＩは命令デコード部と後述の命令キュー制御部
６へ出力され、キューフル信号ＱＦＵＬＬは命令フェッ
チ部へ出力される。６は命令キュー制御部で、命令フェ
ッチ部からの制御信号ＱＩＮ、ＱＣＬＲ，ＪＭＰＨＷ、
命令デコード部からの制御信号ＱＩＮＣＩ、ＱＩＮＣ２
およびカウンタ部５からの制御信号ＱＥＭＰＯ，ＱＥＭ
ＰＩを受けて入力ポインタ３．出カポインタ４、カウン
タ部５のカウンタの値の制御およびキューメモリ２の入
出力制御を行う。

なお、上記命令キュー１を備えたデータ処理装置では、
ノンオーバーラツプの２相クロツクφ１、φ２に同期し
て動作する。キューメモリ２への命令コードの書込みと
読出しはクロックφ１のタイミングで行われる。入力ポ
インタ３．出カポインタ４．カウンタ部５のカウンタ値
はクロックφ２で変化する。制御信号ＱＣＬＲ，ＱＩＮ
Ｃ１、ＱＩＮＣ２，ＱＥＭＰＯ，ＱＥＭＰＩ、ＱＦＩＬ
Ｌはクロックφ１に同期する信号で、制御信号ＱＩＮは
クロックφ２に同期する信号である。

このように構成された命令キュー１において、転送手段
となるバイパス回路７（この実施例においては、入カバ
スフａと出カバスフｂに接続される）は、記憶手段とな
る命令キュー１内に有効な可変長命令が存在しない時、
入力バスフａ上の第２の語長の可変長命令を出カバスフ
ｂにバイパス転送し、命令キュー１内に有効な１つの第
１の語長の可変長命令が存在する時、記憶手段内の第１
の語長の可変長命令に引き続（入力バスフａ上の第２の
語長の可変長命令の一部を、記憶手段から有効な第１の
語長の可変長命令を読み出すと同時に出カバスフｂに転
送させる。

具体的には、命令キュー制御部６は、制御信号ＱＣＬＲ
が有効になると、次のクロックφ２で入力ポインタ３．
出カポインタ４．カウンタ部５のカウンタ値をｒＯＪク
リアする。制御信号ＱＩＮが入力されると、次のクロッ
クφ１で入力ポインタ３の指示するキューメモリ２に命
令コードを書き込み、次のクロックφ２で入力ポインタ
値を「１」インクリメントする。制御信号ＱＩＮＣＩが
入力されると、次のクロックφ２で出力ポインタ４の値
を「１」インクリメントし、制御信号ＱＩＮＣ２が入力
されると、次のクロックφ２で出力ポインタ４の値を「
２」インクリメントする。

また、制御信号ＱＩＮの入力された次のクロックφ２で
カウンタ部５のカウンタの値を「＋２」、制御信号ＱＩ
ＮＣＩの入力された次のクロックφ２でｒ−ＩＪし、制
御信号ＱＩＮＣ２の入力された次のクロックφ２で「−
２」する。ただし、該当するクロックφ２のタイミング
で制御信号ＱＩＮと制御信号ＱＩＮＣＩが同時に有効の
時は、カウンタ値をｒ＋ＩＪｌ、、制御信号ＱＩＮと制
御信号ＱＩＮＣ２が同時に有効の時は、カウンタ値は変
更しない。

次に、第２図を参照しながら第１図の命令キュー１の動
作について説明する。

先ず、クロックφ１に同期して制御信号ＱＣＬＲが有効
になった次のクロックφ２で入力ポインタ３．出カポイ
ンタ４．カウンタ部５のカウンタ値をｒＯＪクリアする
。この時、入力ポインタ３は命令コードを書き込むキュ
ーメモリ２のエントリ１とエントリ２を指示し、出力ポ
インタ４はエントリ１を指示する。この時、カウンタ値
がｒＯＪのため、次のクロックφ２で制御信号ＱＥＭＰ
Ｏが有効、制御信号ＱＥＭＰ　１と制御信号ＱＦＵＬＬ
が無効になる。制御信号ＱＥＭＰＯが有効になったこと
により、命令デコード部は命令キュー１内に命令コード
が存在しないことを認識する。次のクロックφ２で制御
信号ＱＩＮが有効になり、次のクロックφ１で１ワード
の命令コードが命令フェッチ部から命令キュー１に転送
され、キューメモリ２の入力ポインタ３の指示するエン
ドす１．エントリ２に命令コードを書き込む。このクロ
ックφ１で制御信号ＱＥＭＰＯを無効にし、命令デコー
ド部に対して命令コードの存在を示すとともに、バイア
ス回路７を有効にし、命令コードを命令デコード部へ転
送する。命令デコード部は、制御信号ＱＥＭＰＯが無効
になったのを受けて、制御信号ＱＩＮＣＩを返送し、こ
のクロックφ１でＨＷの命令コードのデコードを行った
ことを知らせる。

次のクロックφ２で入力ポインタ３の値を「１」インク
リメントし、次に命令コードを書き込むキューメモリ２
のエントリをエントリ３．エントリ４に変更するととも
に、出力ポインタ４の値を「１」インクリメントして次
に命令デコード部へ出力する命令コードが存在するエン
トリ２を指示させる。

また、カウンタ部５のカウンタ値を「＋１」とし、キュ
ーメモリ２内の有効命令コード数がＨＷであることを示
す。次のクロックφ１でカウンタ値が「１」であること
を示す制御信号ＱＥＭＰ　１を有効にする。クロックφ
２に同期して第２の制御信号ＱＩＮが入力されると、次
のクロックφ１で命令フェッチ部から１ワードの命令コ
ードが命令キュー１に転送され、入力ポインタ３の指示
するキューメモリ２のエントリ３．エントリ４に書き込
まれる。このクロックφ１で出力ポインタ４の指示する
キューメモリ２のエントリ２からカウンタ値「１」に示
されるＨＷの命令コードと、バイパス回路７を経由した
エントリ２の命令コードに引き続＜ＨＷの命令コードの
計１ワードが命令デコーダに転送されるとともに、制御
信号ＱＥＭＰ１を無効にし、■ワード以上の命令コード
が命令キュー１に存在することを命令デコード部へ知ら
せる。これを受けて命令デコード部は１ワ一ド分の命令
コードをデコードする制御信号ＱＩＮＣ２を返送する。

次のクロックφ２で入力ポインタ３の値を「１」インク
リメントし、次に入力されるキューメモリ２のエントリ
をエントリ５．エントリ６とするとともに、出力ポイン
タ４の値を２インクリメントし、次に出力する命令コー
ドの存在するキューメモリ２のエントリ４を示すように
する。また、カウンタ値は、手前のクロックφ１でキュ
ーメモリ２に対して命令コードの入出力がともに１ワー
ドのため「１」のまま変化しない。

このように、キューメモリ２と並列にバイパス回路７を
配置して、命令フェッチ部からワード単位で命令キュー
１に転送される１ワードの命令コ−ドを、−旦キューメ
モリ２に格納した後、命令デコード部へ送出するのでな
く、キューメモリ２内の有効な命令コードが「０」の時
全部、有効な命令コードがＨＷの時は引き続＜ＨＷを直
接命令デコーダへ転送する。

なお、上記実施例では３２ビツトを第２の語長幅とする
命令キュ〜１を例にして説明したが、このビット幅の命
令キュー１に限定されることはなく、その他のビット幅
を第２の語長幅とする命令キューにも容易に適用できる
。

〔発明の効果］以上説明したように、この発明は第１の語長を基本単位
とする可変長命令を複数の第１の語長よりなる第２の語
長を単位として格納して第１または第２の語長な単位と
して読み出す記憶手段と、記憶手段に接続された第２の
語長幅をもつ入力バスと、記憶手段に接続された第２の
語長幅をもつ出力バスと、この出力バスと入力バスに接
続され、記憶手段内に有効な可変長命令が存在しない時
、第２の語長の可変長命令の出力バスへバイパス転送し
、記憶手段内に有効な１つの第１の語長の可変長命令が
存在するとき、入力バス上の記憶手段内の第１の語長の
可変長命令に引き続く、第２の語長の可変長命令の一部
を、記憶手段から有効な第１の語長の可変長命令を読み
出すと同時に出力バスに転送する転送手段とを設けたの
で、命令キュー上のメモリ部分に有効な命令コードが存
在しないか少量しか存在しない時、命令フェッチ部から
転送される命令コードを直接命令デコーダに送出でき、
命令コードの命令フェッチ部から命令デコード部への転
送を高速化できる効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す命令キューの構成を
説明するブロック図、第２図は、第１図の動作を説明す
るタイミングチャート、第３図は従来の命令キューの構
成を説明するブロック図、第４図は、第３図の動作を説
明するタイミングチャートである。図において、１は命令キュー　２はキューメモリ、３は
入力ポインタ、４は出力ポインタ、５はカウンタ部、６
は命令キュー制御部、７はバイアバス回路である。なお、図中の同一符号は同一または相当部分をを示す。

Claims

【特許請求の範囲】

命令フェッチ部と命令デコード部との間に設けられる命
令キューであって、第１の語長を基本単位とする可変長
命令を複数の前記第１の語長よりなる第２の語長を単位
として格納して前記第１または第２の語長を単位として
読み出す記憶手段と、前記記憶手段に接続された第２の
語長幅をもつ入力バスと、前記記憶手段に接続された第
２の語長幅をもつ出力バスと、この出力バスと前記入力
バスに接続され、前記記憶手段内に有効な前記可変長命
令が存在しない時、前記第２の語長の可変長命令の前記
出力バスへバイパス転送し、前記記憶手段内に有効な１
つの前記第１の語長の可変長命令が存在するとき、前記
入力バス上の前記記憶手段内の第１の語長の可変長命令
に引き続く、第２の語長の可変長命令の一部を、前記記
憶手段から前記有効な前記第１の語長の可変長命令を読
み出すと同時に前記出力バスに転送する転送手段とを有
することを特徴とする命令キュー。