JPH03250818A - データ復号装置 - Google Patents
データ復号装置Info
- Publication number
- JPH03250818A JPH03250818A JP4755790A JP4755790A JPH03250818A JP H03250818 A JPH03250818 A JP H03250818A JP 4755790 A JP4755790 A JP 4755790A JP 4755790 A JP4755790 A JP 4755790A JP H03250818 A JPH03250818 A JP H03250818A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- pathmetric
- adder
- metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007476 Maximum Likelihood Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル移動通信に適したデータ復号装置
に関する。
に関する。
従来の技術
移動通信においては、多方向からの無線信号の回り込み
等により、メイン波に付随して時間遅れ波が発生して誤
差を生じるという問題がある。
等により、メイン波に付随して時間遅れ波が発生して誤
差を生じるという問題がある。
このような問題を解消するため、通常第5図に示したよ
うカデータ復号装置が用いられている。
うカデータ復号装置が用いられている。
第5図において、受信信号入力端子31に入力した信号
は、直列接続された複数の遅延素子32.32からなる
記憶手段に順次蓄えられていく。各遅延素子32.32
・・・には、タップ係数器33.33・・が接続さ
れていて、タップ係数演算器34により係数が逐次更新
される。各遅延素子32.32・・・・・に入力した信
号は、タップ係数器33.33・・・により重み付けさ
れた後、第1の加算器35により加算される。この加算
器35の信号は、直接、第2の加算器36に入力する一
方、識別器37により正負の判定を受けて、正の場合に
は「1」に、壕だ負の場合には「−1」のデータに変換
されて第2の加算器36と、復号器38に出力される。
は、直列接続された複数の遅延素子32.32からなる
記憶手段に順次蓄えられていく。各遅延素子32.32
・・・には、タップ係数器33.33・・が接続さ
れていて、タップ係数演算器34により係数が逐次更新
される。各遅延素子32.32・・・・・に入力した信
号は、タップ係数器33.33・・・により重み付けさ
れた後、第1の加算器35により加算される。この加算
器35の信号は、直接、第2の加算器36に入力する一
方、識別器37により正負の判定を受けて、正の場合に
は「1」に、壕だ負の場合には「−1」のデータに変換
されて第2の加算器36と、復号器38に出力される。
第2の加算器36は、第1の加算器35の出力と識別器
37の出力との差を取るものである。38は復号器で、
これからの出力が復号データとして端子39に出力され
る。なお、図中40及び、41は、それぞれ帰還判定部
を構成する遅延素子、及びタップ係数器をそれぞれ示す
。
37の出力との差を取るものである。38は復号器で、
これからの出力が復号データとして端子39に出力され
る。なお、図中40及び、41は、それぞれ帰還判定部
を構成する遅延素子、及びタップ係数器をそれぞれ示す
。
このように構成された装置において、入力端子31に入
力した受信信号は遅延素子32.32・・・・・・によ
り蓄えられ、タップ係数器33により重み付けを受けて
から第1の加算器35により加算される。この加算器3
5からの出力は、識別器37により正負の判定を受け、
復号器38により復号されて復号データとして出力端子
39に出力される。
力した受信信号は遅延素子32.32・・・・・・によ
り蓄えられ、タップ係数器33により重み付けを受けて
から第1の加算器35により加算される。この加算器3
5からの出力は、識別器37により正負の判定を受け、
復号器38により復号されて復号データとして出力端子
39に出力される。
同時に第1の加算器35からの出力は、帰還されて遅延
素子40.40・・・・に蓄えられ、タップ係数器41
により重み付けを受けて第1の加算器35により減算さ
れる。
素子40.40・・・・に蓄えられ、タップ係数器41
により重み付けを受けて第1の加算器35により減算さ
れる。
また、識別器37からの出力は、第1の加算器35の出
力と加算器36により減算された後、誤差としてタップ
係数演算器34に入力する。タップ係数演算器34は、
この誤差の2乗値が零となるように各タップ係数器33
.33 ・を更新する。
力と加算器36により減算された後、誤差としてタップ
係数演算器34に入力する。タップ係数演算器34は、
この誤差の2乗値が零となるように各タップ係数器33
.33 ・を更新する。
これによれば、タップ係数を最適な値に設定すれば、復
号器38から出力されるデータの誤差を小さくして誤り
率を低下させることが可能となる。
号器38から出力されるデータの誤差を小さくして誤り
率を低下させることが可能となる。
発明が解決しようとする課題
しかしながら、上記従来のデータ復号装置では、判定帰
還型等什器の遅延線に蓄えられる判定値が、過去のもの
だけに限られているため、回線の遅延プロフィールが第
4図(f)に示すようなメイン波Aよりも遅れた成分だ
けを含む場合には有効ではあるが、同図(ロ)乃至(ハ
)に示したようにメイン波Aに先行した成分を含む場合
には等化が不可能となるばかシでなく、判定値を帰還し
ている関係上、誤りが伝搬する虞れがあるといった問題
がある。
還型等什器の遅延線に蓄えられる判定値が、過去のもの
だけに限られているため、回線の遅延プロフィールが第
4図(f)に示すようなメイン波Aよりも遅れた成分だ
けを含む場合には有効ではあるが、同図(ロ)乃至(ハ
)に示したようにメイン波Aに先行した成分を含む場合
には等化が不可能となるばかシでなく、判定値を帰還し
ている関係上、誤りが伝搬する虞れがあるといった問題
がある。
本発明はこのような問題に鑑みてなされたものであって
、その目的とするところは、メイン波に先行する成分の
有無に関わりなく誤りの発生や、誤りの伝搬を無くして
正確な復号を実現することができるデータ復号装置を提
供することにある。
、その目的とするところは、メイン波に先行する成分の
有無に関わりなく誤りの発生や、誤りの伝搬を無くして
正確な復号を実現することができるデータ復号装置を提
供することにある。
課題を解決するだめの手段
このような課題を解決するために本発明においては、等
什器を複数用いるとともに、それぞれに異なった系列を
帰還して、最も尤度が高い系列を選択してデータを復号
するようにした。
什器を複数用いるとともに、それぞれに異なった系列を
帰還して、最も尤度が高い系列を選択してデータを復号
するようにした。
作用
判定値として帰還部のタップ内容を用いないため、誤り
の伝搬がなくなり、しかも先行波が存在する場合でも判
定帰還を行うことが可能となる。
の伝搬がなくなり、しかも先行波が存在する場合でも判
定帰還を行うことが可能となる。
実施例
そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。
て説明する。
第1図は本発明の一実施例を示すものであって、図中符
号2.2.2・・・・・・は、等什器であって、受信信
号入力端子1に対して並列に接続されている。
号2.2.2・・・・・・は、等什器であって、受信信
号入力端子1に対して並列に接続されている。
3は、バスメトリック演算器で、各等化器2.2.2・
・・・・の出力端に接続され、各等化器2.2.2・・
・・・のブランチメトリックに基づいてバスメトリック
を求め、その結果をバス選択器4に出力するものである
。バス選択器4は、このバスメトリンクにより尤度が最
も高いバスを選択し、その結果をバスメトリック記憶器
5と復号器6に出力する。
・・・・の出力端に接続され、各等化器2.2.2・・
・・・のブランチメトリックに基づいてバスメトリック
を求め、その結果をバス選択器4に出力するものである
。バス選択器4は、このバスメトリンクにより尤度が最
も高いバスを選択し、その結果をバスメトリック記憶器
5と復号器6に出力する。
6は、復号器で、バス選択器4により選択されたバスを
逆にたどってデータを復号するものである。
逆にたどってデータを復号するものである。
第2図印(ロ)は、それぞれ前述の等什器2の実施例を
示すものである。
示すものである。
第2図(イ)において、符号12は、遅延素子で、直列
に接続されて遅延線を構成し、受信信号入力端子11か
らの信号を蓄えるもの、13はタップ係数器、14はタ
ップ係数演算器、15は等什器の出力を計算する加算器
、16は誤差を演算する加算器、17はブランチメトリ
ック演算器で、その出力端子18はバスメトリック演算
器3に接続されている。28.28・・・・は、帰還判
定部を構成している遅延素子で、入力端子19から入力
したバス選択器4からのブランチデータを蓄えたもので
、ここに蓄えられたデータは、タップ係数演算器14に
より係数が設定されるタップ係数器29により重み付け
をされた後、加算器15の減算端子に入力している。
に接続されて遅延線を構成し、受信信号入力端子11か
らの信号を蓄えるもの、13はタップ係数器、14はタ
ップ係数演算器、15は等什器の出力を計算する加算器
、16は誤差を演算する加算器、17はブランチメトリ
ック演算器で、その出力端子18はバスメトリック演算
器3に接続されている。28.28・・・・は、帰還判
定部を構成している遅延素子で、入力端子19から入力
したバス選択器4からのブランチデータを蓄えたもので
、ここに蓄えられたデータは、タップ係数演算器14に
より係数が設定されるタップ係数器29により重み付け
をされた後、加算器15の減算端子に入力している。
第2図(ロ)に示したものは、判定帰還部の遅延要素や
重み付は要素をRAMやシフトレジスタ等の半導体記憶
回路によυ構成して小型化を図ったもので、図中符号2
0は出力計算器で、これからの出力データはRAM21
に格納される。22はシフトレジスタで、バス選択器4
からの出力、つまり等仕儀の状態を格納するものである
。
重み付は要素をRAMやシフトレジスタ等の半導体記憶
回路によυ構成して小型化を図ったもので、図中符号2
0は出力計算器で、これからの出力データはRAM21
に格納される。22はシフトレジスタで、バス選択器4
からの出力、つまり等仕儀の状態を格納するものである
。
次に、このように構成した装置の動作について説明する
。
。
入力端子1に受信信号が入力すると、各等化器2.2.
2・・・・・・には同一の信号が入力され、それぞれ等
仕儀2.2.2の遅延素子からなる遅延線に蓄えられつ
つ、タップ係数器13.13・・・・・・により重み付
けをされて第1の加算器15によシ加算される〇 一方、判定帰還部は、バス選択器4からブランチデータ
を受ける。このブランチデータは、遅延素子28.28
.28・・・・・・により構成されている遅延線に蓄え
られ、タップ係数器29.29.29より重み付けを受
けてから加算器15によシ減算される。判定帰還部の遅
延線に蓄えられているデータの内、主波のタイミングに
一致するデータ、及び加算器15からの出力は、加算器
16に入力して両者の差を演算されてタップ係数演算器
14に出力される。タップ係数演算器14は、この差分
が最小値となるようにタップ係数器13.13.13・
・29.29.29・・・を更新する。
2・・・・・・には同一の信号が入力され、それぞれ等
仕儀2.2.2の遅延素子からなる遅延線に蓄えられつ
つ、タップ係数器13.13・・・・・・により重み付
けをされて第1の加算器15によシ加算される〇 一方、判定帰還部は、バス選択器4からブランチデータ
を受ける。このブランチデータは、遅延素子28.28
.28・・・・・・により構成されている遅延線に蓄え
られ、タップ係数器29.29.29より重み付けを受
けてから加算器15によシ減算される。判定帰還部の遅
延線に蓄えられているデータの内、主波のタイミングに
一致するデータ、及び加算器15からの出力は、加算器
16に入力して両者の差を演算されてタップ係数演算器
14に出力される。タップ係数演算器14は、この差分
が最小値となるようにタップ係数器13.13.13・
・29.29.29・・・を更新する。
同時に、加算器16に入力しているデータは、フランチ
メトリック演算器17に入力し、ブランチメトリックを
演算して出力端子18に出力する。
メトリック演算器17に入力し、ブランチメトリックを
演算して出力端子18に出力する。
なお、第2図(ロ)に示した等仕儀を用いた場合には、
第2図(イ)における遅延素子28.28.28・・−
のデータにタップ係数器29.29.29・・・・によ
る重み付けを行って加算する操作に代わって、出力計算
器20によシ出力値を更新している。
第2図(イ)における遅延素子28.28.28・・−
のデータにタップ係数器29.29.29・・・・によ
る重み付けを行って加算する操作に代わって、出力計算
器20によシ出力値を更新している。
バスメトリック演算器3は、各等化器2.2.2・・・
・・・からのブランチメトリックに基づいてバスメトリ
ックを演算する。バス選択器4は、このバスメトリック
によシ尤度が最も高いバスを選択してバスメトリック記
憶器5に格納させる。
・・・からのブランチメトリックに基づいてバスメトリ
ックを演算する。バス選択器4は、このバスメトリック
によシ尤度が最も高いバスを選択してバスメトリック記
憶器5に格納させる。
第3図は、判定帰還部が2つのタップを備えたものに例
を採って前述のバス選択の過程を示すものであって、各
状態ノード25には2つのバスが合流している。このよ
うな状態において、バスメトリック演算器3は、バスメ
トリックの小さい方、つまり尤度の大きい方のバスを選
択することになる。これによって、Viterbi
復号として知られるように状態数が4となる。
を採って前述のバス選択の過程を示すものであって、各
状態ノード25には2つのバスが合流している。このよ
うな状態において、バスメトリック演算器3は、バスメ
トリックの小さい方、つまり尤度の大きい方のバスを選
択することになる。これによって、Viterbi
復号として知られるように状態数が4となる。
このようにしてバス選択器4により選択されたバスメト
リックは、ブランチデータとして端子19から等仕儀2
.2.2・・・・・・に帰還される。これにより、各等
化器2.2.2・・・・は、常に選択されたバスメトリ
ックを基にしてタップ係数が定められることになる。復
号器6は、バス選択器4によυ選択されたバスを逆にた
どってデータを復号する0 このように、各等化器は、バス選択器4によシ選択され
たブランチデータに基づいてタップ係数を定めるため、
例えば第4図(ロ)乃至に)に示したような主波Aに先
行した副波等が存在する回線プロフィールに対しても、
誤りを生じることがない。
リックは、ブランチデータとして端子19から等仕儀2
.2.2・・・・・・に帰還される。これにより、各等
化器2.2.2・・・・は、常に選択されたバスメトリ
ックを基にしてタップ係数が定められることになる。復
号器6は、バス選択器4によυ選択されたバスを逆にた
どってデータを復号する0 このように、各等化器は、バス選択器4によシ選択され
たブランチデータに基づいてタップ係数を定めるため、
例えば第4図(ロ)乃至に)に示したような主波Aに先
行した副波等が存在する回線プロフィールに対しても、
誤りを生じることがない。
また、たとえ判定誤りを生じたとしても判定値を帰還し
ていないので、誤りが伝搬する虞れもない0 発明の効果 以上、説明したように本発明においては、等仕儀を複数
用意して、それぞれ異なる系列を帰還する一方、系列の
中で最も尤度の高い系列を選んでデータを復号するよう
にしたので、判定値全帰還する必要がなり、シたがって
主波に先行する副波が存在するような回線プロフィール
に対しても誤りを生じることがないばかりでなく、誤り
の伝搬を確実に防止することができる。
ていないので、誤りが伝搬する虞れもない0 発明の効果 以上、説明したように本発明においては、等仕儀を複数
用意して、それぞれ異なる系列を帰還する一方、系列の
中で最も尤度の高い系列を選んでデータを復号するよう
にしたので、判定値全帰還する必要がなり、シたがって
主波に先行する副波が存在するような回線プロフィール
に対しても誤りを生じることがないばかりでなく、誤り
の伝搬を確実に防止することができる。
第1図は本発明の一実施例を示す装置のブロック図、第
2図(イ)、第2図(ロ)はそれぞれ本発明に使用する
等仕儀の一例を示すブロック図、第3図は同上装置の動
作を示すトレリス図、第4図(イ)乃至(ロ)はそれぞ
れ回線プロフィールを示す説明図、及び第5図は従来の
復号装置の一例を示すブロック図である。 11・・・受信信号入力端子、12・・・遅延素子、1
3・タップ係数器、15・・加算器、16・・加算器、
18 出力端子、28・・・遅延素子、29・・・加
算器。 第 4 図
2図(イ)、第2図(ロ)はそれぞれ本発明に使用する
等仕儀の一例を示すブロック図、第3図は同上装置の動
作を示すトレリス図、第4図(イ)乃至(ロ)はそれぞ
れ回線プロフィールを示す説明図、及び第5図は従来の
復号装置の一例を示すブロック図である。 11・・・受信信号入力端子、12・・・遅延素子、1
3・タップ係数器、15・・加算器、16・・加算器、
18 出力端子、28・・・遅延素子、29・・・加
算器。 第 4 図
Claims (1)
- タップ係数を回線の変動に合わせて更新するとともに、
自身の出力、及びタップ内容からブランチメトリックを
演算する複数の等化器と、ブランチメトリックを加算し
てバスメトリックを算出するバスメトリック演算手段と
、バスメトリックに基づいてバスを選択するバス選択手
段と、選択されたバスを格納するバスメトリック記憶手
段と、選択されたバスをたどってデータを復号する復号
手段とを備えたデータ復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2047557A JP2591230B2 (ja) | 1990-02-28 | 1990-02-28 | データ復号装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2047557A JP2591230B2 (ja) | 1990-02-28 | 1990-02-28 | データ復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03250818A true JPH03250818A (ja) | 1991-11-08 |
JP2591230B2 JP2591230B2 (ja) | 1997-03-19 |
Family
ID=12778488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2047557A Expired - Lifetime JP2591230B2 (ja) | 1990-02-28 | 1990-02-28 | データ復号装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2591230B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738549B2 (en) * | 2000-03-10 | 2010-06-15 | Broadcom Corporation | Architecture for very high-speed decision feedback sequence estimation |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190934A (ja) * | 1986-02-18 | 1987-08-21 | Toshiba Corp | デ−タ復調装置 |
-
1990
- 1990-02-28 JP JP2047557A patent/JP2591230B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190934A (ja) * | 1986-02-18 | 1987-08-21 | Toshiba Corp | デ−タ復調装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7738549B2 (en) * | 2000-03-10 | 2010-06-15 | Broadcom Corporation | Architecture for very high-speed decision feedback sequence estimation |
Also Published As
Publication number | Publication date |
---|---|
JP2591230B2 (ja) | 1997-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60173930A (ja) | パイプライン処理ビタビ復号器 | |
US10587289B2 (en) | Sequence detectors | |
KR100210534B1 (ko) | 디지탈 전송 시스템용 수신기 | |
US8116366B2 (en) | Delayed decision feedback sequence estimator | |
JP3245121B2 (ja) | Tcm復号器及びその復号方法 | |
JPH03250818A (ja) | データ復号装置 | |
JP3155728B2 (ja) | ビタビ復号信号の同期/非同期の判断方法および装置 | |
US7187729B2 (en) | Viterbi decoder | |
US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
US6892344B2 (en) | Viterbi equalizer using various hardware data paths for ACS and transmission metric operations | |
US20100150280A1 (en) | METHODS, APPARATUS, AND SYSTEMS FOR UPDATING LOGLIKELIHOOD RATIO INFORMATION IN AN nT IMPLEMENTATION OF A VITERBI DECODER | |
EP0944173B1 (en) | Add-compare selection circuit for a Viterbi decoder | |
US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
TW202139609A (zh) | 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法 | |
KR100186532B1 (ko) | 에이치디티브이용 고속 채널 등화기 | |
US7333572B2 (en) | Viterbi equalization using a table memory for provision of reconstructed signal values for the calculation of transition metrics | |
CN117792836A (zh) | 最大似然序列的检测电路、检测方法、装置和电子设备 | |
US11108415B2 (en) | Method of Viterbi algorithm and receiving device | |
KR930007929B1 (ko) | 프로그래머블 에러정정시스템 | |
JPH01158833A (ja) | ディジタル型自動等化器 | |
US7627062B2 (en) | Method for equalization of a data signal taking into account a disturbance channel | |
JPH04280123A (ja) | ビタビ復号装置 | |
US20050163259A1 (en) | Processing device and processing method | |
JPS6326035A (ja) | ビタビ復号器 | |
JPH10229353A (ja) | 適応自動等化器 |