JPH03249892A - Digital convergence circuit - Google Patents
Digital convergence circuitInfo
- Publication number
- JPH03249892A JPH03249892A JP4798890A JP4798890A JPH03249892A JP H03249892 A JPH03249892 A JP H03249892A JP 4798890 A JP4798890 A JP 4798890A JP 4798890 A JP4798890 A JP 4798890A JP H03249892 A JPH03249892 A JP H03249892A
- Authority
- JP
- Japan
- Prior art keywords
- point
- blanking period
- horizontal blanking
- adjustment
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、カラーディスプレイの画面上での色ずれ、
すなわち、コンバーゼンスをディジタル方式により補正
するように構成されたディジタルコンバーゼンス回路に
関するものである。[Detailed Description of the Invention] [Industrial Field of Application] This invention is directed to the problem of color shift on the screen of a color display,
That is, the present invention relates to a digital convergence circuit configured to digitally correct convergence.
[従来の技術]
コンバーゼンスの補正にあたっては、水平および垂直同
期信号にパラボラ状に変化した磁界を重畳させた磁界を
加える必要がある。[Prior Art] In correcting convergence, it is necessary to add a magnetic field in which a parabolically changing magnetic field is superimposed on the horizontal and vertical synchronizing signals.
第3図は従来のディジタルコンバーゼンス回路の構成図
であり、同図において、(1)はコントロールパネルで
、1水平周期間を等分割した調整点におけるミスコンバ
ーゼンスをそれぞれ調整するキーボード(図示せず)を
備えている。(2)はマイクロプロセッサで、上記各調
整点のミスコンバーゼンスが上記コントロールパネル(
1) を介して入力される。Fig. 3 is a configuration diagram of a conventional digital convergence circuit. In the figure, (1) is a control panel, and a keyboard (not shown) is used to adjust misconvergence at adjustment points that are equally divided into one horizontal period. It is equipped with (2) is a microprocessor, and the misconvergence of each adjustment point is controlled by the control panel (
1) Input via .
(3) は読み出しアドレス発生回路、(4)はフィー
ルドメモリで、上記マイクロプロセッサ(2)から出力
される補正データを記録する。(5)はバックアップメ
モリで、このバックアップメモリ(5)、上記フィール
ドメモリ(4) および読み出しアドレス発生回路(3
)によりメモリ部(15)が構成されている。(3) is a read address generation circuit, and (4) is a field memory, which records the correction data output from the microprocessor (2). (5) is a backup memory, which includes the field memory (4) and the read address generation circuit (3).
) constitutes a memory section (15).
(6) はクロスハツチ発生回路、(8)は十字カーソ
ル発生回路、(7) は出力回路で、これらによりパタ
ーン発生部(16)が構成されており、ここで発生され
たパターンがカラーディスプレイ(以下、CRTと称す
)へ出力される。(6) is a crosshatch generating circuit, (8) is a cross cursor generating circuit, and (7) is an output circuit. These constitute a pattern generating section (16), and the pattern generated here is displayed on a color display (hereinafter referred to as "color display"). , CRT).
(9) は垂直内挿回路で、水平走査に応じて上記フィ
ールドメモリ(4)から読み出される補正データのうち
垂直方向の補正データから走査線ごとに補正値を計算し
て補間する。 (10)は直列/並列変換回路(以下、
D/A変換回路と称す)で、水平方向の補正データをア
ナログ波形に変換する。 (11)はA/D変換回路で
、これらにより信号出力部(17)が構成されている。(9) is a vertical interpolation circuit which calculates and interpolates a correction value for each scanning line from vertical correction data among the correction data read out from the field memory (4) in response to horizontal scanning. (10) is a serial/parallel conversion circuit (hereinafter referred to as
(referred to as a D/A conversion circuit) converts the horizontal correction data into an analog waveform. (11) is an A/D conversion circuit, which constitutes a signal output section (17).
(12)はローパスフィルタ(以下、LPFと称す)、
(13)は出力回路、(14)は補正コイルで、上記信
号出力部(17)からの出力なL P F (12)で
補間し出力回路(13)を介して補正コイル(14)に
補正電流を供給する。(12) is a low-pass filter (hereinafter referred to as LPF),
(13) is an output circuit, (14) is a correction coil, and the output from the signal output section (17) is interpolated by L P F (12) and corrected by the correction coil (14) via the output circuit (13). Supply current.
つぎに、上記構成の動作について、第4図のフローチャ
ートを参照して説明する。Next, the operation of the above configuration will be explained with reference to the flowchart shown in FIG.
1水平周期間を等分割した複数の調整点におけるミスコ
ンバーゼンスをコントロールパネル(1)上のキーボー
ドを介しておのおの調整してマイクロプロセッサ(2)
に人力しくステップ520)、その調整した補正デー
タを出力する(ステップ521)ことにより、所定のデ
ィジタルコンバーゼンスをおこなう。The misconvergence at multiple adjustment points equally divided into one horizontal period is adjusted individually via the keyboard on the control panel (1), and the microprocessor (2)
Then, a predetermined digital convergence is performed by manually outputting the adjusted correction data (step 520) and outputting the adjusted correction data (step 521).
すなわち、コントロールパネル(1)上のキーボードに
より上記複数の調整点におけるミスコンバーゼンスをお
のおの調整し、それらの補正データをメモリ部(15)
のフィールドメモリ(4) に記録させるとともに、水
平走査に応じて上記フィールドメモリ(4)から補正デ
ータを読み出す。That is, the misconvergence at each of the plurality of adjustment points is adjusted using the keyboard on the control panel (1), and the correction data is stored in the memory section (15).
The correction data is recorded in the field memory (4) of the field memory (4), and the correction data is read out from the field memory (4) in accordance with horizontal scanning.
そして、上記複数の調整点以外の部分の補正に関し、垂
直方向については垂直内挿回路(9)で隣合わせの垂直
方向の補正データから走査線ごとに補正値を計算して補
間する一方、水平方向についていはD/A変換回路(1
0)でアナログ波形に変換したのち、A/D変換回路(
11)でディジタル値としてL P F (12)で補
間し、出力回路(13)から補正コイル(14)に補正
電流を流すことによりて、所定の色ずれ補正をおこなう
。Regarding the correction of parts other than the plurality of adjustment points mentioned above, in the vertical direction, a vertical interpolation circuit (9) calculates and interpolates correction values for each scanning line from adjacent vertical direction correction data, while in the horizontal direction Regarding the D/A conversion circuit (1
0) into an analog waveform, the A/D conversion circuit (
11), a digital value is interpolated by L P F (12), and a correction current is passed from the output circuit (13) to the correction coil (14), thereby performing a predetermined color shift correction.
[発明が解決しようとする課題]
従来のディジタルコンバーゼンス回路は以上のように構
成されているので、水平ブランキング期間中に調整点が
3つ以上ある場合、そのブランキング期間の両端をのぞ
く調整点は画面を見ながら調整する必要があるため、調
整が困難である。また、調整点のデータによってはコン
バーゼンスの出力回路が飽和するため、左端で色ずれを
起こすという問題があった。[Problems to be Solved by the Invention] Since the conventional digital convergence circuit is configured as described above, if there are three or more adjustment points during the horizontal blanking period, the adjustment points excluding both ends of the blanking period It is difficult to make adjustments because it is necessary to make adjustments while looking at the screen. Additionally, depending on the adjustment point data, the convergence output circuit may become saturated, resulting in color shift at the left end.
この発明は上記のような問題点を解消するためになされ
たもので、水平ブランキング期間の両端以外の調整点で
あっても、自動的に適正な調整をおこなうことができ、
調整点のデータのいかんにかかわらず、左端の色ずれを
防止することができるディジタルコンバーゼンス回路を
提供することを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to automatically make appropriate adjustments even at adjustment points other than both ends of the horizontal blanking period.
It is an object of the present invention to provide a digital convergence circuit that can prevent color shift at the left end regardless of adjustment point data.
[LI題を解決するための手段]
この発明に係るディジタルコンバーゼンス回路は、水平
ブランキング期間に3つ以上の調整点があるとき、上記
水平ブランキング期間の両端の調整された調整点データ
よりその間にある未調整点データを直線補間するように
構成したことを特徴とする。[Means for solving the LI problem] When there are three or more adjustment points in the horizontal blanking period, the digital convergence circuit according to the present invention calculates the adjustment points between them based on the adjusted adjustment point data at both ends of the horizontal blanking period. The present invention is characterized in that it is configured to perform linear interpolation on unadjusted point data located in .
[作用]
この発明によれば、水平ブランキング期間に3つ以上の
調整点がある場合、その水平ブランキング期間の両端の
調整された調整データよりその間にある未調整点のデー
タを自動的に直線補間することによって、上記水平ブラ
ンキング期間の両端以外の調整点であっても、適正な調
整をおこなうことが可能となり、左端の色ずれを確実に
防止することがで籾る。[Operation] According to the present invention, when there are three or more adjustment points in a horizontal blanking period, the data of the unadjusted points between them are automatically calculated from the adjusted adjustment data at both ends of the horizontal blanking period. By performing linear interpolation, it is possible to perform appropriate adjustment even at adjustment points other than both ends of the horizontal blanking period, and color shift at the left end can be reliably prevented.
[発明の実施例]
以下、この発明の一実施例を図面にもとづいて説明する
。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described based on the drawings.
この発明の一実施例によるディジタルコンバーゼンス回
路の構成図は第3図で示した従来例と同一であるため、
その記載を省略する。The configuration diagram of the digital convergence circuit according to an embodiment of the present invention is the same as the conventional example shown in FIG.
Its description will be omitted.
従来と相違する点は、マイクロプロセッサ(2)による
ミスコンバーゼンスの調整プログラムであり、以下、第
1図に示すフローチャートを参照して説明する。The difference from the conventional method is a misconvergence adjustment program executed by a microprocessor (2), which will be explained below with reference to the flowchart shown in FIG.
第2図は1水平周期間を複数に等分割した調整点のうち
、水平ブランキング期間に3つの調整点A、B、Cがあ
るときの水平ブランキング期間付近の調整動作の説明図
である。FIG. 2 is an explanatory diagram of the adjustment operation near the horizontal blanking period when there are three adjustment points A, B, and C in the horizontal blanking period among the adjustment points that are divided equally into a plurality of one horizontal cycle period. .
まず、コントロールパネル(1)上のキーボードを介し
て各調整点のミスコンバーゼンスを調整しマイクロプロ
セッサ(2) に入力する(ステップ530)、このと
き、その入力されたミスコンバーゼンスの調整点が水平
ブランキング期間の両端の調整点AもしくはBであるか
否かを判定しくステップ331)、AもしくはBでない
Noの場合はそのデータを出力しくステップ532)、
フィールドメモリ(4) に記録させる。First, the misconvergence of each adjustment point is adjusted and input to the microprocessor (2) via the keyboard on the control panel (1) (step 530). At this time, the input misconvergence adjustment point is It is determined whether the adjustment point is A or B at both ends of the ranking period (Step 331), and if No is not A or B, the data is output (Step 532).
Record it in field memory (4).
上記ステップS31における判定がYesの場合は、そ
の調整点が第2図のA点Cm面上の右端)であるかB点
<m面上の左端)であるかを判別しくステップ533)
、A点の場合であればB点の、またB点の場合であれば
A点の調整データをフィールドメモリ(4)から読み出
す(ステップS34.535)。If the determination in step S31 is Yes, it is determined whether the adjustment point is point A in FIG. 2 (right end on Cm plane) or point B < left end on m plane).
, in the case of point A, the adjustment data of point B, and in the case of point B, the adjustment data of point A are read out from the field memory (4) (step S34.535).
ついで、その読み出した調整データから上記A点および
B点の間にある未調整点Cのデータを、
c−(A−B)/2+A もしくは
C−(B−A)/2+B
の演算式により直線補し間(ステップS36゜537)
、A点もしくはB点と0点の補正データを出力して(ス
テップ538)、フィールドメモリ(4)に記録させる
。Next, from the read adjustment data, the data of the unadjusted point C between the above points A and B is converted into a straight line using the formula c-(A-B)/2+A or C-(B-A)/2+B. Interpolation interval (step S36゜537)
, output the correction data of point A or point B and point 0 (step 538), and record it in the field memory (4).
その後は、従来と同様に、水平走査に応じてフィールド
メモリ(4)から補正データを読み出して、出力回路(
13)から、垂直方向および水平方向のそれぞれについ
ての補正電流を補正コイル(14)に流して、所定のデ
ィジタルコンバーゼンス、つまり、色ずれ補正をおこな
う。After that, the correction data is read out from the field memory (4) in accordance with horizontal scanning, and the output circuit (
13), correction currents in the vertical and horizontal directions are passed through the correction coil (14) to perform predetermined digital convergence, that is, color shift correction.
[発明の効果]
以上のように、この発明によれば、水平ブランキング期
間に3つ以上の調整点がある場合、その水平ブランキン
グ期間の両端の調整点データよりその間にある未調整点
データを自動的に直線補間することができるので、両端
をのぞく調整点の調整を容易かつ適正におこなうことが
できる。[Effects of the Invention] As described above, according to the present invention, when there are three or more adjustment points in a horizontal blanking period, the unadjusted point data between them is calculated from the adjustment point data at both ends of the horizontal blanking period. can be automatically linearly interpolated, so adjustment points other than both ends can be easily and appropriately adjusted.
また、調整点のデータのいかんにかかわらず、出力回路
の飽和をなくして、左端の色ずれを確実に防止すること
ができる。Furthermore, regardless of the adjustment point data, it is possible to eliminate saturation of the output circuit and reliably prevent color shift at the left end.
第1図はこの発明の一実施例にょるディジタルコンバー
ゼンス回路における調整動作を示すフローチャート、第
2図は水平ブランキング期間付近の動作説明図、第3図
はディジタルコンバーゼンス回路の構成図、第4図は従
来の動作を示すフローチャートである。
(1) ・・・コントロールパネル、(2) ・・・マ
イクロプロセッサ、(4)−・・フィールドメモリ、(
13)−・・出力回路、(14)・・・補正コイル。
なお、図中の同一符号は同一または相当部分を示す。FIG. 1 is a flowchart showing the adjustment operation in a digital convergence circuit according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation near the horizontal blanking period, FIG. 3 is a configuration diagram of the digital convergence circuit, and FIG. 4 is a flowchart showing the conventional operation. (1) ...control panel, (2) ...microprocessor, (4) --field memory, (
13) --- Output circuit, (14) --- Correction coil. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
る補正波形を発生し出力するディジタル回路を備えてな
るディジタルコンバーゼンス回路において、1水平周期
間を等分割した調整点のうち水平ブランキング期間に調
整点が3つ以上あるか否かを判定する手段と、その判定
手段により3つ以上の調整点がありと判定されたとき上
記水平ブランキング期間の両端の調整された調整点デー
タよりその間にある未調整点データを直線補間する手段
とを備えたことを特徴とするディジタルコンバーゼンス
回路。(1) In a digital convergence circuit that is equipped with a digital circuit that generates and outputs a correction waveform for correcting color shift on the screen of a color display, the adjustment points that are divided into equal parts of one horizontal period are set in the horizontal blanking period. means for determining whether or not there are three or more adjustment points, and when the determination means determines that there are three or more adjustment points, a means for determining whether or not there are three or more adjustment points; and a means for determining whether or not there are three or more adjustment points; A digital convergence circuit comprising means for linearly interpolating certain unadjusted point data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4798890A JPH03249892A (en) | 1990-02-27 | 1990-02-27 | Digital convergence circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4798890A JPH03249892A (en) | 1990-02-27 | 1990-02-27 | Digital convergence circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03249892A true JPH03249892A (en) | 1991-11-07 |
Family
ID=12790702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4798890A Pending JPH03249892A (en) | 1990-02-27 | 1990-02-27 | Digital convergence circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03249892A (en) |
-
1990
- 1990-02-27 JP JP4798890A patent/JPH03249892A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5216497A (en) | Digital convergence apparatus including an extrapolating circuit | |
JPH07264610A (en) | Method for correcting digital convergence of multimode | |
JPH0767121A (en) | Correction circuit of digital convergence | |
JPH03249892A (en) | Digital convergence circuit | |
US5734233A (en) | Digital convergence apparatus | |
JP3137709B2 (en) | Digital circuit layout | |
JP2542591B2 (en) | Convergence correction device | |
US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
JPH0595556A (en) | Digital convergence device | |
JP3843769B2 (en) | Projection type television image display device | |
JPH0514912A (en) | Digital convergence device | |
KR100308259B1 (en) | Digital convergence corrector | |
JPH04162895A (en) | Digital convergence device | |
JPH0468688A (en) | Digital convergence correction device | |
JPH07212779A (en) | Digital convergence circuit | |
JP2644592B2 (en) | Convergence correction device | |
JPH0576053A (en) | Digital convergence circuit | |
JP3509357B2 (en) | Digital convergence device | |
JPH03127588A (en) | Digital convergence device | |
JPS60246196A (en) | Convergence correcting device | |
JPH1013850A (en) | Digital convergence device | |
JPH0468389A (en) | Digital convergence circuit | |
CA2208474A1 (en) | Digital convergence system | |
JPH0823545A (en) | Digital convergence device | |
JPH04249493A (en) | Digital convergence device |