JPH03247046A - シリアル通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は装置内外に分散したユニット群とそれを統括す
る主制御部との間で情報を伝送するシリアル通信装置、
特に光を利用した無線による光通信装置（以降ワイヤレ
ス光通信装置と略す）に関するものである。

［従来の技術］ 従来、例えば、複写機、ＦＡＸ、レーザビームプリンタ
（以降ＬＢＰと略す）等は、モータ。

ファン、ソレノイド等のアクチュエータ類からなる出力
制御部とスイッチ、センサ類からなる入力制御部とによ
って構成されている。この場合、入出力制御部は主にＣ
ＰＵの１１０ボートを介してそれぞれが制御されている
。これらの入出力制御の対象物は前記装置内に分散配置
されており、ワイヤハーネスにて接続されていた。

又、これら入出力制御の対象物は主制御部に対してそれ
ぞれ独立（以降パラレル接続と略す）に接続されるか、
或いは、シリアル通信を利用して主制御部からシリアル
に転送を行ない、各ユニット部で”シリアル−パラレル
変換”をおこなった後それぞれの対象物に独立に接続さ
れていた。しかし、いずれの場合も電線を利用した接続
で構成されていて、光を用いた無線による情報の伝達は
行われていなかった。

一方、家電製品においては、いわゆるリモコンという光
を用いた無線による情報の伝達は行なわれているものの
、実現しているのは単向方式（送信専用装置から受信専
用装置へ一方向に送信するだけ）によるものであった。

［発明が解決しようとしている課題］ しかしながら、機器の多機能化に伴い入出力制御の対象
物が増えてパラレル接続するには制御線も増大するため
、上記従来例ではコストが上昇し、また組立の効率も悪
くなってしまうという欠点がある。更に、例えばＵＡＲ
Ｔ等のシリアル通信を利用して主制御部からシリアル転
送を行って制御線の数を減らす方法においても、機器内
に発生するノイズ等による誤転送のため誤動作を起こし
たり、シリアル転送の高速化に伴い制御線が放射ノイズ
としての電界を発する原因になったり等様々な欠点があ
る。

一方、家電製品におけるいわゆるリモコンのような光を
用いて無線による情報の伝達は、単向方式である上に伝
送速度が秒単位に近いため、例えば複写機、ＦＡＸ、Ｌ
ＢＰ等の入出力信号の伝達速度には間に合わないという
欠点や、双方向による情報伝達が出来ないという欠点も
あり、そのままでは利用出来ない。更に、光による転送
を比較的高速にかつ双方向で転送すると、各々の光の衝
突あるいは外乱光による誤伝達等の問題が生じたり、ま
た転送先の通信装置の有無が機器の主制御部レベルでは
判断出来ない等という欠点がある。また更に、機器の組
立時における調整やチエツクが煩雑で効率が悪いという
欠点もある。

本発明は、前記従来の欠点を除去し、通信エラー発生に
よる通信暴走をなくしたシリアル通信装置を提供する。

又、ユニットの有無を認識可能なシリアル通信装置を提
供する。

又、通信エラーとユニットなしとの判別が可能なシリア
ル通信装置を提供する。

［課題を解決するための手段］ この課題を解決するために、本発明のシリアル通信装置
は、分散した出力信号や入力信号を物理的・機能的に複
数のブロック単位にまとめたユニット群と該ユニット群
を総括制御する主制御部とを有する装置で、前記主制御
部と前記ユニット群との間で情報をシリアルに伝達する
シリアル通信装置であって、 送信したデータに対して返信がない時にカウントを行う
カウント手段と、該カウント手段が所定値に達すると通
信エラーとするエラー判別手段とを備える。

又、分散した出力信号や入力信号を物理的・機能的に複
数のブロック単位にまとめたユニット群と該ユニット群
を総括制御する主制御部とを有する装置で、前記主制御
部と前記ユニット群との間で情報をシリアルに伝達する
シリアル通信装置であって、 送受信データにユニットを特定する特有番号を付加する
番号付加手段と、前記特有番号に基づく前記ユニット群
の各通信装置からの返信の有無に応じて、通信エラーと
ユニット不在とを判別する判別手段を備えろ。

ここで、前記判別手段は、前記特有番号別に返信がない
時にカウントする複数のカウント手段をがない時にカウ
ント手段の全てのカウント値が所定値を越えると通信エ
ラーと判断し、全てでない場合は所定値を越えたカウン
ト手段に対応するユニットを不在と判断する。

又、前記判別手段によりユニット無しと判別されたユニ
ットに対しては、送信データを送出しない送信禁止手段
を更に備える。

又、電気信号と光信号との変換を行う光電変換手段を更
に備え、情報のシリアル伝達は光による光通信で行われ
る。

［作用］ かかる構成において、通信エラーを認識することにより
、通信暴走を防ぐようにする。

又、ユニットの不在を認識することにより、無駄な通信
をなくし通信速度を改善する。

−以下余白一 ［実施例コ 以下、添付図面を参照して、本発明の詳細な説明する。

く本実施例のシリアル通信装置〉 第１図は本実施例のシリアル通信装置のブロック図であ
る。

１は本システムを駆動するシステムクロックを坏分周し
て出力する為の局分周回路、２は多段分周回路である。

３は本システムのタイミングを多段分周回路２から入力
されるクロックの計数をもとに、所望タイミング信号を
出力する為のタイミング発生回路である。４は受信した
シリアルデータと同期を取る為の同期取り回路で、５は
前記４の同期取り回路によって得たタイミングで多段分
周回路２を再起動する為の分周制御回路である。６は受
信した変調データを２値データに復調する為の復調変換
回路であり、７は復調変換回路６ての復調時に、変換に
よるあるいはノイズによるエラーを検出するエラー検出
回路である。

８は本シリアル通信装置の属性を示すＩＤ番号を入力す
るＩＤデータ入力回路であり、９は本シリアル通信装置
の送信データを入力するデータ入力回路である。１０は
本シリアル通信装置の受信データを出力するデータ出力
回路である。

１１及び１２はＩＤデータ入力回路８で得たＩＤデータ
を正論理データと負論理データに分け、送信用データに
する正論理ＩＤデータ出力回路と負論理ＩＤデータ出力
回路である。１３及び１４はデータ入力回路９で得た送
信データを正論理データと負論理データに分け、送信用
データにする正論理データ出力回路と負論理データ出力
回路である。１５は本シリアル通信装置が送信する送信
データの２値レベルのデータを作成し、送信タイミング
に応じて８ビツトシフトレジスタ１６に出力するデータ
エンコード回路である。

１６は同期取り回路４及び復調変換回路６によって復調
した２値レベルの受信データを入力してシフトラッチし
たり、データデコード回路１５から出力された送信デー
タをシフト出力する為の８ビツトシフトレジスタである
。１７．１８及び１９は８ビツトシフトレジスタ１６が
シフト入力した２値レベルのデータなのタイミング発生
回路３から発するタイミングでラッチするシフトデータ
ラッチ回路で、本実施例では１フレームの受信に対して
３回うッチ動作をする為に３つの回路がある。２０はシ
フトデータラッチ回路１７゜１８及び１９でラッチされ
たデータを所定の条件で比較すると共に必要データを選
択する比較選択回路であり、受信データの真偽を判断す
る。

２１は８ビツトシフトレジスタ１６から出力される２値
レベルの送信データに、所定の条件での変調を付加する
変調変換回路で、復調変換回路６の逆変換を行なうもの
であり、このデータがシリアル送信データとなる。２２
はＡＮＤゲートで、比較選択回路２０での比較結果によ
ってデータ出力回路１ｏにデータを入力させるラッチ信
号を指示するか否かを制御する。

尚、本実施例では説明を容易にする為に回路構成を８ビ
ット単位で構成しているが、特に８ビツト構成である必
要は無く１６ビツト、３２ビツト等でもよく特に限定は
されない。

以下、第１図のシリアル通信装置の動作を説明する。本
システムの為のシステムクロックは、坏分周回路ｌに入
りクロックのデイ−ティ比を５０％に整え、同期取り回
路４及び分周制御回路５の動作クロックとして使用され
る。一方、多段分周回路２にも入力され、本実施例の場
合“２１１”の分周で、タイミング発生回路３に各段を
出力し、後述する任意のタイミングを発生させる。尚、
前記１，２，３，４．５で示す回路の内部構造は、本発
明において特に特徴とするもので無い為、詳細な説明は
しない。従って、特に限定された回路でないことは言う
までも無く、本明細書中に説明する目的を果たす回路で
あれば良い。

次に、本シリアル通信装置でのデータの入出力について
説明する。図中、同期取り回路４に入力されるシリアル
データ入力が受信データ入力で、データ出力回路１０か
ら受信データ出力として出力される。又、各入力回路８
及び９に入力されたＩＤデータ入力と送信データ入力と
は、変調変換回路２１から出力されるシリアルデータ出
力として送信データとなる。尚、詳細は後述するが、Ｉ
Ｄデータ入力は受信データ入力の真偽を判断する時に用
いられる。

第２図は第１図の変調及び復調回路部を詳細に示した図
である。

まず、変調変換回路２１の動作について説明する。第２
図において、８ビツトシフトレジスタ１６のシフトアウ
ト端子から出力されたデータ■は、変調変換回路２１中
のＥＸＯＨ２１２に入力される。一方、多段分周回路２
でｌ／３２分周されたクロックφ、２を反転ゲート２１
１によって反転して位相を調整した信号■は、変調変換
回路２１中の排他的論理和（以下ＥＸＯＲ）回路２１２
のもう一方に入力される。そして、ＥＸＯＲ回路２１２
によって、送信用シリアルデータ信号■が出力される。

ここで、上記回路で達成される変調の方法を詳細に説明
する。

シフトアウトデータ■はφ３２のクロックで次々に出力
され、そしてφ３２クロックの反転信号とＥＸＯＨされ
る。つまり、仮に“１”がシフトアウトされればＥＸＯ
Ｒによって“１ｏ”が、又、“Ｏ”がシフトアウトされ
ればＥＸＯＲによって“０１”がそれそ゛れ出力される
ようになる。従って、本変調の条件では、仮に“１０１
１０００１００・・・　という送信データなら、“１０
０１１０１００１０１０１１００１０１・・・”と変調
されて出力されるのである。従って、受信側の復調方法
は、送信データを反転して第２番目のデータから１つ飛
び（奇数番目）のデータをラッチすれば良い。尚、変調
方法や復調方法については、例えば、送信データの第１
番目から１つ飛び（偶数番号）のデータをラッチし、復
調しても結果は同じになる等、具体的方法については特
に限定されたものではなく、デジタル変復調がかけられ
れば良い。

ＥＸＯＲ回路２１２から送信用シリアルデータ信号■が
出力されると、ＡＮＤゲート２１３を経て、送信データ
としてシリアル出力される。

但し、図中［相］、■で示す信号によって送信データの
出力の有無が制御されている。この信号■は、比較選択
回路２ｏの比較結果とエラー検出回路７の結果とによっ
てエラーと判断された時“βＯＷとなり、送信データの
出力を断つ（詳しくは後述する）、又、信号［相］は、
タイミング発生回路３により８ビツトシフトレジスタ１
６がシフトアウトしている期間のみ“ｈｉｇｈ”になり
、送信データの出力を許可する。

この時のタイミングチャートを第３図に示す。

尚、第３図においては、信号■はエラーなし時の状態で
示しており、シリアルデータ出力及び■。

■、／φ３２．■、［相］は、それぞれ第２図中の符号
で示した場所におけるタイミングである。

次に、復調変換回路６と変調エラー検出回路７との動作
について説明する。

第２図において、同期取り回路４によって同期が取られ
て入力された受信データ４はＤフリップフロップ６１　
（以降フリップフロップのことをＦ／Ｆと略す）に入る
。尚、同期取り回路４によって同期が取られる分周制御
回路５によって多段分周回路２をリセットし、初期化さ
れたカウントをスタートする。Ｄ　−Ｆ／Ｆ６１は多段
分周回路２で１７１６分周されたクロックφＩ６でトリ
ガされ、出力＠はＥＸＯＲ回ｉｇｌ　２．！＝Ｄ４／Ｆ
７１とに入力される。Ｄ　−Ｆ／Ｆ７１は、Ｄ　−Ｆ／
Ｆ６１と同じクロックでトリガされ、出力■はＥＸＯＲ
回路７２のもう一方に入力される。尚、Ｄ　−Ｆ／Ｆ６
１はセット端子、一方Ｄ　−Ｆ／Ｆ７１はリセット端子
にタイミング回路３からの信号■によって制御される。

そして、ＥＸＯＲ回路７２テＤ　−Ｆ／Ｆ６１　、　Ｄ
　−Ｆ／Ｆ７１の各出力結果を比較し、比較結果なＪ　
Ｋ　−Ｆ／Ｆ７３に入力する。Ｊ　Ｋ　−Ｆ／Ｆ７３は
多段分周回路２で１７３２分周されたクロックφ３□で
トリガされ、復調結果からエラーを検出してエラー信号
■を出力する。すなわち、ＥＸＯＲ回路７２では各デー
タビットが“Ｏ“と”１”との組で表わされていること
：変調回路で述べた例では１が“１０”０が“０１”で
表わされていることをチエツクし、そうでない場合はＪ
　Ｋ　−Ｆ／Ｆ７３をセットしてエラー信号■を“ｈｉ
ｇｈ”とする。

一方、Ｄ　−Ｆ／Ｆ６１の反転出力■は、８ビツトシフ
トレジスタ１６のシフトイン端子に入力される。この８
ビツトシフトレジスタ１６のシフトクロックは多段分周
回路２で１７３２分周されたクロックφ３２でシフトし
ていく為、Ｄ−Ｆ／Ｆ６１の反転出力の出力データを１
つ飛びにラッチシフトしていくことになる。

この時のタイミングチャートを第４図に示す。

第４図において、■、φ３２．φ１６＋■、■、■。

■、■、■は、それぞれ第２図中の同じ符号で示した信
号のタイミングである。

以上の説明が、シリアル通信の出力データを所定の条件
で変調して出力信号とし、又、入力信号は所定の条件に
よって復調して入力データとするデジタル変復調手段と
、このデジタル変復調手段での入力信号に対する復調時
に変復調法則に対応してエラーを検出するエラー検出手
段である。

次に、第２図に示す８ビツトシフトレジスタ１６のパラ
レルデータ及び信号■等について、第５図〜第８図を用
いて説明する。

受信データ■をシフトし、復調データ■が８ビット揃う
と、タイミング発生回路３からのラッチパルス■で第１
シフトデータラッチ回路１７に８ビツトデータを入力し
ラッチする。

次に、復調データ■を４ビット読み過ごした後頁に８ビ
ット揃うと、タイミング発生回路３からのラッチパルス
■で第２シフトデータラッチ回路１８に８ビツトデータ
な入力しラッチする。最後に、復調データ■を３ビット
読み過ごした後頁に８ビット揃うと、タイミング発生回
路３からのラッチパルス■で第３シフトデータラッチ回
路１９に８ビツトデータな入力しラッチする。

つまり、本実施例では、１フレーム中に空間ビット、所
謂ダミービットを入れて復調データ■の全てを有効ビッ
トとせずに、時系列的に所定期間のみを有効ビットとし
て決めている。但し、空間ビットにおいても変調された
状態でシリアル通信がなされる。

シフトデークラッチ回路１７，１８．１９に各々ラッチ
されたデータは、比較回路２０に入力されて所定条件で
比較される。本実施例における所定条件とは次のように
なっている。復調データ■は、第７図に示すように”１
　、０．１０２．ＩＤＩ。

Ｄ７．　Ｄ６．　Ｄ５．　Ｄ４．　Ｘ、　Ｘ、　Ｘ、　
Ｘ、　Ｄ３．　Ｄ２．　ＤＩ。

Ｄｏ、１００．／Ｄ１．／Ｄ２．／Ｄ３．　Ｘ、　Ｘ、
　Ｘ、／Ｄ４．／Ｄ５．／Ｄ６゜／Ｄ７．／１０２．／
ＩＤ１．／ＩＤＯ，ＩＤＯ，Ｘ”の順ニ入力すレル（こ
こで、示すＤｎはデータを意味し、又／　Ｄ　ｎは反転
データを意味する。更に、Ｘは空間ビットを意味し実用
上“Ｏ”である）。従って、比較される所定条件は、第
６図に示す如くである。

以上のように比較され、各々のＥＸＯＲ回路出力をＮＡ
ＮＤゲート２０１で１つにまとめデータ比較信号■とし
て出力する。このデータ比較信号＠は復調時のエラー信
号■と共にＮＯＲゲート２０２に入力され、信号■を出
力する。

すなわち、このデータ比較信号＠は、比較エラーが１ビ
ツトでもあると“ｈｉｇｈ”となり、前記復調時にチエ
ツクされたエラー有無信号■の状態にかかわらず信号■
を“βｏｗ　　にする為、ＡＮＤゲート２１３の出力を
断ち、送信データの出力が無くなる。

第７図にシフトデークラッチ回路及び比較選択回路での
タイミングチャートを示す。尚、第７図で示すタイミン
グチャートは、正常データを受信した時のもで信号■は
、復調データ■の受信終了後“βＯＷ　　となり、前記
復調結果のエラー信号■もノーエラーで“βｏｗ　　で
ある為、信号■は“ｈｉｇｈ”になってＡＮＤゲート２
１３の出力は許可状態となり、送信データの出力が可能
となると共に、信号■によってＡＮＤゲート２２が開き
、タイミング発生回路３からのラッチパルス■がデータ
出力回路１０にロードされ、出力データが出力される。

図中、■、■、■はタイミング発生回路３からの各ラッ
チパルスで、シフトデータラッチ回路１７．１８及び１
９にロードパルスを与える。その結果、図中、第１．第
２及び第３ラツチデータがラッチされ第６図の比較結果
信号■が生成される。以上が受信データの取り込みの説
明である。

次に第８図のタイミングチャートに従って送信データの
掃き出しについて説明する。送信データの内容は特に図
示していないが、例えば受信開始した時とか特に限定さ
れない任意のタイミングでタイミング発生回路３から各
データ入力回路８゜９にラッチパルスｉｎを出力して各
データをラッチし、更に、各データ出力１１〜１４で送
信データ中のＩＤデータ及びデータをそれぞれポジイブ
データとネガティブデータに分けて出力させる（第７図
中にＩＤ２〜ｒＤｏ、／ＩＤ２〜／ＩＤ○、Ｄ７〜ＤＯ
９／Ｄ７〜／Ｄｏで示す）。ソして、データエンコード
回路１５にタイミング発生回路３からのセレクトパルス
■、■、■がそれぞれのタイミングで出力され、８ビツ
トシフトレジスタ１６への出力データを用意する。一方
、８ビツトシフトレジスタ１６へのシフトデータロート
信号は特に図示していないが、タイミング発生回路３中
で前記セレクトパルス［Ｆ］、■、■のＯＲが出力され
、計３回の８ビツトシフトを実施してシフトアウト信号
■として第２図中のＥＸＯＲ回路２１２に出力される。

一方、送信許可信号■は、受信時のエラー信号■及びデ
ータ比較エラー信号■の結果がノーエラーなら、第８図
のようにシフトアウト信号■が出力される迄は“ｈ　ｉ
ｇｈ”が続く。しかし、逆に上記信号■及び＠が“Ｉ２
０Ｗ　　であったならシフトアウト信号■が出力されて
もＡＮＤゲート２１３によって、送信データは出力され
ない。

以上の説明が、シリアル通信の１フレームデータの処理
構造であり、受信データの１フレーム内にポジティブデ
ータとネガティブデータとを有してこれを比較する比較
手段や、１フレーム中に空間ビットを有し有効ビットの
タイミングを取るタイミング取り手段や、送信データに
ポジティブデータとネガティブデータとを付加したり、
空間ビットを設けたり、送信データを形成する手段や、
前記比較手段及びタイミング取り手段のエラー検出を実
行するデータエラー検８手段等である。尚、本実施例で
のシリアル通信の１フレームデータの処理構造に関連し
て述べた回路は、はんの−例であって特に限定されたも
のではなく、その目的が実行される回路であれば良いこ
とは言うまでもない。

〈シリアル通信装置の他の実施例〉 次に他の実施例のシリアル通信装置について説明をする
。

前記実施例においては、送受信のシリアルデータのビッ
ト数を３２ビツトとして扱っていたが、これは説明を容
易にする為で、ビット数について特に限定されたもので
はない。又、通信データの１フレーム内にポジティブデ
ータとネガティブデータとを有する場合でも、総ての有
効ビットに必要なものではないことは言うまでもない。

更に、空間ビットにおいても同様に、無くても良いし或
いは１ビツト以上あれば良い。従って、例えばＩＤデー
タをポジティブのみとし、スタートビットを１ビツトと
し、エンドビットを無くし、データビットをポジティブ
で８ビツト、ネガティブで４ビツトとする構成にすれば
、送受信シリアルのビット数は１６ビツトとなる。本実
施例では、シリアル通信のデータ誤伝達の確率を低下さ
せる為に送受信のシリアルデータのビット数を３２ビツ
トとしたのであり、更なる信頼性の向上を考える場合は
、例えば４０ビツト、５６ビツト、６４ビツト・・・等
にビット数を増やせば良い。

次に、前記実施例ではシフトレジスタ１６を８ビツトで
行なっていたが、送受信のシリアルデータのビット数（
１フレームのビット数）と同じビット数にしても良い。

つまり、３２ビツトシフトレジスタで構成しても良いの
である。仮にシフトレジスタ１６を３２ビツトシフトレ
ジスタで構成すると、第９図に示すようなブロック図と
なる。

第９図において、第１図と同様なものは同一記号を用い
ている。図中、１６′は３２ビツトシフトレジスタで、
第１図でのデータエンコード回路１５、各シフトデータ
ラッチ回路１７゜１８．１９は３２ビツトシフトレジス
タ１６′を用いることで省略される。動作的には、シフ
トデータ■を８ビット単位で処理するのでは無く、３２
ビツトまとめてシフトインして比較選択回路２０にデー
タロードするようになる所と、送信データを各データ出
力１１〜１４より直接全ビットをデータロートする所以
外は、第１図と同様な動作となる。

又、前記実施例の構成はシリアル通信の受は側、つまり
スレーブ側のシリアル通信装置となっているが、第１図
中のタイミング発生回路３からのタイミングパルスの出
力状態を受信の為のグループと送信の為のグループとの
順番を入れ換え、送信の為のグループを先に出力し、送
信動作を実行させ、その次に受信の為のグループを出力
して受信動作を実行させるようにすればマスター側のシ
リアル通信装置となる。従って、シリアル通信の送出側
、つまりマスター側のシリアル通信装置も第１図と同様
な動作で簡単に実現出来る。このことにより、所謂マス
ター・スレーブ間のシリアル通信において、送信データ
の送出タイミングと受信データの受入タイミングとはマ
スター、スレーブ共にタイミングが異なるため、本シリ
アル通信の送受信信号は衝突することが無くなる。すな
わち、全２重方式でも半２重方式でもその回線の本数に
限定はない。

更に、マスター１つにスレーブＮ個の所謂ｌ：Ｎのシリ
アル通信でも各シリアル通信データにはＩＤデータが付
加されていて、容易に識別出来る為、必ずしも１：１通
信である必要もなく、本シリアル通信装置がそのまま用
いられる。しかも、受送信のためのシリアル信号の受入
タイミングと送出タイミングとが異なるため、発光素子
と受光素子とによって形成される光通信ターミナル（光
通信接続切り口）において、送信時の発光素子の発光中
に送信側の受光素子がその送信信号を受光して、あたか
も他の光通信ターミナルから受信信号を受光したように
なっても、誤動作を起こすことがなく光通信に適してい
る。

又、第１図に示す実施例では、シリアルデータ入力で受
信信号を受信すると、同期取り回路４ですぐに受入れて
、直ちに受信動作をスタートしてしまう。その為、第１
０図に示す如＜ＡＮＤゲート２３を設け、１回受信する
とタイミング発生回路３よりの信号により、送信データ
を送信する期間だけＡＮＤゲート２３を閉じ（仮に、受
信データの変調エラー及び受信データの比較エラー等の
通信エラーがあった場合は、実質上のシリアル送信はな
されないが、送信されるべき期間上述同様に受信データ
の受入を禁止する）、送信中の受信を避けるようにする
と、更に誤動作を少なくし、光通信により適したものと
なる。

以上説明したように、 ■　シリアル通信の出力データは所定の条件によって変
調されて出力信号として出力され、又、入力信号前記は
所定の条件によって復調され入力データとする。

■　前記入力信号に対する復調時に変調あるいはノイズ
等のエラー検出をする。

■　１フレームデータ内に同一データのボジテイデデー
タとネガティブデータとを有し、おのおのをそれぞれ比
較する。

■　ｌフレームデータ内に空間ビットを有し、有効ビッ
トのタイミングを取る。

■　前記比較及びタイミングを取ることによりエラー検
出を実行する。

以上のチエツク機能を設けることにより、装置内中に発
生するノイズ等、シリアル通信のデータの情報誤伝達を
防止し、装置の誤動作を防ぐという効果がある。

又、シリアル通信の情報伝達手段を光による無線伝達（
リモコンの様な空中伝達）する場合の装置内に発生する
外乱光等、シリアル通信のデータの情報誤伝達をも防止
し、装置の誤動作を防ぐことが出来るという効果もある
。

一以下余白一 く本シリアル通信装置の適用例〉 第１１図は本シリアル通信装置を光通信に使用したシス
テムの構成例を示す図である。１００は主制御装置で、
１１０，１２０，１３０は、例えばモータ、ファン、ソ
レノイド等のアクチュエータ類やスイッチ、センサ類か
らなるブロック構成としての各ユニット装置である。尚
、これらユニットの数は各機器ごとに異なるが、説明上
３つで表しである。１０２は光通信の為のドライブ回路
、１０２ａは発光素子で、１０３は光通信の為の増幅回
路、１０３ａは受光素子であり光電変換を行なっている
。以下、前記１０２と１０３とを総称して、光通信ター
ミナル１０１と呼ぶことにする。

１０４は前述の実施例のシリアル通信装置で、前記光通
信ターミナル１０１へのシリアル信号１０２ｂを送出す
ると、発光素子１０２ａが発光してシリアルデータな伝
送する。又、前記ユニット装置１１０〜１３０から光伝
送を受けると受光素子１０３ａによって受け、シリアル
信号１０３ｂを受信する。そして、前述のデータのチエ
ツク後、真なるデータの時はシリパラ変換を行ないＣＰ
Ｕ１０５に入力する。又、通信ターミナルより送出され
るデータは、ＣＰＵ　１０５より出力されたデータに前
述した如く所定条件を付加しパラシリ変換後、発光素子
１０２ａより送出される。

一方、前記各ユニット１１０，１２０，１３０は、特に
図中記載していないが、光通信ターミナル１ｏ１′をそ
れぞれ有し、主制御装置１００と光によりデータ伝送を
実行する。尚、各ユニットは、その目的に応じ主制御装
置１００と同様にＣＰＵ構成になっていたり、また、シ
リアル通信装置１０４のデータイン及びデータアウトに
直接ソレノイドやセンサ等が接続されている場合もある
。

く送受信のタイミングの制御〉 光通信の場合、シリアル通信装置１０４には特に外乱や
衝突を防ぐ種々の工夫が必要である。

第１２図及び第１３図はシステムクロックの坏分周の為
の坏分周回路１．多段分周回路２、同期取り回路４及び
分周制御回路５の好ましい回路図である。尚、タイミン
グ発生回路３については、各動作説明のたびその出力タ
イミングを記載するためここでは略す。第１２図は特に
第１１図に示す主制御装置１００の方に取り付けるシリ
アル通信装置の具体例で、以降マスター通信装置と略す
。又、第１３図は第１図でのユニット１１０〜１３０側
に取り付けるシリアル通信装置での具体例で、以降スレ
ーブ通信装置と略す。

多段分周回路２は、本例の場合”２１０”の分周で、タ
イミング発生回路３に各段を出力し、後述する任意のタ
イミングを発生させる。尚、第１２図、第１３図で示す
回路は、特に限定された回路でないことは言うまでも無
く、以下に説明する目的を果たす回路であれば良い。

第１２図において、電源が投入されると特に図示してい
ないが、各回路にリセットがかかつて初期化されると、
多段分周回路の動作がスタートする。そうすると、信号
［相］が“ｈｉｇｈ”となり、前述したデータ送出動作
を可動とし、ＡＮＤゲート２１３から送出データが出力
され、第１１図のシリアルデータ出力１０２ｂとなる。

尚、ＡＮＤゲート２３の一方の入力にはタイミング発生
回路３から信号［相］の反転信号が入っている為、同期
取り回路４にシリアルデータ入力信号１０３ｂが入って
も無視される。この信号［相］は常にデータの送出時の
み“ｈｉｇｈ”になる為、送信データの送信中の受信デ
ータの受信は禁止される。つまり、逆にいうとデータの
受信中は、送信データの送出は禁止されることになる。

そして、マスター通信装置より送信データを出力すると
直ちに信号■は“Ｉ２０ｗ”となり、ＡＮＤゲート２３
が開き受信を可能にする。通常は、マスター通信装置よ
り送信データを出力すると、次にはスレーブ通信装置よ
り受信データが人力される。受信データが入るとＤ　−
Ｆ／Ｆ４３　。

４４で局分周回路１から出力されるクロックφ２により
同期取りがなされ、復調変換回路６に出力される。一方
、Ｄ−Ｆ／Ｆ４３，４４の各出力はＡＮＤゲート５４に
入力されてＮＯＴゲート５６を経て、多段分周回路２の
セット端子に入力される。又、ＡＮＤゲート５４の出力
はＪ　Ｋ　−Ｆ／Ｆ５５のＪ端子に入り、次のクロック
φ２で／Ｑ比出力“ρｏｗ　　になり、ＡＮＤゲート５
４からの多段分周回路２のセット出力は、Ｊ　Ｋ　−Ｆ
／Ｆ５５のに端子にタイミング発生回路３からのセット
許可信号■が入るまで“ｈｉｇｈ”のままである。尚、
このタイミング発生回路３からのセット許可信号■は、
送信データを送出終了する直前に“ｈｉｇｈ”が出力さ
れる為、受信データの受信直後から次の送信が終了する
迄は受信信号が入力されても多段分周回路２の全段セッ
トは行われないし、受信信号の入力処理は行われない。

ここで、多段分周回路２の動作について説明する。多段
分周回路２は、”２１０”で構成されタイミング発生回
路３で更に坏分周している為、ＩＩ　２１１　ｍ構成と
なる。従って、ＮＯＴゲート５６からの“βｏｗ”の出
力によるカウンタセットで“ＦＦＦＨ”になり、カウン
トダウンの後“７ＦＦＨ“で信号［相］が“ｈｉｇｈ”
になり、送信動作に入る。そして送信が終了する“３Ｆ
ＦＨ”で信号［相］が“βｏｗ　　となり受信可能とな
って、次の受信があると再び”ＦＦＦＨ”となる。

すなわち、信号［相］はカウンタが“７ＸＸＨ”の時の
み“ｈｉｇｈ”で、後は“βＯＷ”であるよう制御され
ている。そこで、正常に通信を実行している時は、 ７ＦＦ８　〜３ＦＦｌ（ＦＦＦ）ｌ　　〜　　７ＦＦＨ
〜　　３ＦＦＨを繰り返す。

しかし、“３ＦＦＨ”になった以降も受信データが来な
い時は、カウントダウンを継続し、“Ｏ”から”ＦＦＦ
Ｈ”に戻り再び“７ＦＦＨ”になると、次の送信を行な
うようになる。尚、受信は送信接法の送信タイミング迄
に受信出来れば、受信開始時に“ＦＦＦＨ”になるので
、上記正常時のカウント状態になる。以上のように、多
段分周回路２は所謂リングカウンタで構成されている為
、受信データを受信しない時は所定期間受信を持った後
ＡＮＤゲート２３によって受入動作を禁止して、新たに
送信を実行し始める。

次に、第１３図を用いてスレーブ側のシリアル通信装置
の第１２図との違いについて説明する。

Ｄ−Ｆ／Ｆ４１，４２は、Ｄ−Ｆ／Ｆ４３，４４同様の
受信データの同期取りであるが、スレーブの場合は、多
段分周回路２は“２１０”で構成されている。

第１３図において、電源が投入されると、特に図示して
いないが各回路にリセットがかかつて初期化され、多段
分周回路２の動作が可能になるが、Ｊ　Ｋ　−Ｆ／Ｆ５
２の／Ｑ比出力“ｈｉｇｈ”なのでカウンタはセット状
態となったまま停止した状態である。受信データを受け
ると、ＡＮＤゲート５１の出力は“ｈｉｇｈ”となり、
Ｊ　Ｋ　−Ｆ／Ｆ５２の／Ｑ比出力“βＯＷ　　となる
ため、カウンタはカウントダウンを始める。そして、Ｊ
　Ｋ　−Ｆ／Ｆ５２のに端子への入力信号■は、タイミ
ング発生回路３によりカウント値が“Ｏ”になると出力
されるので、第１２図と同様、受信データの受信直後か
ら次の送信が終了する迄は、受信信号が入力されても多
段分周回路２の全段セットは行なわれない。又、Ｊ　Ｋ
　−Ｆ／Ｆ５２のに端子入力に信号■が入力されると／
Ｑ比出力再び“ｈｉｇｈ”になるのでカウンタは全段セ
ットされ、次に受信を受けるまで停止する。つまり、ス
レーブの多段分周回路２のカウンタは、−回の受信に対
し一回のみカウントダウンしてデータ受信処理とデータ
送信処理を実行して停止するのである。つまり、 ７ＦＦＨ〜　　　３ＦＦ）Ｉ　　　　〜　　０００Ｈと
なる。

一方、ＡＮＤゲート２１３は、第１２図と同様送信期間
のみ“ｈｉｇｈ”となる信号［株］によって送信が可能
になる。すなわち、信号［相］はカウンタが“３ＸＸＨ
”の間のみ“ｈｉｇｈ”となる。又、前述したように、
受信データエラー信号■によっても送信データ■は出力
されなくなる。

く受信エラーの送信例〉 前述の実施例ではエラーとなるとＡＮＤゲート２１３で
受信エラー検出信号■によって送信データは“ρｏｗ”
になり、送信データ送出がなされない状態になっていた
が、第１４図に示すようにエラーとなると、データエラ
ーの内容を送信データとして送出しても良い。第１４図
においては、説明を容易にする為に通信携帯をマスター
とスレーブの１：ｌ対応を例にする。尚、マスターとス
レーブがにＮ対応の場合は、比較選択回路２０において
受信エラー検出信号■のためのデータ比較とＩＤデータ
のみの比較とを分離し、受信エラー検出信号■と別にＩ
Ｄデータ比較結果を信号［相］の変わりにＡＮＤゲート
２１５に入力すれば、受信データ内に指定されたスレー
ブ通信装置のみが受信データを受信すると共に、受信エ
ラーが生じた場合には受信データ内で指定されたスレー
ブ通信装置のみがデータエラーの内容を送信データに送
出するようになる。

第１４図に示す回路は所謂セレクタ回路で、受信データ
エラー信号■が“ｈｉｇｈ”の場合は送信許可期間信号
■と送信データ■によって、ＯＲゲート２１６の出力に
は送信データ信号■の内容が送出される。一方、受信デ
ータエラー信号■が”［□ｗ　（ｘラー）の時は、ＡＮ
Ｄゲート２１５によって送信許可期間信号［相］だけが
ＯＲゲート２１６の出力になるので、送信データは“ｈ
ｉｇｈ”の状態で送出期間の間中出力される。“オール
ｈｉｇｈ”ということで、マスター側の通信装置は、ス
レーブ側でのデータの復調中にデータエラーがあったこ
とを認識できる。

第１５図に第１４図の回路上での各信号のタイミングチ
ャートを示す。尚、本例ではデータエラーを返信する内
容な“オールｈｉｇｈ”にしているが、これはほんの−
例であってその目的が達せられれば良く、特に“オール
ｈｉｇｈ”である必要はない。このことにより、マスタ
ー通信装置は送信後、返信を受ければ相手の存在が分か
り、一方返信がなければ相手なし、もしくは伝送路の不
具合があるかが分かる。又、例えば通信が成功するスレ
ーブ通信装置が１つでもあれば、返信のないものは伝送
路の不具合ではなく、そのユニットが存在しないと判断
出来る。

以上説明したように、データ送信中はデータ受信を禁止
する、受信データを受信するとデータの受入期間をカウ
ントするカウントを終了するまで受信データの新たな受
信動作を開始することを禁止する等の工夫を行った。更
に、受信データのエラー検出をすると送信データの送出
を禁止する工夫も行った。以上の改善により、光による
転送を比較的高速にかっ、双方向で転送すると転送の各
々の光が衝突したり、外乱光による誤伝達等の問題を解
決できる。

又、第１４図に示したようにエラーを検出すると送信デ
ータにデータエラーの内容を送出することで、送信は失
敗しても送信相手の有無は確認出来るという効果や、更
には、にＮの場合でもＩＤデータにより送信を禁止し、
転送の為の各々の光が衝突したりして生じる送信データ
のデータ化けを防ぐことができる。

次に、第１６図を用いて、他の通信エラーの処理につい
ての説明をする。

第１６図において、８１は所定の段数を有するカウンタ
回路であり、送信許可信号Ｏをクロックとし、ＡＮＤゲ
ート５４の出力信号＠をカウンタのリセットに入力する
。尚、その他は、第１２図に示すものと同様である。カ
ウンタ回路８１は、本シリアル通信装置が送信する時に
“ｈｉｇｈ”になる送信許可信号［相］によって送信の
たびカウントアツプする。しかし、受信すればＡＮＤゲ
ート５４からの信号■によりカウンタ回路８１のカウン
ト値はリセットされる。従って、正常に通信が実施され
ていれば、カウンタ回路８１のカウント値はオーバフロ
ーすることはない。

ところが、連続的に受信をしない場合は、送信によりカ
ウントアツプしてやがてカウンタ回路８１はオーバーフ
ローしてリップルキャリーアウト（ＲＣＯと示す）を出
力する。このリップルキャリーアウトを通信エラー信号
とし、例えばシステムのリセットをするようにしても良
い。又、各スレーブ通信装置では、この通信エラー時に
は特に動作をしなくても良いが、例えば、定期的にマス
ター通信装置からの送信が来なくなったらリセットされ
るようにしても良い（具体例は特に図示しないが、カウ
ンタ回路８１と同様でも良（特に限定されない）。

以上説明したように、送信したデータに対して受信がな
い時はカウントを行ない、カウントが所定値に達すると
通信エラーとすることにより、光通信装置の通信暴走を
防ぐと共に、送信相手の有無も確認出来るという効果も
ある。

次に、第１７図を用いて、通信システムとして更に他の
通信エラーの処理について説明をする。

第１７図において、９０はＩＤデータ入力回路８のＩＤ
データに応じ、ＡＮＤゲート５４の出力である受信同期
信号＠をセレクトして、後段の所望カウンタ回路に伝達
するセレクタ回路である。９４，９５．９６は送信許可
信号Ｏをクロックとするカウンタ回路で、セレクタ回路
９０の出力がクリア端子に入力されている。

また、９７はカウンタ回路９４〜９６がオーバーフロー
すると出力されるリップルキャリーアウトを人力するＡ
ＮＤゲートである。又、ＣＰＵ１０５には、カウンタ回
路９４〜９６からのリップルキャリーアウト及びＡＮＤ
ゲート９７の出力が入力されている。

カウンタ回路９４〜９６は、送信のたび出力される送信
許可信号■によってカウントアツプされ、オーバーフロ
ーするとカウンタリップルキャリーアウト（図中ＲＣＯ
で示す）によって、このことをＣＰＵ１０５に知らせる
ようになっている。又、全てのカウンタがオーバーフロ
ーするとＡＮＤゲート９７により、このこともＣＰＵ１
０５に知らせる。一方、カウンタ回路９４〜９６は、受
信するたびＩＤデータ入力回路８からのＩＤデータに対
応してクリアされるため、通常の通信が成功しているう
ちはカウンタリップルキャリーアウトは出力されない。

尚、第１７図での回路はほんの一例であって、その目的
が達せられる回路であれば特に限定されるものではない
。

〈本シリアル通信装置のテスト機能〉 次に、第１８図を用いて、本光通信装置の組立及び保守
上の調整を実現する構成について説明をする。第１８図
において、１０６は受信シリアル信号１０３ｂと、ＣＰ
Ｕ１０５から発するテスト用シリアル信号のどちらかを
シリアル通信装置１０４に出力する為のセレクタ回路で
ある。

１０７はＣＰＵ１０５にテストモードインを指示するテ
スト入力手段である。尚、このテスト入力手段は特に限
定されたものではなく、例えば外部装置等から指示され
る用にしても構わない。又、第１８図に示す構成は第１
１図の主制御装置１００に相当し、同一なものは同一符
号で示しである。

くエラー処理及びテストの手順〉 ＣＰＵ１０５では、第１９図で示すフローチャートの手
順で制御を行なっている。但し、ＣＰＵ１０５は第１９
図で示す制御以外の制御も行なうが、説明を容易にする
為必要な部分のプログラムのみを述べることにする。

通常は、ステップＳＩＯに入ると通信装置の為のテスト
モード要求の有無をチエツクする。通信モードの場合は
ステップＳｌｌに入りステップＳ１２．Ｓ１３と共にＩ
Ｄデータの出力を順にアクセスするように制御する。そ
してステップＳ１４て送信すべきＩＤデータを認識する
。尚、このＩＤデータは、第１７図で示すような複数の
カウンタ回路分の数で、これは光通信をするスレーブの
数でもある。従って、プログラム中に示すＩＤの数“Ｎ
Ｎ”は、光通信をするスレーブの数で決定される。ここ
では、ＩＤが“Ｏ”の時と同様なのでＩＤが“１”の時
、“２”の時、・・・“ＮＮ”の時については説明を略
す。

ステップＳ１５に入ると現在の指定されたＩＤ番号に対
応する前記複数のカウンタからのリップルキャリーアウ
ト信号をチエツクする。なお、フローチャート上はＩＤ
ナシと記載しているが、ここではＡＮＤゲート９７の出
力からオールエラーか否かをチエツク後、仮にエラーな
り通信制御を止め、図示していないが通信装置のリセッ
トを行なう。また、仮にエラーでなければ、今送信しよ
うとするＩＤに対応するカウンタをチエツクし、オーバ
ーフローしていなければステップＳ１６へ行き、オーバ
ーフローしていれば通信相手がないと判断してステップ
Ｓｌｌへ戻る。尚、ステップＳ１５では、通信エラーか
否かだけを判断するようにし、相手の有無にかかわらず
送信を行なう様にしても良い。そして、ステップ５１６
Ｓ１７で各データをメモリから呼出し、予め割り振られ
た各ボート出力に出力する。そして、ステップＳ１８で
通信の終了チエツクをし、終了していればステップＳｌ
ｌに戻り再び繰り返す。

尚、ステップＳｌｌ〜Ｓ１３で次に送信するＩＤ番号を
順番に決定しているが、これはほんの−例であって、例
えば、時系列的に短い周期で伝送するグループや比較的
ゆっくりとした周期で伝送するグループ等に分けて順番
を決める等、必要に応じて目的とする優先順位を付けＩ
Ｄ番号を順番に決定しても良い。

一方、テスト入力手段１０７がテストモードインを指示
していたらステップＳ２０に移り、ＩＤ番号をテストモ
ード登録番号（本例では、Ｘｘで表現しておく）にし、
ステップＳ２１でＩＤデータと送信用データを出力する
。尚、テスト用送信データは特に指定していないが、例
えば、各スレーブ通信装置へ指示するテスト用データで
あっても良いし、又、その他の情報を示していても構わ
ない。そして、ステップＳ２２で通信の終了を待ち、ス
テップＳ２３で数回のレベルで通信を実施したことを確
認する。そのことで、各スレーブ通信装置が仮に受信動
作を失敗しても、数置に渡るテストモートイン指示のう
ち少なくとも１回は受信出来るようにしたものである。

次にステップＳ２４に移り、本シリアル通信装置として
のテスト動作を実行する。このテスト動作については特
に図示していないが、目的として、シリアル通信装置の
自身のチエツク動作がなされれば良いし、又、本シリア
ル通信装置が使われる機器によっても異なる為、特に限
定されたものでは無いのであるが、−例を以下に示して
おく。

テストモード動作は、例えば、−船釣なＣＰＵのチエツ
クプログラムと呼ばれている入出力のチエツクのような
もので、ＣＰＵから出力されたテスト用シリアルデータ
を受信データを受は取ったかのように通信装置１０４に
与える。その結果、通信装置１０４が出力するパラレル
データと送信データ（シリアルアウトデータ）をＣＰＵ
１０５がチエツクするのである。勿論、通信が成功して
いる時の状態だけで無く、アブノーマル的な動作につい
てもチエツクはなされるのである。

テストが終了するとステップＳ２５に移り、テストモー
ドの解除をチエツクする。そして、仮にまだ解除されて
無ければステップＳ２４に戻りテスト動作をもう一度繰
り返す。又、テスト動作が解除されていればステップＳ
ｌｌに戻る。

次に、第２０図を用いて、各スレーブ側のテストモード
イン動作について説明をする。尚、本例におけるテスト
モード動作については、説明を容易にする為マスター側
とスレーブ側に分けて説明するが、通信装置としてどの
テストモード動作をしてもよく、ハード的にも特に区別
は無い。

第２０図において、テスト動作を実施する為のものとし
て、１０８と１０９の手段が付加されている。１０８は
受信したデータのＩＤデータがテストモードインを示す
ものか否かをチエツクするテストモードイン検出手段で
あって、予め登録されているＩＤ番号“ｘｘ”と受信し
たＩＤ番号を比較するＩＤ比較回路である。１０９はＩ
Ｄ比較回路１０８の結果によって本通信装置に入力する
受信シリアルデータな、マスター側から受信したものに
するか、自分自身で出力した送信シリアルデータにする
かを選択するセレクト回路である。尚、自分が送出した
シリアルデータなら、そのデータ内のＩＤデータは、比
較選択回路２０での比較結果において受信データエラー
にならないため、本通信装置での送信データ入力で入力
したデータが受信データ出力に出てくるようになる。つ
まり、各センサ類の状態がそれぞれに対応した出力のア
クチュエータ類に出力されるのである。尚、チエツク時
は、チエツク治具等を本通信装置に取付け、例えばスイ
ッチ類の入力に対してＬＥＤ類で受けても良い。又、機
器に取付けた状態であっても上述した如く治具なしでも
チエツク出来るのである。

以上がスレーブ側のテスト動作であるが、上述したよう
に全くハートだけで実施しても良いが、スレーブ側にも
マスター側のようにＣＰＵ等が存在する時には、マスタ
ーと同様なテスト動作をおこなっても良いことは言うま
でもない。

以上説明したように、各スレーブ通信装置からの返信の
有無に応じ、カウントするカウント手段を特有番号別に
複数有し、カウント値が全て所定値を越えると通信エラ
ーの判断する、あるいは複数のカウント手段のうち幾つ
かのカウント値が所定値を越えると、カウント手段の属
するユニットが存在しないと判断することにより、転送
先の通信装置の有無が機器の主制御部レベルで判断出来
るという効果がある。

又、スレーブ通信装置がない、つまりはユニット無しと
判断するとそのユニットに対する主制御手段からの送信
データを送出しないことにより、通信効率の向上という
効果もある。

又、受信データ内で指定された特有番号が主制御手段の
登録番号と判断した時は、直ちにシリアル通信を止めこ
単独でテストモードに入ることにより、機器の組立にお
いての調整チエツクが容易に出来るという効果がある。

又、送信データ内の特有番号が主制御手段の登録番号を
送出したと判断すると、直ちにシリアル通信を止め、単
独でテストモードに入ることにより、調整チエツクが容
易に出来るという効果や送信データ内の特有番号を主制
御手段の登録番号で送出する時は、複数回送出すること
により、単発的に起こり得る通信エラーによって自己診
断モードに入り損なう通信装置を救うようにした効果も
ある。

［発明の効果コ 本発明により、通信エラー発生による通信暴走をなくし
たシリアル通信装置を提供できる。

又、ユニットの有無を認識可能なシリアル通信装置を提
供できる。

又、通信エラーとユニットなしとの判別が可能なシリア
ル通信装置を提供できる。

【図面の簡単な説明】

第１図は本実施例のシリアル通信装置の構成を示すブロ
ック図、 第２図は第１図の復調及び変調回路の詳細な回路例を示
す図、 第３図、第４図は第２図に示す回路図のタイミングチャ
ート、 第５図は第１図の比較選択回路の詳細な回路例を示す図
、 第６図は比較回路の比較条件を示した図、第７図、第８
図は第５図に示す回路図のタイミングチャート、 第９図、第１０図は本実施例の変形例を示す図、 第１１図は本実施例のシリアル通信装置を適用したシス
テムの構成図、 第１２図は本実施例のシリアル通信装置をマスター側に
使用する場合の分周制御例を示す図、 第 ３図は本実施例のシ リ アル通信装置を スレイブ側に使用する場合の分周制御例を示す図、 第 ４図は受信エラー時にエラーを返信する回路例を示す図
、 第１ ５図は第１ ４図に示す回路図のタイミング チャート、 第１ ６図。 第１７図は通信エラーの検出回路例 を示す図、 第１ ８図はマスター側のテストモードの回路例を示す図、 第１ ９図はＣＰＵ　１ Ｏ５の制御例を示すフロー チャート、 第２０図はスレーブ側のテストモートの回路例を示す図
である。 図中、１・・・局分周回路、２・・・多段分周回路、３
・・・タイミング発生回路、４・・・同期取り回路、５
・・・分周制御回路、６・・・復調変換回路、７・・・
エラー検出回路、８・・・ＩＤデータ入力回路、９・・
・データ入力回路、１０・・・データ出力回路、１１゜
１２．１３．１４・・・送信データのための各データ出
力回路、１５・・・データエンコーダ回路、１６・・・
８ビツトシフトレジスタ、１７，１８．１９・・・各シ
フトデータのラッチ回路、２０・・・比較選択回路、２
１・・・変調変換回路、２２．２３・・・ＡＮＤゲート
、８１．９４〜９６・・・カウンタ回路、９０・・・セ
レクタ回路、９７・・・ＡＮＤゲート、１００・・・主
制御装置、１０１，１０１’・・・光通信ターミナル、
１０２・・・ドライブ回路、１０２ａ・・・発光素子、
１０３・・・増幅回路、１０３ａ・・・受光素子、１０
４．１０４’・・・シリアル通信装置、１０５・・・Ｃ
ＰＵ、８１．９４〜９６・・・カウンタ回路、９０・・
・セレクタ回路、９７・・・ＡＮＤゲート、１０６・・
・セレクタ回路、１０７・・・テスト入力手段、１０８
・・・テストモードイン検出手段、１０９・・・セレク
ト回路、１１０，１２０゜１３０・・・ユニット装置で
ある。

Claims (5)

【特許請求の範囲】
1. （１）分散した出力信号や入力信号を物理的・機能的に
   複数のブロック単位にまとめたユニット群と該ユニット
   群を総括制御する主制御部とを有する装置で、前記主制
   御部と前記ユニット群との間で情報をシリアルに伝達す
   るシリアル通信装置であつて、 送信したデータに対して返信がない時にカウントを行う
   カウント手段と、 該カウント手段が所定値に達すると通信エラーとするエ
   ラー判別手段とを備えることを特徴とするシリアル通信
   装置。
2. （２）分散した出力信号や入力信号を物理的・機能的に
   複数のブロック単位にまとめたユニット群と該ユニット
   群を総括制御する主制御部とを有する装置で、前記主制
   御部と前記ユニット群との間で情報をシリアルに伝達す
   るシリアル通信装置であつて、 送受信データにユニットを特定する特有番号を付加する
   番号付加手段と、 前記特有番号に基づく前記ユニット群の各通信装置から
   の返信の有無に応じて、通信エラーとユニット不在とを
   判別する判別手段を備えることを特徴とするシリアル通
   信装置。
3. （３）前記判別手段は、前記特有番号別に返信がない時
   にカウントする複数のカウント手段を備え、該カウント
   手段の全てのカウント値が所定値を越えると通信エラー
   と判断し、全てでない場合は所定値を越えたカウント手
   段に対応するユニットを不在と判断することを特徴とす
   る請求項第２項記載のシリアル通信装置。
4. （４）前記判別手段によりユニット無しと判別されたユ
   ニットに対しては、送信データを送出しない送信禁止手
   段を更に備えることを特徴とする請求項第２項記載のシ
   リアル通信装置。
5. （５）電気信号と光信号との変換を行う光電変換手段を
   更に備え、情報のシリアル伝達は光による光通信で行わ
   れることを特徴とする請求項第１項又は第２項記載のシ
   リアル通信装置。