JPH03246938A - Silicon wafer and its manufacture - Google Patents

Silicon wafer and its manufacture

Info

Publication number
JPH03246938A
JPH03246938A JP4359390A JP4359390A JPH03246938A JP H03246938 A JPH03246938 A JP H03246938A JP 4359390 A JP4359390 A JP 4359390A JP 4359390 A JP4359390 A JP 4359390A JP H03246938 A JPH03246938 A JP H03246938A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
silicon
pits
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4359390A
Other languages
Japanese (ja)
Other versions
JP2689007B2 (en
Inventor
Etsuro Morita
悦郎 森田
Mikio Kishimoto
幹男 岸本
Jiro Tatsuta
龍田 次郎
Yasushi Shimanuki
島貫 康
Toshiro Tanaka
俊郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Japan Silicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12668099&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH03246938(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp, Japan Silicon Co Ltd filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2043593A priority Critical patent/JP2689007B2/en
Publication of JPH03246938A publication Critical patent/JPH03246938A/en
Application granted granted Critical
Publication of JP2689007B2 publication Critical patent/JP2689007B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate minute defects by forming a plurality of pits having specified sizes in the surface of a wafer. CONSTITUTION:High purity single crystal silicon formed by Czochralski method (CZ method) is subjected to wafer processing and polished, thereby forming a P(100) silicon wafer 1, which is cleaned for about 20 minutes at 90 deg.C by using ammonia based cleaning fluid having etching action. Thereby fine pits 2 whose size is 0.5-0.05mum are formed, and minute defects on the surface can be eliminated.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は引き上げ法によるウェーハ表面に多数の微小ピ
ットを形成したシリコンウェーハおよびそのシリコンウ
ェーハの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a silicon wafer in which a large number of micro pits are formed on the wafer surface by a pulling method, and a method for manufacturing the silicon wafer.

〈従来の技術〉 従来より、シリコンウェーハは、引き上げ法によって形
成した単結晶シリコンをスライサーによってスライスし
て作成されている。この切断されたウェーハについては
、その平坦度の向上のためにラップまたは研削を行ない
、さらにこの工程における数μmの加工歪を除去するた
め、化学的エツチングが行われている。
<Prior Art> Conventionally, silicon wafers have been created by slicing single crystal silicon formed by a pulling method using a slicer. The cut wafer is lapped or ground to improve its flatness, and further chemically etched to remove several micrometers of processing distortion during this process.

そして、この後最終仕上げとして、ウェーハ表面を鏡面
研磨していた。この鏡面研磨では、0゜01〜0.1μ
m程度の酸化ケイ素微粒の研磨剤を用いていた。その結
果、この場合のウェーハ表面の細かい凹凸は数nm程度
の□ものとなっていた。
Then, as a final finishing step, the wafer surface was mirror polished. In this mirror polishing, 0°01~0.1μ
An abrasive made of silicon oxide fine particles of about 1.0 m was used. As a result, the fine irregularities on the wafer surface in this case were approximately several nm square.

〈発明が解決しようとする課題〉 しかしながら、このように引き上げ法により作成したシ
リコンウェーハにあって、従来は、積層欠陥(O5F)
等とは異なる微小欠陥が該ウェーへの内部に多数存在し
ていることは知られていなかった。
<Problem to be solved by the invention> However, in silicon wafers produced by the pulling method, stacking faults (O5F) have conventionally been produced.
It was not known that a large number of micro-defects different from those in the wafer exist inside the wafer.

ここて、本願出願人は、引き上げ法によるシリコンウェ
ーハにおいてはその内部に微小欠陥が多数存在している
ことを発見確認した。
The applicant of the present application has discovered and confirmed that a large number of minute defects exist inside silicon wafers produced by the pulling method.

そして、この微小欠陥によりシリコンウェーハの電気的
特性が損なわれているという新規な課題を発見した。例
えば、シリコンとシリコン酸化膜との界面に存在する多
数の微小欠陥が不純物としてその酸化膜の耐圧を低下さ
せているものであるそこで、本発明は、この発見に基づ
いて、その表面近傍の微小欠陥を除去することにより、
LSI用として好適なシリコンウェーハおよびその製造
方法を提供することをその目的としている。
They also discovered a new problem in that the electrical properties of silicon wafers are impaired by these minute defects. For example, many minute defects existing at the interface between silicon and a silicon oxide film act as impurities and reduce the withstand voltage of the oxide film. Based on this discovery, the present invention aims to improve the By removing defects,
The purpose is to provide a silicon wafer suitable for LSI and a method for manufacturing the same.

〈課題を解決するための手段〉 本願の第1の発明は、引き上げ法により形成されたシリ
コンウェーハにおいて、そのウェーハ表面に直径0.5
〜0.05μmの大きさの複数の微小ピットを有するシ
リコンウェーハを提供するものである。
<Means for Solving the Problems> The first invention of the present application provides a silicon wafer formed by a pulling method, with a diameter of 0.5 mm on the surface of the wafer.
A silicon wafer having a plurality of micro pits with a size of ~0.05 μm is provided.

また、本願の第2の発明は、引き上げ法により形成され
たシリコンウェーハにおいて、アンモニア洗浄液を用い
てそのシリコンウェーハの表面ヲ所定条件で洗浄するシ
リコンウェーハの製造方法を提供するものである。例え
ばその深さ方向のエツチング量が0.025μmとなる
ようにアンモニア洗浄液の温度および洗浄時間を設定す
るものである。
Further, a second invention of the present application provides a method for manufacturing a silicon wafer, in which the surface of a silicon wafer formed by a pulling method is cleaned under predetermined conditions using an ammonia cleaning solution. For example, the temperature of the ammonia cleaning solution and the cleaning time are set so that the etching amount in the depth direction is 0.025 μm.

く作用および効果〉 本願の第1の発明に係るシリコンウェーハにあっては、
そのシリコンウェーハの表面に直径0゜5〜0.05μ
mの大きさの複数の微小ピットを形成している。したが
って、このウェーハの表面近傍には微小欠陥が存在しな
い。
Functions and Effects> In the silicon wafer according to the first invention of the present application,
The surface of the silicon wafer has a diameter of 0°5~0.05μ.
A plurality of micro pits with a size of m are formed. Therefore, there are no minute defects near the surface of this wafer.

すなわち、引き上げ法によればシリコンウェーハには多
数の微小欠陥が存在している。このシリコンウェーハに
おいてそのウェーハ表面およびその近傍において、上記
微小欠陥を除去することにより、シリコンウェーハ表面
に複数の微小ピットが形成されるものである。
That is, according to the pulling method, a large number of micro defects exist in a silicon wafer. In this silicon wafer, a plurality of micro pits are formed on the silicon wafer surface by removing the micro defects described above on the wafer surface and in the vicinity thereof.

本願の第2の発明によれば、引き上げ法によって単結晶
シリコンを引き上げ、さらに該単結晶シリコンからシリ
コンウェーハを作成する。この後、このウェー八表面近
傍の微小欠陥を除去するための方法としてエツチング作
用のあるN Ha OH/ H2O2洗浄液(NH40
H: H2O2: H20=1: 1:5)を用いて従
来の洗浄におけるよりも高い90℃以上の温度で20分
〜60分間洗浄するものである。このエツチングにより
シリコンウェーハはその表面近傍の微小欠陥が除去され
ることとなる。また、シリコンウェーハの表面には直径
0゜05μmから0. 5μmの複数の微小ピットが形
成される。この除去した一例を第1図に示す。第1図は
シリコンウェハの表面近傍を示す断面図であり、シリコ
ンウェーハ10の表面には微小ピット20が形成された
。この微小ピッ)20の直径は0.25μmである。
According to the second invention of the present application, single-crystal silicon is pulled up by a pulling method, and a silicon wafer is further created from the single-crystal silicon. After this, as a method to remove minute defects near the surface of this wafer, an N HaOH/H2O2 cleaning solution (NH40
H:H2O2:H20=1:1:5) for 20 to 60 minutes at a temperature of 90° C. or higher, which is higher than in conventional cleaning. This etching removes minute defects near the surface of the silicon wafer. In addition, the surface of the silicon wafer has a diameter of 0.05 μm to 0.05 μm. A plurality of micro pits of 5 μm are formed. An example of this removal is shown in FIG. FIG. 1 is a cross-sectional view showing the vicinity of the surface of a silicon wafer, in which micro pits 20 were formed on the surface of the silicon wafer 10. As shown in FIG. The diameter of this micropitch 20 is 0.25 μm.

この結果、ULSIの作成においてシリコンウェーハの
表面にシリコン酸化膜を形成した場合、このシリコン酸
化膜とシリコンとの界面における微小欠陥が減少したた
め、そのシリコン酸化膜の耐圧が向上している。ここで
形成したピットの大きさと耐圧測定の結果との関係の一
例を表1に示す。この表1かられかるように、0.05
〜065μmのピットを形成した場合、シリコン酸化膜
の耐圧が向上している。
As a result, when a silicon oxide film is formed on the surface of a silicon wafer in the production of ULSI, the breakdown voltage of the silicon oxide film is improved because the micro defects at the interface between the silicon oxide film and silicon are reduced. Table 1 shows an example of the relationship between the size of the pits formed here and the results of pressure resistance measurements. As seen from this table 1, 0.05
When pits of ~065 μm are formed, the withstand voltage of the silicon oxide film is improved.

表1 表2はアンモニア洗浄液(N Ha OH/ H202
洗浄液; NH4OH: H2O2: H20=1: 
1: 5)を用いてシリコンウェーハを洗浄し、その表
面に複数の微小ピット(直径0.25μm)を形成する
場合の洗浄液の温度と洗浄時間との関係を示している。
Table 1 Table 2 shows the ammonia cleaning solution (N Ha OH/H202
Cleaning liquid; NH4OH: H2O2: H20=1:
1:5) to clean a silicon wafer and form a plurality of micro pits (diameter 0.25 μm) on the surface thereof, the relationship between the temperature of the cleaning solution and the cleaning time is shown.

表2 更に、このシリコンウェーハは洗浄工程において使用さ
れるパーティクルカウンタの標準試料としても有効であ
る。すなわち、このようにして作成したシリコンウェー
ハの微小ピットの数を予め測定しておけば、スクラバー
等により該ウェーハ表面を洗浄することにより、パーテ
ィクル等の異物は完全に除去することができる。したが
って、このシリコンウェーハを再度標準試料として使用
することができることとなる。
Table 2 Furthermore, this silicon wafer is also effective as a standard sample for particle counters used in cleaning processes. That is, by measuring the number of micro pits in the silicon wafer created in this manner in advance, foreign matter such as particles can be completely removed by cleaning the wafer surface with a scrubber or the like. Therefore, this silicon wafer can be used again as a standard sample.

〈実施例〉 以下、本発明の詳細な説明する。<Example> The present invention will be explained in detail below.

この実施例においては、シリコン単結晶の成長には、引
き上げ法(CZ法)が用いられている。
In this embodiment, a pulling method (CZ method) is used to grow the silicon single crystal.

そして、このようにして引き上げ形成した高純度の単結
晶シリコンを、通常条件のプロセスを用いてウェーハ加
工し、研磨する。
The high-purity single-crystal silicon thus pulled and formed is then wafer processed and polished using a process under normal conditions.

このようにして作成したP(100)のシリコンウェー
ハをエツチング作用のあるアンモニア系洗浄液、例えば
NH4OH/H2O2/H20液(1:1:5)を用い
て、エツチング作用を強くするために通常よりも高温で
ある90℃で、20分間程度洗浄する。
The thus prepared P(100) silicon wafer is etched using an ammonia-based cleaning solution that has an etching effect, such as NH4OH/H2O2/H20 solution (1:1:5), to make the etching effect stronger than usual. Wash at a high temperature of 90°C for about 20 minutes.

この結果、シリコンウェーハの表面において微小欠陥が
存在する部分には、例えば直径0.25μm程度の大き
さの微小ピットが形成されるものである。
As a result, micro pits with a diameter of, for example, about 0.25 μm are formed in areas where micro defects exist on the surface of the silicon wafer.

4、4,

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る微小ピットの発生を示すシリコン
ウェーハの断面図である。
FIG. 1 is a cross-sectional view of a silicon wafer showing the occurrence of micro pits according to the present invention.

Claims (2)

【特許請求の範囲】[Claims] (1)引き上げ法により形成されたシリコンウェーハに
おいて、そのウェーハ表面に直径0.5〜0.05μm
の大きさの複数の微小ピットを形成したことを特徴とす
るシリコンウェーハ。
(1) In silicon wafers formed by the pulling method, the wafer surface has a diameter of 0.5 to 0.05 μm.
A silicon wafer characterized in that a plurality of micro pits of a size of .
(2)引き上げ法により形成されたシリコンウェーハに
おいて、アンモニア洗浄液を用いてそのシリコンウェー
ハの表面を所定条件で洗浄することを特徴とするシリコ
ンウェーハの製造方法。
(2) A method for manufacturing a silicon wafer, which comprises cleaning the surface of a silicon wafer formed by a pulling method using an ammonia cleaning solution under predetermined conditions.
JP2043593A 1990-02-23 1990-02-23 Silicon wafer and method of manufacturing the same Expired - Lifetime JP2689007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2043593A JP2689007B2 (en) 1990-02-23 1990-02-23 Silicon wafer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2043593A JP2689007B2 (en) 1990-02-23 1990-02-23 Silicon wafer and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH03246938A true JPH03246938A (en) 1991-11-05
JP2689007B2 JP2689007B2 (en) 1997-12-10

Family

ID=12668099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2043593A Expired - Lifetime JP2689007B2 (en) 1990-02-23 1990-02-23 Silicon wafer and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2689007B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434751A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Washing method for silicon wafer
JPH02100320A (en) * 1988-10-06 1990-04-12 Fujitsu Ltd Manufacture of silicon wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434751A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Washing method for silicon wafer
JPH02100320A (en) * 1988-10-06 1990-04-12 Fujitsu Ltd Manufacture of silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies

Also Published As

Publication number Publication date
JP2689007B2 (en) 1997-12-10

Similar Documents

Publication Publication Date Title
JP3252702B2 (en) Method for manufacturing semiconductor single crystal mirror-finished wafer including vapor phase etching step and semiconductor single crystal mirror wafer manufactured by this method
US6376335B1 (en) Semiconductor wafer manufacturing process
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
JP5278549B2 (en) Silicon wafer cleaning method and epitaxial wafer manufacturing method using the cleaning method
TW229324B (en) Low cost method of fabricating epitaxial semiconductor devices
JP2006222453A (en) Silicon wafer, method for manufacturing the same, and soi wafer
JP6933187B2 (en) Method for removing metal impurities from semiconductor silicon wafers
JP5682471B2 (en) Silicon wafer manufacturing method
JP3620683B2 (en) Manufacturing method of semiconductor wafer
JPH0817163B2 (en) Epitaxial wafer manufacturing method
JPH1092777A (en) Manufacture of semiconductor wafer
JP2010034128A (en) Production method of wafer and wafer obtained by this method
JP3202305B2 (en) Manufacturing method and inspection method of mirror surface wafer
JPH0442893A (en) Silicon wafer
JP4066202B2 (en) Manufacturing method of semiconductor wafer
JP2007150167A (en) Surface grinding method and manufacturing method of semiconductor wafer
JPH03246938A (en) Silicon wafer and its manufacture
JP2006120819A (en) Semiconductor wafer and manufacturing method therefor
JP3274810B2 (en) Method for cleaning sand-blasted semiconductor wafer and semiconductor wafer cleaned by this method
JPH11126771A (en) Etching process of semiconductor wafer and manufacture thereof having process thereof
JPS5885534A (en) Manufacture of semiconductor silicon
JP2571972B2 (en) Manufacturing method of silicon wafer
JP2894154B2 (en) Method for measuring the depth of the affected layer on the silicon wafer surface
JPH0319688B2 (en)
KR980011977A (en) Mirror-polished wafer manufacturing method