JP2894154B2 - Method for measuring the depth of the affected layer on the silicon wafer surface - Google Patents

Method for measuring the depth of the affected layer on the silicon wafer surface

Info

Publication number
JP2894154B2
JP2894154B2 JP14863093A JP14863093A JP2894154B2 JP 2894154 B2 JP2894154 B2 JP 2894154B2 JP 14863093 A JP14863093 A JP 14863093A JP 14863093 A JP14863093 A JP 14863093A JP 2894154 B2 JP2894154 B2 JP 2894154B2
Authority
JP
Japan
Prior art keywords
etching
silicon wafer
depth
rate
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14863093A
Other languages
Japanese (ja)
Other versions
JPH06338548A (en
Inventor
寿 桝村
清 鈴木
正己 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP14863093A priority Critical patent/JP2894154B2/en
Publication of JPH06338548A publication Critical patent/JPH06338548A/en
Application granted granted Critical
Publication of JP2894154B2 publication Critical patent/JP2894154B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、CZ法により引き上げ
られたシリコン単結晶インゴットを加工することにより
得られるシリコンウエーハに関し、ウエットエッチング
により、該シリコンウエーハの鏡面研磨された表面に発
生するエッチピットの個数を測定することによって、該
シリコンウエーハの鏡面に存在する加工変質層の深さを
間接的に測定する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon wafer obtained by processing a silicon single crystal ingot pulled up by the CZ method, and relates to an etch pit generated on a mirror-polished surface of the silicon wafer by wet etching. The present invention relates to a method for indirectly measuring the depth of a work-affected layer existing on a mirror surface of the silicon wafer by measuring the number of the layers .

【0002】[0002]

【従来の技術】半導体デバイスの製造に用いられるシリ
コンウエーハは通常、シリコン単結晶インゴットについ
て外径研削、オリエンテーションフラット加工、スライ
シング、面取り、ラッピング、エッチング、鏡面研磨の
順に加工を施すことにより作製される。この鏡面研磨加
工は、通常、軟質な研磨クロス及びアルカリ成分と砥粒
を含んだ研磨剤を用いて、いわゆるメカノケミカル研磨
で行われており、一般にはメカノケミカル研磨加工表面
には加工変質層が存在しないといわれている。ところが
本発明者の研究によれば、前記鏡面研磨工程において、
シリコンウエーハ表面に層厚の薄い加工変質層の存在が
知見されている。この加工変質層は、前記スライスから
ラッピング工程に至る機械加工による加工変質(加工
歪)と比べた場合、歪の大きさや深さが小さい点で異な
るものの、該加工変質と基本的には同じものである。し
かも、この加工変質層は、半導体デバイスを製造する
際、シリコンウエーハの表面部に微小欠陥、積層欠陥等
の結晶欠陥を発生させる原因となるものであるため、そ
の存在量を抑制したり、該加工変質層の存在量(深さ)
を測定することは、高品質の半導体デバイス製造のため
に極めて重要なことである。
2. Description of the Related Art A silicon wafer used in the manufacture of a semiconductor device is usually manufactured by subjecting a silicon single crystal ingot to outer diameter grinding, orientation flat processing, slicing, chamfering, lapping, etching, and mirror polishing in this order. . This mirror polishing is usually performed by so-called mechanochemical polishing using a soft polishing cloth and an abrasive containing an alkali component and abrasive grains.In general, a damaged layer is formed on the mechanochemical polished surface. It is said that it does not exist. However, according to the study of the present inventors, in the mirror polishing step,
It has been found that a work-affected layer having a small thickness is present on the surface of a silicon wafer. This work-affected layer is basically the same as the work-affected material, although it differs in that the magnitude and depth of the strain are small when compared with the work-affected material (work strain) caused by machining from the slice to the lapping step. It is. In addition, since the process-affected layer is a cause of generating crystal defects such as microdefects and stacking faults on the surface of a silicon wafer when manufacturing a semiconductor device, its abundance can be suppressed, Abundance (depth) of affected layer
Is critical for the production of high quality semiconductor devices.

【0003】[0003]

【発明が解決しようとする課題】しかしながら従来、上
記のようなシリコンウエーハ表面の加工変質層の深さを
正確に測定することは困難であった。本発明は、この点
に鑑みなされたもので、その目的は、シリコンウエーハ
表面の加工変質層の深さを、簡便な操作により正確に測
定することができる方法を提供することにある。本発明
は、(1)CZ法により得られたas−grownのシ
リコンウエーハにはCOP(crystal originated parti
cle)と呼ばれる欠陥がほぼ均一に存在する、(2)この
欠陥はウエットエッチングによってエッチピットとして
顕在化する、(3)該エッチピットの総数はエッチング
量(エッチング深さ)にほぼ比例して増大する、さらに
(4)加工変質層のエッチング速度はバルク層のエッチ
ング速度に比べて高い、との知見に基づいてなされたも
のであって、前記加工変質層とバルク層との境界部分に
おいて、エッチング速度すなわち、エッチピットの増加
速度(増加率)が低下することに着目して完成されたも
のである。
However, conventionally, it has been difficult to accurately measure the depth of the work-affected layer on the silicon wafer surface as described above. The present invention has been made in view of this point, and an object of the present invention is to provide a method capable of accurately measuring the depth of a work-affected layer on a silicon wafer surface by a simple operation. The present invention relates to (1) COP (crystal originated parti) for an as-grown silicon wafer obtained by the CZ method.
(2) These defects become apparent as etch pits by wet etching. (3) The total number of the etch pits increases almost in proportion to the etching amount (etching depth). And (4) the etching rate of the damaged layer is higher than the etching rate of the bulk layer, and the etching is performed at the boundary between the damaged layer and the bulk layer. The speed, that is, the speed at which the etch pits increase (the rate of increase) decreases , and this is completed.

【0004】[0004]

【課題を解決するための手段】請求項1に記載のシリコ
ンウエーハ表面の加工変質層深さの測定方法は、CZ法
により引き上げられたシリコン単結晶インゴットを加工
することによって得られたシリコンウエーハの鏡面研磨
面を、その成分と濃度および温度が一定のエッチング液
でエッチングし、エッチングの総時間と、エッチングに
よりシリコンウエーハの表面に発生するエッチピットの
総数との関係に基づいて、エッチピットの増加率が低下
する時点を検出してエッチング開始時点から前記エッチ
ピットの増加率が低下する時点までのエッチング時間t
d を求めるとともに、エッチピット増加率低下前におけ
るエッチピット増加率A1 とエッチピット増加率低下後
のエッチピット増加率A2 を求め、他方加工変質層を除
いたバルク層のエッチング速度αを別途求めておき、下
式によりシリコンウエーハ表面の加工変質層深さDd を
求めることを特徴とする。 Dd (A1 /A2 )×α×td
According to a first aspect of the present invention, there is provided a method for measuring the depth of a damaged layer on the surface of a silicon wafer, the method comprising the steps of: processing a silicon single crystal ingot pulled up by a CZ method; Etch the mirror-polished surface with an etchant having a constant component, concentration and temperature, and increase the number of etch pits based on the relationship between the total etching time and the total number of etch pits generated on the surface of the silicon wafer by the etching. Rate falls
A time point of to etching time t from the etching start point to the point where the rate of increase in the etch pits is reduced
d and the etch pit increase rate A1 before the etch pit increase rate is reduced and the etch pit increase rate A2 after the etch pit increase rate is reduced, and the etching rate α of the bulk layer excluding the work-affected layer is separately determined. The method is characterized in that the depth Dd of the damaged layer on the surface of the silicon wafer is obtained by the following equation. Dd (A1 / A2) × α × td

【0005】請求項2に記載のシリコンウエーハ表面の
加工変質層深さの測定方法は、前記エッチング液として
水酸化アンモニウムと、過酸化水素と、水との混合液を
用いることを特徴とする。
[0005] The surface of the silicon wafer according to claim 2
The method for measuring the depth of the affected layer is characterized in that a mixture of ammonium hydroxide, hydrogen peroxide and water is used as the etching solution.

【0006】請求項3に記載のシリコンウエーハ表面の
加工変質層深さの測定方法は、エッチピットの数をパー
ティクルカウンタにて測定することを特徴とする。
[0006] The surface of the silicon wafer according to claim 3
The method of measuring the depth of the work-affected layer is characterized in that the number of etch pits is measured with a particle counter.

【0007】[0007]

【作用】請求項1に記載の測定方法において、加工変質
層ではエッチング速度が一定であり、かつ加工変質層内
にはCOPがほぼ均一に存在するため、発生するエッチ
ピットの総数は、エッチング時間とほぼ比例して増大す
る。同じ理由から、バルク層でも発生するエッチピット
の総数は同様に、エッチング時間とほぼ比例して増大す
る。この場合、バルク層のエッチング速度は加工変質層
に比べて低いため、加工変質層全体がエッチングで除去
された時点以降ではエッチピットの増加率A1 がA2 に
低下する。ここで、加工変質層のエッチング速度をRd
,バルク層のエッチング速度をRb とすると、 A1 /A2 =Rd /Rb なる関係が成り立つ。ここで、Rb は別途求めて既知の
値αとすることができるから Rd =(A1 /A2 )×α となる。よって、加工変質層深さDd は Dd =Rd ×td =(A1 /A2 )×α×td で求められる。
In the measuring method according to claim 1, since the etching rate is constant in the affected layer and the COP is substantially uniform in the affected layer, the total number of generated etch pits is determined by the etching time. And increase almost in proportion. For the same reason, the total number of etch pits that occur in the bulk layer also increases substantially in proportion to the etching time. In this case, since the etching rate of the bulk layer is lower than that of the affected layer, the rate of increase of the etch pits A1 becomes A2 after the entire affected layer is removed by etching.
descend. Here, the etching rate of the affected layer is Rd
If the etching rate of the bulk layer is Rb, the relationship of A1 / A2 = Rd / Rb holds. Here, since Rb can be separately obtained and set to a known value α, Rd = (A1 / A2) × α. Therefore, the depth Dd of the work-affected layer can be obtained as follows: Dd = Rd × td = (A1 / A2) × α × td

【0008】本発明によりエッチングを行う場合、その
エッチング液の成分・濃度・温度およびエッチング速度
は格別限定されるものではないが、エッチング速度が高
すぎるときには、非常に短時間で加工変質層が除去され
るためエッチピットの増加率が低下する時点の検出が困
難になり、逆にエッチング速度が低すぎると、エッチピ
ットの観察に時間がかかり、加工変質層深さの測定に長
時間を要することになる。請求項2に記載のエッチング
液は、この意味において適切なエッチング速度を有し、
従って長時間を要することなく、加工変質層におけるエ
ッチピット増加速度の測定を行うことができるものであ
る。
In the case of performing etching according to the present invention, the components, concentrations, temperatures and etching rates of the etching solution are not particularly limited. However, when the etching rate is too high, the affected layer is removed in a very short time. Therefore, it is difficult to detect when the rate of increase of the etch pits decreases.Conversely, if the etching rate is too low, it takes a long time to observe the etch pits, and it takes a long time to measure the depth of the affected layer. become. The etchant according to claim 2 has an appropriate etching rate in this sense,
Therefore, it is possible to measure the increase rate of the etch pit in the affected layer without requiring a long time.

【0009】また、請求項3によりエッチピットの数を
パーティクルカウンタで測定することにより、エッチピ
ット(COP)の数を正確にかつ簡便に測定できる。
In addition, the number of etch pits (COP) can be accurately and simply measured by measuring the number of etch pits with a particle counter.

【0010】[0010]

【実施例】次に、本発明を実施例により更に詳細に説明
する。 実施例1 CZ法で得られ、引上げ方位が<100>のシリコン単
結晶インゴットを常法の加工工程で処理し、pH10の
研磨液を用いて鏡面研磨した後の2枚のシリコンウエー
ハ(直径125mm、抵抗率8〜12Ωcm)をサンプ
ルとした。フッ酸として濃度20重量%(室温)のもの
を用い、エッチング液として、容積比が、水酸化アンモ
ニウム(28重量%):過酸化水素(30重量%):水
=0.05:1:10の混合液(室温)を使用し、各ウ
エーハについて以下の手順で処理してパーティクルカウ
ンタ(日立 LS6000)によりエッチピットの数を
COPの数として測定した。 処理1:前記フッ酸で洗浄した後、前記エッチング液で
30秒間エッチング後、エッチング面を前記パーティク
ルカウンタで観察、 処理2:前記エッチング液により1分間処理の後、エッ
チング面を前記パーティクルカウンタで観察、以下、処
理2と同一の操作を延べn回繰り返す。 この場合、フッ酸で洗浄処理するのは、鏡面研磨後のウ
エーハ表面に残留する研磨剤や異物を除去するためであ
る。なお、フッ酸には加工変質層やバルク層のエッチン
グ作用はない。
Next, the present invention will be described in more detail with reference to examples. Example 1 Two silicon wafers (125 mm in diameter) after processing a silicon single crystal ingot obtained by the CZ method and having a pulling orientation of <100> in a conventional processing step, and mirror-polished with a polishing solution of pH 10 , And a resistivity of 8 to 12 Ωcm). Hydrofluoric acid having a concentration of 20% by weight (room temperature) was used, and the volume ratio of the etching solution was ammonium hydroxide (28% by weight): hydrogen peroxide (30% by weight): water = 0.05: 1: 10. Using the mixture (at room temperature), each wafer was processed according to the following procedure, and the number of etch pits was measured as the number of COPs with a particle counter (Hitachi LS6000). Treatment 1: After washing with the hydrofluoric acid, etching with the etching solution for 30 seconds, observing the etched surface with the particle counter. Treatment 2: After treating with the etching solution for 1 minute, observing the etched surface with the particle counter. Hereinafter, the same operation as the process 2 is repeated n times in total. In this case, the cleaning treatment with hydrofluoric acid is for removing abrasives and foreign matters remaining on the wafer surface after mirror polishing. It should be noted that hydrofluoric acid does not have an effect of etching the affected layer or the bulk layer.

【0011】そして、上記繰り返し操作を行い、加工変
質層が完全に除去されたと思われる程充分に長くエッチ
ングを行った後のパーティクルマップをベースに各操作
ごとのパーティクルマップの重ね合わせを実施し、同じ
位置にあるパーティクルを、COPに起因して発生した
エッチピットと判定して処理1〜nによるエッチング総
時間と、エッチピット総数との関係をプロットした。な
お、エッチピットは一度発生すれば同じ位置に存在する
がエッチング時点で付着するパーティクルはエッチング
前後で脱離・付着が起こりその位置はずっと同じ位置に
ないため、エッチピットとパーティクルを分離計測する
ことが可能となる。以上の処理1〜nおよびプロッティ
ングの作業を同一サンプルについて繰り返して行い、エ
ッチングの総時間と、エッチピットの総数との関係を示
すグラフが急激に折れ曲がる点を求めた。この点におけ
るエッチングの総時間は、エッチングにより加工変質層
全体が溶解除去されたエッチング時間であることを示す
ものである。
[0011] Then, the above operation is repeated, and a particle map for each operation is superimposed on the basis of the particle map after the etching has been performed for a sufficiently long time so that the deteriorated layer is considered to be completely removed. Particles at the same position were determined to be etch pits generated due to the COP, and the relationship between the total etching time in processes 1 to n and the total number of etch pits was plotted. Once an etch pit is generated, it will be present at the same position, but particles that adhere at the time of etching will be detached and adhered before and after etching, and the position will not be at the same position. Becomes possible. The above processes 1 to n and the plotting work were repeatedly performed for the same sample, and a point at which a graph showing the relationship between the total etching time and the total number of etch pits was sharply bent was obtained. The total etching time at this point indicates the etching time during which the entire affected layer was dissolved and removed by etching.

【0012】以上の結果を図1に示す。この図は横軸を
エッチングの総時間とし、縦軸を発生したエッチピット
の総数としたものである。この図から、エッチング総時
間がtd =5分の時点で加工変質層全体が溶解除去さ
れ、それ以降ではバルク層がエッチングされているこ
と、加工変質層のエッチピット増加率は30.9個/m
inであり、バルク層のエッチピット増加率は3.6個
/minであることがわかる。一方、別の実験により鏡
面研磨後のシリコンウエーハについては、上記エッチン
グ液によるバルク層のエッチング速度は0.15nm/
minである。よって、次式によりシリコンウエーハ表
面の加工変質層深さDd が求められる。 Dd =Rd ×td =(A1 /A2 )×α×td =(30.9/3.6)×0.15×5=6.4nm
FIG. 1 shows the above results. In this figure, the horizontal axis represents the total etching time, and the vertical axis represents the total number of generated etch pits. From this figure, it can be seen that when the total etching time is t d = 5 minutes, the entire affected layer is dissolved and removed, and thereafter, the bulk layer is etched, and the etch pit increase rate of the affected layer is 30.9. / M
in, the etch pit increase rate of the bulk layer is 3.6 / min. On the other hand, according to another experiment, the etching rate of the bulk layer of the silicon wafer after the mirror polishing was 0.15 nm /
min. Therefore, damaged layer depth D d of the silicon wafer surface is determined by the following equation. D d = R d × t d = (A 1 / A 2 ) × α × t d = (30.9 / 3.6) × 0.15 × 5 = 6.4 nm

【0013】[0013]

【発明の効果】以上の説明で明らかなように、請求項1
に記載のシリコンウエーハ表面の加工変質層深さの測定
方法によれば、ウエットエッチングで発生するエッチピ
ットの個数を測定する操作を繰り返すことにより、簡便
な操作により加工変質層の深さを正確に測定することが
できる効果がある。請求項2に記載のシリコンウエーハ
表面の加工変質層深さの測定方法によれば、加工変質層
のエッチング速度が適切なものとなり、前記エッチピッ
トの発生速度が低下する時点を、より短時間内に見出す
ことができ、従って、加工変質層の深さ測定に要する時
間を短縮することができる効果がある。請求項3に記載
のシリコンウエーハ表面の加工変質層深さの測定方法に
よれば、エッチピットの数をパーティクルカウンタによ
り測定するため、簡便な操作により正確に測定すること
ができる効果がある。
As is apparent from the above description, claim 1
According to the method for measuring the depth of a damaged layer on a silicon wafer surface described in the above section, by repeating the operation of measuring the number of etch pits generated by wet etching, the depth of the affected layer can be accurately determined by a simple operation. There is an effect that can be measured. According to the method for measuring the depth of a damaged layer on the surface of a silicon wafer according to claim 2, the time at which the etching rate of the damaged layer becomes appropriate and the time at which the generation rate of the etch pits decreases falls within a shorter time. Therefore, there is an effect that the time required for measuring the depth of the affected layer can be reduced. According to the method for measuring the depth of a damaged layer on a silicon wafer surface according to the third aspect, since the number of etch pits is measured by a particle counter, there is an effect that accurate measurement can be performed by a simple operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例の結果を示すグラフである。FIG. 1 is a graph showing a result of an example of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 正己 福島県西白河郡西郷村大字小田倉字大平 150番地 信越半導体株式会社 半導体 白河研究所内 (56)参考文献 特開 平2−130848(JP,A) 特開 平4−125946(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01N 21/88 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Masaki Nakano 150 Odakura Odaikura, Nishigo-mura, Nishishirakawa-gun, Fukushima Prefecture Shin-Etsu Semiconductor Co., Ltd. Semiconductor Shirakawa Research Laboratory (56) References JP-A-2-130848 (JP, A) JP-A-4-125946 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/66 G01N 21/88

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CZ法により引き上げられたシリコン単
結晶インゴットを加工することによって得られたシリコ
ンウエーハの鏡面研磨面を、その成分と濃度および温度
が一定のエッチング液でエッチングし、エッチングの総
時間と、エッチングによりシリコンウエーハの表面に発
生するエッチピットの総数との関係に基づいて、エッチ
ピットの増加率が低下する時点を検出してエッチング開
始時点から前記エッチピットの増加率が低下する時点ま
でのエッチング時間td を求めるとともに、エッチピッ
ト増加率低下前におけるエッチピット増加率A1 とエッ
チピット増加率低下後のエッチピット増加率A2 を求
め、他方加工変質層を除いたバルク層のエッチング速度
αを別途求めておき、下式によりシリコンウエーハ表面
加工変質層深さDd を求めることを特徴とするシリコン
ウエーハ表面の加工変質層深さの測定方法。 Dd =(A1 /A2 )×α×td
1. A mirror polished surface of a silicon wafer obtained by processing a silicon single crystal ingot pulled up by a CZ method is etched with an etching solution having a constant component, concentration and temperature, and a total etching time And, based on the relationship between the total number of etch pits generated on the surface of the silicon wafer due to etching, the point at which the rate of increase of the etch pits decreases, and from the time of etching start to the point at which the rate of increase of the etch pits decreases And the etch pit increase rate A1 before the etch pit increase rate is reduced and the etch pit increase rate A2 after the etch pit increase rate is reduced, and the etching rate α of the bulk layer excluding the work-affected layer is determined. Separately, the depth Dd of the damaged layer of the silicon wafer surface processing is calculated by the following equation. Method of measuring the damaged layer depth of the silicon wafer surface, characterized in Rukoto. Dd = (A1 / A2) × α × td
【請求項2】 前記エッチング液として、水酸化アンモ
ニウムと、過酸化水素と、水との混合液を用いることを
特徴とする請求項1に記載のシリコンウエーハ表面の
工変質層深さの測定方法。
As claimed in claim 2 wherein said etching solution, and ammonium hydroxide, hydrogen peroxide and, a silicon wafer surface according to claim 1 which comprises using a mixture of water pressure
How to measure the depth of damaged layer .
【請求項3】 エッチピットの数をパーティクルカウン
タにて測定することを特徴とする請求項1に記載のシリ
コンウエーハ表面の加工変質層深さの測定方法。
3. A damaged layer depth measurement methods of the silicon wafer surface according to claim 1, characterized by measuring the number of etch pits in a particle counter.
JP14863093A 1993-05-27 1993-05-27 Method for measuring the depth of the affected layer on the silicon wafer surface Expired - Lifetime JP2894154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14863093A JP2894154B2 (en) 1993-05-27 1993-05-27 Method for measuring the depth of the affected layer on the silicon wafer surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14863093A JP2894154B2 (en) 1993-05-27 1993-05-27 Method for measuring the depth of the affected layer on the silicon wafer surface

Publications (2)

Publication Number Publication Date
JPH06338548A JPH06338548A (en) 1994-12-06
JP2894154B2 true JP2894154B2 (en) 1999-05-24

Family

ID=15457090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14863093A Expired - Lifetime JP2894154B2 (en) 1993-05-27 1993-05-27 Method for measuring the depth of the affected layer on the silicon wafer surface

Country Status (1)

Country Link
JP (1) JP2894154B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189677A (en) * 1996-12-27 1998-07-21 Komatsu Electron Metals Co Ltd Evaluation method for silicon wafer
CN105300999B (en) * 2015-10-19 2018-03-06 中国电子科技集团公司第四十六研究所 A kind of the defects of MEMS silicon single crystal the method for inspection

Also Published As

Publication number Publication date
JPH06338548A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
US7226864B2 (en) Method for producing a silicon wafer
TWI292586B (en)
JPH04192345A (en) Method of testing characteristic of single-crystal silicon
JP2005175106A (en) Method for processing silicon wafer
US6600557B1 (en) Method for the detection of processing-induced defects in a silicon wafer
EP1956641A1 (en) Method for grinding surface of semiconductor wafer and method for manufacturing semiconductor wafer
JP3202305B2 (en) Manufacturing method and inspection method of mirror surface wafer
JP6610443B2 (en) Surface defect inspection method for semiconductor silicon wafer
JP2894154B2 (en) Method for measuring the depth of the affected layer on the silicon wafer surface
JP3686910B2 (en) Etching method of silicon wafer
JP3651440B2 (en) Silicon wafer evaluation method and etching solution thereof
JPH0729878B2 (en) Silicon wafer
JP3717691B2 (en) Silicon wafer evaluation method
JP3274810B2 (en) Method for cleaning sand-blasted semiconductor wafer and semiconductor wafer cleaned by this method
JP2985583B2 (en) Inspection method of damaged layer on mirror-finished surface of silicon wafer and thickness measurement method
JPH11233485A (en) Semiconductor wafer and machining method therefor
JPH1167742A (en) Etching solution for semiconductor substrate and etching
RU2072585C1 (en) Method of preparation of semiconductor substrates
JP4075426B2 (en) Silicon wafer manufacturing method
JP7279753B2 (en) Silicon wafer cleaning method and manufacturing method
JPH09260447A (en) Particle monitor-oriented silicon single-crystal wafer, and its manufacture
JP3491523B2 (en) Processing method of semiconductor wafer
JP2802702B2 (en) Evaluation and management method of sandblast condition in silicon single crystal wafer
JP2689007B2 (en) Silicon wafer and method of manufacturing the same
JP2001176862A (en) Silicon wafer, etching liquid and method of etching therefor