JPH03245784A - モータ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、基準周波数とモータの回転周波数とを比較
し、基準周波数に同期するようにモータの位相制御を行
うことにより、モータの回転制御を行うモータ制御装置
に関する。

（従来の技術） 負荷トルーク、電源電圧、周囲温度の変動に対しても回
転速度を安定に保つ場合、水晶発振器を基準発振器とし
て使用して安定な基準周波数を作り、この基準周波数に
同期するように位相制御をかける方法が用いられている
。しかしながら、位相比較だけによる制御では、モータ
を起動させてから目標回転数に安定するまでの引き込み
時間が長くなったり、また、異なる回転数で安定に回転
することがある。そこで、通常は位相制御に加えてモー
タの回転周波数と基準周波数とを比較して周波数制御が
行われている。

このため、モータの回転周波数と基準周波数との位相差
、および周波数差とを個別に求めるためのカウンタが必
要であり、さらに位相差、周波数差のそれぞれに比例し
た出力を作り出し、それぞれの出力に対して適当なゲイ
ンを与えて合成した出力を作るため、回路構成が複雑に
なり、部品点数が増えてコストアップになるとともに、
ゲイン変更に際しては部品交換が必要であり、異なる制
御系ではハードウェアを共通化して使用できないという
問題があった。

（発明が解決しようとする課題） この発明は、回路構成が複雑になり、部品点数が増えて
コストアップになるとともに、ゲイン変更に際しては部
品交換が必要であり、異なる制御系ではハードウェアを
共通化して使用できないという欠点を除去するものであ
り、簡単な回路構成により位相制御と周波数制御とが行
え、しかも集積化が容易で安価であり、プログラマブル
にサーボゲインを可変できるモータ制御装置を提供する
ことを目的とする。

［発明の構成］ （課題を解決するための手段） この発明のモータ制御装置は、基準周波数に同期させて
モータの回転数を制御するものにおいて、上記モータの
回転速度に応じた周波数信号を検出する検出手段、クロ
ックを発生する発生手段、この発生手段からのクロック
をカウントする計数手段、上記検出手段により周波数信
号を検出するごとに上記計−数手段のカウント値をラッ
チするラッチ手段、このラッチ手段のラッチ内容に応じ
て基準周波数の周波数差と位相差とを演算する演算手段
、およびこの演算手段により演算された基準周波数の周
波数差と位相差とに応じて、上記モータへの供給電力を
制御する給電制御手段から構成されている。

（作用） この発明は、基準周波数に同期させてモータの回転数を
制御するものにおいて、上記モータの回転速度に応じた
周波数信号を検出手段で検出する、クロックを発生する
発生手段からのクロックを計数手段でカウントし、上記
検出手段により周波数信号を検出するごとに上記計数手
段のカウント値をラッチし、このラッチ内容に応じて基
準周波数の周波数差と位相差とを演算し、この演算され
た基準周波数の周波数差と位相差とに応じて、上記モー
タへの供給電力を制御するようにしたものである。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図において、１はモータで、モータ１の回転速度に
比例した周波数信号がＦ　Ｃ（ＦｒｅｑｕｅｎｃｙＧｅ
ｎｅｒａｔｏｒ　）回路２で検出されるようになってい
る。ＦＣ回路２は、例えば検出コイルまたは磁気センサ
とマグネットとからなるタコジェネレータ、フォトイン
タラプタとスリット円板とからなるシャフトエンコーダ
等によって発生する信号を整形して、周波数信号として
のＦＧパルス３として出力するものである。

このＦＧ回路２からのＦＧ信号３はＤタイプフリップフ
ロップ（ＦＦ回路）２２のデータ端子りに入力され、こ
のＦＦ回路２２のセット出力Ｑは次段のＤタイプフリッ
プフロップ（ＦＦ回路）２３のデータ端子りに入力され
ている。上記ＦＦ回路２２．２３のクロック端子ＣＫに
は発振回路１０からのクロック信号１１が入力されてお
り、それぞれクロック信号１１に同期して動作するよう
になっている。上記発振回路１０からの発振信号の周波
数は、水晶発振子（図示しない）により決定されており
、その発振周波数は、たとえば８゜８４７３６ＭＩＩｚ
に設定されている。

また、発振回路１０からのクロック信号１１は、同期回
路８、およびカウンタ１２に出力されている。

上記ＦＦ回路２２のセット出力ＱとＦＦ回路２３のリセ
ット出力Ｑとはオア回路２４により第２図（ａ）に示す
ように、クロック信号１１の１クロック分のパルス２５
を出力する。

パルス２５はＤタイプフリップフロップ（ＦＦ回路）４
のプリセット端子ＰＲに入力され、ＦＦ回路４のセット
出力Ｑはトリガ信号５としてタイマ６および同期回路８
に出力されている。そして、タイマ６のタイマ信号７は
ＦＦ回路４のクロ・ツク端子ＣＫに出力されている。こ
こで、タイマ６は、第２図（ａ）に示すようにトリガ信
号５の立上りに同期して所定時間、タイマ信号７を出力
（０）し、トリガ信号５をリセット（０）する動作を行
うものである。同期回路８はトリガ信号５からクロック
信号１１に同期した所定パルス幅のパルス信号９を発生
するものである。

カウンタ１２はクロック信号１１をカウントクロックと
して動作する２０ビツトフリーランニングカウンタであ
る。カウンタ１２のカウンタ値１３は上記パルス信号９
をラッチ信号としてカウンタラッチ１４にラッチされ、
データバス１５を介してＣｅｎｔｒａｌ　Ｐｒｏｃｅｓ
ｓｉｎｇ　Ｕｎ！ｔ　　（ＣＰ　Ｕ　）　１６に読み込
まれるようになっている。

ここで、パルス信号９はＣＰＵ１６への割り込み要求信
号として作用し、ＣＰＵ１６がメインプログラム実行中
に割り込み処理プログラムに分岐させるもので、上記カ
ウンタラッチ１４のカウンタ値を割り込み処理プログラ
ムの中で読み込むようになっている。

ＲＯＭ１７はメインプログラム、割り込みプログラム等
の制御プログラムを記憶するもので、ＣＰＵ１６はこの
プログラムにしたがって動作するようになっている。Ｒ
ＡＭ１８は、ＣＰＵ１６の作業用バッファとして用いら
れるようになっている。

Ｄ／Ａコンバータ１９は後述する周波数差と位相差によ
り計算されたディジタル量を電圧に変換して出力するも
ので、例えば、Ｒ−２Ｒラダ一抵抗回路網を用いた８ビ
ツトＤ／Ａコンバータが使用されている。Ｄ／Ａコンバ
ータ１９の制御電圧出力は給電制御信号２０として次段
のドライバ２１へ供給され、ドライバ２１は制御電圧出
力の電圧値に応じた電力をモータ１に供給するようにな
っている。ここでＤ／Ａコンバータ１９は次のデータが
書き換えられるまで出力を保持するようになっている。

上記ＦＦ回路４．２２．２３、タイマ６、同期回路８、
発振回路１０、カウンタ］２、カウンタラッチ１４、お
よびＤ／Ａコンバータ１９により、モータ制御回路２６
が構成されている。

上記のような構成において、モータ１の回転数が極端に
上昇したり、またＦＧパルス３の波形が割れたりしても
、第２図（ｂ）に示すように、タイマ６が動作中の間は
タイマ６のトリガ信号５は影響を受けない。したがって
、タイマ時間よりも短い周期のＦＧパルス３の入力はタ
イマ６の働きで禁止されるので、パルス信号９もタイマ
時間より短い周期で発生することがなく、頻繁に割り込
み要求が発生してＣＰＵ１６が制御不能にならないよう
になっている。タイマ６のタイマ時間はモータ１の目標
回転数で回転するときに発生するＦＧパルス３の周期よ
り若干中さい値が設定されている。また、タイマ６がク
ロック信号１１をカウントさせて動作するカウンタ方式
のもので、ＣＰＵ１６によってカウンタ値を設定できる
ようにすれば、モータ１の回転数に応じてフレキシブル
にタイマ時間を作ることができる。

第３図は２０ビツトフリーランニングのカウンタ１２の
カウンタ値１３とパルス信号９、およびカウンタラッチ
１４にラッチされるデータ１４ａとの関係を示すタイム
チャートである。カウンタ１２はクロック信号１１を０
からＦＦＦＦＦよ、までアップカウントし、ターミナル
値ＦＦＦＦＦＨになると再び０に戻り、カウント動作を
続けるものである。ニーこで、例えば、モータ１を停止
状態から起動させるとＦＣ回路２によりＦＧパルス３が
発生し、これに同期してパルス信号９が発生する。パル
ス信号９はモータ１の回転数の上昇に比例して周波数を
上げて行き、このパルス信号９によってカウンタ１２の
カウンタ値１３がカウンタラッチ１４ａとしてラッチさ
れる。いま、モータ１の目標回転数はカウンタ１２が１
００００ｏをカウントする時間Ｔに設定されている。す
なわち、クロック信号１１の周波数は、いま８　、８４
７３６ＭＨｚであるので、目標回転数に達したときのパ
ルス信号９の周期は （６５５３Ｂ／８．８４７３６ｘ　１０６）　−７，４
０７ｘ　１０−’（ｓｅｅ）で与えられる。

したがって、パルス信号９が発生する毎にカウンタ値１
３がカウンタラッチ１４にラッチされると同時に、ＣＰ
Ｕ１６に割り込み要求が発生するので、ＣＰＵ１６は割
り込み処理プログラム内で、データ１４ａを読み込み、
前回の割り込み処理でＲＡＭＩ　８に格納しである前デ
ータを読み出して、両者の差を求めることにより、パル
ス信号９の周期を求めることができる。すなわち、モー
タ１の回転数を求めることができる。さらに、基準値１
００００ｎとパルス信号９の周期とを比較すれば、目標
回転数に対してオーバスピードであるか、アンダスピー
ドであるかが判定できる。

モータ１が目標回転数で安定して回転しているときは、
例えば、カウンタ１２が０〜 ＦＦＦＦＦ、までカウント動作を行う間にパルス信号９
は１６回光発生るようになる。いま、カウンタ１２を１
６ビツトのフリーランニングカウンタとし、モータ１の
目標回転数をカウンタ１２か１００００）１をカウンタ
する時間Ｔに設定した場合、第４図に示すようにデータ
１４ａのデータＤ　ｎ−２とデータＤ　ｎ−１との関係
においては、両者の差を求めれば上記と同様にモータ］
の回転数を求めることができる。

しかしながら、データＤｎ−１とデータＤｎとの場合で
は、両者の差が△Ｄか△Ｄ′であるかが不明である。す
なわち、データ１４ａのうち、２つのデータ間に一カウ
ンタ１２が０〜０ＦＦＦＦ□をカウントするサイクルが
少なくとも１つ発生するような場合には、回転数を正確
に求めることは不可能であり、モータ１の回転数が目標
回転数付近で微妙に変化している場合、または、モータ
１が起動してから目標回転数に達する過程では、このよ
うなケースは頻繁に発生するようになる。

したがって、カウンタ１２の最大カウント数は、目標回
転数に相当する間にカウントされるカウント数（この発
明では１０１００Ｏ０の少なくとも２倍以上設けること
が必要で、さらに大きく設ければそれほど低速回転から
の回転数計測が正確に行えるようにもなる。この発明で
は、カウンタ１２の最大カウント数はＯ＝　Ｆ　Ｆ　Ｆ
　Ｆ　Ｆ　Ｈなので、時間Ｔに対するカウント数１００
００）１の１６倍となっており、上記のような不具合を
発生することがなく、目標回転数よりも数分の１の回転
数で回っているときも正確に回転数を求めることができ
る。

次に位相差について説明する。第５図に示すように、カ
ウンタ１２が１００ＯＯＨ（０〜ＯＦＦＦＦＭ）をカウ
ントする時間、すなわち周期Ｔをパルス信号９の基準周
期とする場合、基準クロック２３を仮想することができ
る。いま、例えば、基準クロック２３をデユーティ５０
％の矩形波と仮定すると、カウンタ１２が８０００　。

（１００００）１の半数）をカウントする毎に反転する
ことになる。

したがって、カウンタ１２の下位１６ビツトに注目すれ
ば、基準クロック２３を仮想的に設定できる。そこで、
’ｍ６図に示すように、カウンタ１２の下位１６ビツト
の最大値Ｆ　Ｆ　Ｆ　ＦＨに対して、パルス信号９によ
りラッチされたカウンタラッチ１４の下位１６ビツトの
データ１４ｂとの差△Ｐｎを求めることにより、基準ク
ロック２３とパルス信号９との位相差φｎを知ることが
できる。

上記の方法により求められる周期差（周波数差）および
位相差に対するモータ１への制御量について説明する。

第７図は周期△Ｆｎに対する周波数制御ｊｌｖＦを示す
図で、図中−Δｆ〜△ｆは許容周期差範囲（ロック範囲
）を表わし、基準周期１００００Ｈから周期Ｄｎを引い
て求められた周期差△Ｆｎに対するディジタル量を８ビ
ツト（０〜ＦＦＨ）で与えられるようになっている。例
えば、△ｆ−ｍ−ＦＦ、（ｍ≧１の整数）とすると、周
期△Ｆｎが−△ｆ〜０の範囲では周波数制御量Ｖ、は、
Ｖｐ”７ＦＨ−△Ｆ　ｎ　／　２　・ｍで与えられる。

一方、周期△Ｆｎが０〜Δｆの範囲では、周波数制御量
■２は、Ｖ、−７ＦＨ＋ΔＦｎ／２・ｍで与えられる。

周期ΔＦｎがロック範囲一△ｆ〜Δｆ内に入らない場合
は、ΔＦｎ≦−Δｆでは周波数制御量ＶＦは０に固定さ
れ、ΔＦｎ≧△ｆでは周波数制御量ｖＰは最大値ＦＦ）
Ｉに固定される。

第９図はデータＤｎの下位１６ビツトのデータＤｎ　（
Ｌ）に対する位相制御量■、を示す図で、データＤｎ　
（Ｌ）の０〜ＦＦＦＦ）Ｉに対して位相制御量ＶＰをデ
ィジタル量として８ビツト（Ｏ〜ＦＦＨ）で与えるよう
になっている。上記のようにして求められる周波数制御
量■２にゲイン比Ｇ、を乗じ、位相制御量■Ｐにゲイン
比ＧＰを乗じて、それぞれ加算して制御量　　　　　　
　′Ｖｐ　−Ｇｐ　十Ｖｐ−Ｇｐを求め、Ｄ／Ａコンバ
ータ１９に出力する。そして、この制御量に比例した電
圧出力がＤ／Ａコンバータ１９よりドライバ２１に供給
されることになる。

上記のような設定に基いて、第８図（ａ）〜（Ｃ）に示
すフローチャートを参照しつつ、割り込み処理プログラ
ムについて説明する。割り込み処理プログラムはパルス
信号９が発生する毎にメインプログラム（図示しない）
から分岐して実行される。まず、ＣＰＵ１６内の汎用レ
ジスタの内容をＲＡＭ１８内に退避させて（ステップＳ
ｌ）、カウンタラッチ１４にラッチされているデータＤ
ｎを読み込み（ステップＳ２）、次いでＲＡＭ１８内に
格納されている前回の割り込み処理で読み込んだデータ
をＤ　ｎ−１として読み出す（ステップＳ３）。

そして、データＤｎとデータＤ　ｎ−１との差の絶対値
を求めることによりパルス信号９の周期が△Ｄｎとして
算、出される（ステップＳ４）。さらに、パルス信号９
の基準周期にあたる１００ＯＯＨより周期ΔＤｎを引い
た値ΔＦｎを周期差として求め（ステップＳ５）、周期
差ΔＦｎが０以上であるか否かが調べられる（ステップ
Ｓ６）。周期差ΔＦｎが０以上のときはステップＳ７へ
分岐し、ステップＳ７では周期差ΔＦｎが許容周期差△
ｆより小さいか否か、すなわち、ロック範囲の内、０〜
Δｆの範囲であるか否かが調べられる。周期差△Ｆｎが
０〜△ｆの範囲のときは、周波数制御量■、はＶｐ＝７
Ｆ、＋ΔＦｎ／２・ｍで与えられ（ステップＳ８）、一
方、周期差ΔＦｎが許容周期差△ｆ以上、すなわち、ア
ンダスピードのときは周波数制御量ｖＰは最大値ＦＦ）
ｌに設定される。

また、ステップＳ６において、周期差△Ｆｎが０より小
さいときは、ステップＳＩＯへ分岐し、周期差ΔＦｎの
絶対値１ΔＦｎｌが許容周期差△ｆより小さいか否か、
すなわち周期差ΔＦｎがロック範囲の一Δｆ〜０の範囲
であるか否かが調べられる。そして、１ΔＦｎｌが許容
周期差△ｆより小（−△ｆくΔＦｎ＜Ｏ）のときは周波
数制御量ｖＰはＶ、−７ＦＨ−１△Ｆｎ１／２・ｍで与
えられる。一方、１ΔＦｎｌが許容周期差Δｆ以上（△
Ｆｎ＜−Δｆ）のとき、すなわち、オーバスピードのと
きは、周波数制御量■ＰはＯに固定される。一方、周期
差ΔＦｎが−Δｆ〜Δｆのロック範囲であるときはステ
ップＳ１２に進み、ＦＦＦＦＨ−Ｄｎ　（Ｌ）で与えら
れる位相差ΔＰｎが算出される。

次に、ステップＳ１３では位相制御量ＶＰとデータＤｎ
　（Ｌ）との関係を第９図のようにするため、Ｖ、−Ｆ
Ｆ、−ΔＰ　ｎ　／　Ｆ　Ｆ　Ｈが算出される。

以上のようにして周波数制御ｊＩ　Ｖ　ｐ　、位相制御
量ｖＰがそれぞれ求められ、周波数制御量ｖＰにゲイン
Ｇ、を乗じ、位相制御量ｖＰにゲインｃｐを乗じてそれ
ぞれを加算した制御量Ｖ。が算出される（ステップ５１
６）。そして、制御量Ｖ０が最大値ＦＦ）ｌを超えるか
否かが調べられ（ステップＳ　１７）　、Ｖｏ　＞ＦＦ
Ｈ（７）ときは制御量ｖ０は最大値ＦＦ、に−固定され
（ステップ５１８）、制御量Ｖ。はＤ／Ａコンバータ１
９に出力される（ステップ５１９）。

そして、次回の割り込み処理のためデータＤｎをＲＡＭ
１８に格納しくステップ５２０）、ステップＳ１でＲＡ
Ｍ１８に退避したレジスタの内容を再びレジスタに戻す
操作が行われて（ステップ５２１）、割り込み処理を終
了する。割り込み処理が終了した後は、メインプログラ
ムへ戻る。

また、この実施例では、周波数制御量ｖＦ、位相制御量
Ｖ、をリニアに与えられるものとしてプログラムされて
いるが、制御システムの特性に応じてデータテーブルで
任意の値を設定して用いることも可能である。また、周
波数制御量ＶＰｓ位相制御量Ｖ、の最大値はドライバ２
１の可変範囲に応じて設定することもできる。

上記したように、カウンタによりカウントされる所定数
を基準周波数値に設定し、カウンタラッチにカウンタに
よりカウントされたカウント値がラッチされる毎に、カ
ウント値をＣＰＵに読み込んで、新旧２つのカウント値
の差よりモータの回転周波数値を求め、次に、基準周波
数値と回転周波数値との差により周波数差を求めるとと
もに、カウント値のうち基準周波数値に相当する下位の
桁と、基準周波数値とを比較して位相差を求めるように
したものである。そして、それぞれの差に応じた出力値
を求め、両日力値を合成してドライバに出力するように
したものである。これにより、複雑な回路構成を用いる
ことなくモータの周波数制御と位相制御とが行うことが
でき、また、サーボゲインをプログラマブルに可変でき
る。しかも、上記回路構成であればゲートアレイ等の半
導体集積技術により容易に集積回路化でき低コスト化が
十分可能である。

［発明の効果］ 以上説明したように本発明によれば、１つのカウンタに
より周波数差と、位相差を求めるとともに、それぞれに
対する制御量、および両制御量の加算分をソフトウェア
手段で算出できるようにしたため、非常に少ない回路構
成で集積回路化が容品で、様々−なモータ制御システム
に対して非常にフレキシブルなモータ制御装置を提供で
きる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図は全体
の構成を示すブロック図、第２図は各部の信号を説明す
るためのタイミングチャート、第３図から第６図はカウ
ンタの動作を説明するためのタイミングチャート、第７
図は周波数制御量の特性図、第８図は割り込み処理を説
明するだめのフローチャート、第９図は位相制御量の特
性図である。 １・・・モータ、２・・・ＦＧ回路（検出手段）、４．
２２．２３・・・ＦＦ回路、６・・・タイマ、８・・・
同期回路、１０・・・発振回路（発生手段）、１２・・
・カウンタ（計数手段）、１４・・・カウンタラッチ（
ラッチ手段）、１６・・・ＣＰＵ、１９・・・Ｄ／Ａコ
ンバータ、２０・・・ドライバ、２４・・・オア回路。

Claims (1)

1. 【特許請求の範囲】 基準周波数に同期させてモータの回転数を制御するモー
   ター制御装置において、 上記モータの回転速度に応じた周波数信号を検出する検
   出手段と、 クロックを発生する発生手段と、 この発生手段からのクロックをカウントする計数手段と
   、 上記検出手段により周波数信号を検出するごとに上記計
   数手段のカウント値をラッチするラッチ手段と、 このラッチ手段のラッチ内容に応じて基準周波数の周波
   数差と位相差とを演算する演算手段と、この演算手段に
   より演算された基準周波数の周波数差と位相差とに応じ
   て、上記モータへの供給電力を制御する給電制御手段と
   、 を具備したことを特徴としたモータ制御装置。