JPH03242015A - 等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送特性の変動が大きい伝送路において、高
速ディジタル移動通信に不可欠な等化器に関する。特に
、伝送特性の変動に対する追従特性を改善した等化器に
関する。

〔従来の技術］ 数十ｋｂ／ｓ以上の高速ディジタル移動通信を行う場合
には、多重波伝搬による遅延歪、すなわち周波数選択性
フェージングによって生しる伝送特性の劣化が問題にな
る。

このような伝送特性の劣化に対処する技術の一つである
波形等化技術は、伝送路の伝達関数の逆特性をもった等
化器（ディジタルフィルタ）によって遅延歪を取り除く
ものであるが、高速ディジタル移動通信に適用する場合
には、伝送特性の変動に応じて適応的に等化器のタップ
係数を追従させる必要が生しる。

ここで、伝送系の構成について、第６図を参照して説明
する。

第６図（ａ）は送信側の構成を示す。すなわち、送信さ
れる伝送信号系列は、フレーム構成回路６１で、第７図
に示すように、受信側に既知の信号をトレーニング系列
として付加したバースト信号として構成され、さらにこ
れらのバースト信号を複数Ｎ個集めたフレームに構成さ
れる。

ヘースハンド変調信号生成回路６２および直交変調器６
３では、フレーム構成回路６Ｉの出力信号について変調
を行い送信する。

第６図（ｂ）は受信側の構成を示す。すなわち、自動利
得制御増幅器（ＡＧＣ）６５によってレベル変動が抑圧
された受信信号は、準同期検波器６６で準同期検波にま
りヘースハント・アナログ信号に変換される。この信号
は、アナログ／ディジタル変換器（Ａ／Ｄ）６７を介し
てディジタル信号に変換されて等化器６８に人力される
。

以下、等化器６８の動作について説明する。

等化器６８では、受信信号から抽出されたトレニング系
列を用いて適応アルゴリズムを動作させてタップ係数の
初期化を行い、トレーニング終了後は、設定されたタッ
プ係数に応して伝送信号系列の等化処理を行い、結果を
出力する。

ここで、等化器の適応アルゴリズムとしては、追従特性
の優れたＲ　Ｌ　Ｓ　（Ｒｅｃｕｒｓｉｖｅ　　Ｌｅａ
ｓｔＳｑｕａｒｅｓ）アルゴリズムその他が知られてい
る。なお、ＲＬＳアルゴリズムは公知であり、例えば文
献ｒｓＩＭＯＮ　ＨＡＹＫＩＮ：“Ａｄａｐｔｉｖｅ　
Ｆｉｌｔｅｒｉｎｇ　Ｔｈｅｏｒｙ　。

Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ、１９８６．ｃｈａｐｔｅ
ｒ　８″Ａｄａｐｔｉｖｅ　Ｔｒａｎｓｖｅｒｓａｌ　
Ｆｉｌｔｅｒ　ｕｓｉｎｇ　Ｒｅｃｕｒｓｉｖｅ　Ｌｅ
ａｓｔ　５ｑｕａｒｅｓｐｐ、３８１〜４５０」に記載
されている。

〔発明が解決しようとする課題〕

ところで、数十ｋ　ｂ／ｓ以上の高速ディジタル移動通
信では、このＲＬＳアルゴリズムを用いても十分な追従
特性が得られないことがある。

第８図は、ＱＰＳＫ変調方式の信号に対して、ＲＬＳア
ルゴリズムを用いたときの等化出力の信号位相を示す。

なお、ここでは、信号位相を例えばＱ軸に射影した信号
点の推移を時間軸上で示す。

第８図（ａ）は、伝送路の変動が遅い場合であり、この
ときにはトレーニング区間から伝送信号系列の等化処理
を行う等化区間にかけて、信号位相がＱＰＳＫのそれに
保持されており、良好な追従特性が得られていることを
示す。第８図（ｂ）は、伝送路の変動が速い場合である
。このときには伝送信号系列の最初は良好であるが、等
化器が伝送路の変動に追従できずに信号位相がＱＰＳＫ
のそれからずれてしまうことがわかる。

したがって、伝送路の変動が速い場合には、比較的短い
周期で等化器をリセットし、タップ係数を初期化し直す
ことが要求される。

ところで、このような要求に応える信号構成として、第
９図（ａ）に示す標準的な信号構成に対してバースト長
を短くする（第９図（ｂ））、あるいは１バーストに複
数のトレーニング系列を挿入する（第９図（Ｃ））が考
えられる。しかし、このような方法では、追従特性の改
善効果は期待できるものの、伝送信号系列が相対的に短
くなることにより伝送効率が低下する問題点がある。

本発明は、所定の伝送効率を維持して伝送路変動への追
従特性を改善することができる等化器を提供することを
目的とする。

〔課題を解決するための手段〕

本発明は、受信信号を記憶する受信信号メモリと、受信
信号メモリに記憶された受信信号からトレーニング系列
を読み出してタップ係数の初期設定を行い、続いて伝送
信号系列を読み出して等化処理を行う等化処理部と、等
化処理部が出力する等化出力信号を記憶する等比重カメ
モリとを備えた等化器において、等化処理を所定の周期
で中断し、等比重カメモリに記憶された等化出力信号の
一部または全部を既知信号系列とみなし、受信信号メモ
リから伝送信号系列の対応する部分をトレニング系列と
して読み出し、タップ係数を再設定する再トレーニング
を制御する制御部を備えて構成する。

〔作　用］ 等化器は、予め保持している既知信号系列に基づいて、
受信信号メモリから最初に読み出されるトレーニング系
列を用いてタップ係数の初期設定（トレーニング）を行
い、以後、伝送信号系列に対する等化処理を行う。

本発明等化器は、等化出力メモリに記憶された等化出力
信号の一部または全部について、トレーニングを行うた
めの既知信号系列とみなし、受信信号メモリから伝送信
号系列の対応する部分をトレーニング系列として読み出
して再トレーニングを行う。

以上の処理を伝送信号系列の等化処理中に周期的に繰り
返すことにより、伝送効率を低下させることなく追従特
性を向上させることができる。

〔実施例］ 以下、図面に基づいて本発明の実施例について詳細に説
明する。

第１図は、本発明等化器の一実施例構成を示すブロック
図である。

図において、準同期検波器（第６図、６６）から出力さ
れるＩチャネルおよびＱチャネルの受信信号は、アナロ
グ／ディジタル変換器（第６図、６７）を介してディジ
タル信号として入力される。

この受信信号は、受信信号メモＩＪ　１１に入力されて
記憶される。等化処理部１３は、受信信号メモリ１１に
記憶された信号からトレーニング系列を読み出し、適応
アルゴリズムを動作させてタップ係数の初期値を設定し
、続いて受信信号メモリ１１から伝送信号系列を読み出
して等化処理を行い、その結果を等化出力メモリ１５に
書き込む。等化出力メモリ１５は所定量の等化出力信号
を蓄積し、受信データとして出力する。制御部１７は、
受信信号メモリ１１、等化処理部１３および等化出力メ
モリ１５に所定の制御信号を送出する。

ここで、本発明の特徴とする制御手順および実施例動作
について、第２図を参照して説明する。

等化処理部１３は、トレーニング系列に対する処理で設
定したタップ係数に基づき伝送信号系列についての等化
処理を行うが、ｌバースト信号の途中で等化処理を一旦
打ち切る。

制御部１７は、等化処理されて等化出力メモリ１５に記
憶された信号系列を正しいものと仮定し、この信号系列
を再トレーニングのための既知信号系列とみなして等化
処理部１３に再トレーニングを行わせる。すなわち、受
信信号メモリ１１の読み出しポインタをそのトレーニン
グ系列の長さだけ前に戻し、等化処理部１３は等化出力
メモリ１５から読み出した既知信号系列を基に、受信信
号メモリ１１から読み出された伝送信号系列の一部を用
いて再トレーニングを行う。

なお、この再トレーニングでは等化処理部１３はリセッ
トされるが、すでに設定されているタップ係数について
は初期状態に戻さず、等化処理を打ち切る直前の状態を
保持することにより、再トレーニングにより設定される
タップ係数を高速に収束させることが可能となる。

また、１バ一スト信号の途中で等化処理を一旦打ち切る
タイミングは、トレーニング系列の長さ、要求される信
号処理速度および追従特性との関係に基づいて決定され
る。

以下同様に、１バ一スト信号の最後まで再トレーニング
操作を繰り返す。したがって、従来では１バ一スト信号
の最初だけ等化器をリセットしトレーニング処理を行っ
ていたが、伝送信号系列の等化処理の過程においても周
期的にリセットし、タップ係数の再設定を行うことによ
り追従特性を高めることができる。

ここで、第３図に本実施例における誤り率特性の改善効
果について示す。伝送路状ＢＥｂ７Ｎ、　［ｄＢ）に対
する誤り率特性は、点線が再トレーニングなしの場合で
あり、実線が再トレーニングありの場合である。また、
それぞれフェージング周波数ｒ。

が１６０Ｈｚおよび４０Ｈｚの場合について示す。なお
、ｆｏ＝１６０Ｈｚは、移動機の移動速度が１１００ｋ
／ｈ　、搬送波周波数が１．５Ｇ）Ｉｚの場合に相当す
る。

図に示すように、本発明は誤り率の改善をもたらす伝送
路状！ｍ（Ｅ、／Ｎ＠）のＩｉ囲が、フェージング周波
数ｆ、が大きい程広く、伝送特性の変動が大きいときに
有効であることがわかる。

ところで、第３図には、伝送路の雑音が大きく誤りが多
いときに、本実施例構成による等化器では、誤った等比
出力信号を既知信号系列として再トレーニングを行うこ
とになり、逆に誤り率特性が劣化することが示されてい
る。

したがって、そのような場合には、等化出力信号に対し
て誤り訂正を行ってから等仕出カメモリに書き込む処理
を行えば、信頼性の高い再トレーニングのための既知信
号系列を得ることができる。

第４図は、以上の処理を実現する等化器の実施例構成を
示すブロック図である。

なお、受信信号メモリ１１、等化処理部１３、等仕出カ
メモリ１５および制御部１７については、第１図に示す
実施例各部と同様である。

本実施例の特徴とするところは、等化処理部１３が出力
する等化出力信号を誤り訂正回路２１を介して等仕出カ
メモリ１５に書き込む構成である。

以下、本実施例の動作について第５図を参照して説明す
る。

伝送信号系列の構成は、再トレーニング処理に供される
部分（図中斜線で示す）の前段ａに、誤り訂正のための
チエツクビットを付加する。誤り訂正回路２１では、こ
のチエツクビットを用いて等仕出カメモリ１５に書き込
まれる等化出力信号の誤り訂正を行うことができ、再ト
レーニング時に信頼性の高い既知信号系列として扱うこ
とができる。

したがって、本実施例構成を用いることにより、伝送路
の雑音が大きく誤りが多いときでも、伝送特性の変動へ
の追従特性を改善することができる。

〔発明の効果］ 上述したように、本発明は、等化出力信号を既知信号系
列として再トレーニングを繰り返し、タップ係数を逐次
更新することにより、伝送特性の変動が激しい伝送路に
対しても追従特性を向上させることができる。

また、再トレーニングは、受信信号および等化出力信号
の再利用であるので、別途トレーニング系列を伝送する
必要はなく、伝送効率の低下をもたらすことはない。

【図面の簡単な説明】

第１図は本発明等化器の一実施例構成を示すブロック図
。 第２図は本発明の特徴とする制御手順および実施例動作
について説明する図。 第３図は本実施例における誤り率特性の改善効果につい
て示す図。 第４図は本発明等化器の他の実施例構成を示すブロック
図。 第５図は本発明他の実施例における制御手順および動作
について説明する図。 第６図は伝送系の構成を示すブロック図。 第７図はフレーム構成を示す図。 第８図はＲＬＳアルゴリズムを用いたときの等化出力の
信号位相を示す図。 第９図は従来の問題点の改善例を示す図。 １１・・・受信信号メモリ、１３・・・等化処理部、１
５・・・等仕出カメモリ、１７・・・制御部、２１・・
・誤り訂正回路、６１・・・フレーム構成回路、６２・
・・ヘースハンド変調信号生成回路、６３・・・直交変
調器、６５・・・自動利得制御増幅器（ＡＧＣ）　、６
６・・・準同期検波器、６７・・・アナログ／ディジタ
ル変換器（Ａ／Ｄ）　、６８・・・等化器。 第 ■ 図 再トレーニング 第 図 第 図 再トレーニング 第 図 ０ ５ ０ る ０ ５ Ｅｂ／Ｎｏ（ｄＢ） 第 図 （ａ） （ｂ） 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）受信信号を記憶する受信信号メモリと、前記受信
   信号メモリに記憶された受信信号からトレーニング系列
   を読み出してタップ係数の初期設定を行い、続いて伝送
   信号系列を読み出して等化処理を行う等化処理部と、 前記等化処理部が出力する等化出力信号を記憶する等化
   出力メモリと を備えた等化器において、 前記等化処理を所定の周期で中断し、前記等化出力メモ
   リに記憶された等化出力信号の一部または全部を既知信
   号系列とみなし、前記受信信号メモリから伝送信号系列
   の対応する部分をトレーニング系列として読み出し、前
   記タップ係数を再設定する再トレーニングを制御する制
   御部を備えたことを特徴とする等化器。