JPH0323827Y2

JPH0323827Y2 -

Info

Publication number: JPH0323827Y2
Application number: JP16950484U
Authority: JP
Priority date: 1984-11-08
Filing date: 1984-11-08
Publication date: 1991-05-23
Also published as: JPS6184686U

Description

【考案の詳細な説明】 (イ) 産業上の利用分野本考案は、スイツチングレギユレータの制御部
にタイマー・ラツチ式短絡保護回路を有する電源
回路に関する。

(ロ) 従来の技術「TI半導体技術資料No.44」には、タイマー・
ラツチ式短絡保護回路を有するPWM方式スイツ
チングレギユレータコトロールIC TL 1451が開
示されており、従来、このICは第３図に示すよ
うな回路構成で使用されていた。

即ち、第３図において、１は１次側に交流電源
電圧が入力される電源トランス、２は電源トラン
ス１の１次側に挿入された電源スイツチ、３は電
源トランス１の２次側に接続され、ブリツジ型整
流回路４とコンデンサ５より成る整流平滑回路、
４７はコントロールICであり、整流平滑回路３
の出力端にエミツタが接続されたスイツチングパ
ワートランジスタ６と、ツエナーダイオード７と
コイル８及びコンデンサ９より成りスイツチング
パワートランジスタ６のコレクタに入力端が接続
された平滑回路１０と、安定化された直流電圧
V_OUTを負荷１１に供給するための出力端子１２
と、出力電圧検出用の抵抗分割回路１３と、整流
平滑回路３の出力を入力する基準電圧部１４と抵
抗分割回路１５とより成り、基準電圧V_ref及び
V_ref／２を発生する基準電圧発生回路１６と、基
準電圧V_ref／２を反転入力端子に入力し、検出電
圧V_DETを非反転入力端子に入力する誤差増幅器１
７と、三角波発振器１８とこれに接続された充放
電回路１９とより成る三角波電圧発生回路２０
と、三角波電圧を非反転入力とし誤差増幅器１７
の出力を反転入力とするPWMコンパレータ２１
と、ANDゲート２２と、スイツチングパワート
ランジスタ６を駆動するための出力ドライブトラ
ンジスタ２３と、抵抗２４，２５，２６，２７及
び制御トランジスタ２８とより、スイツチングレ
ギユレータ２９が構成される。

又、誤差増幅器１７の出力を非反転入力とし基
準電圧V_ref／２を反転入力とする短絡保護コンパ
レータ３０と、このコンパレータ３０の出力がベ
ースに印加されるトランジスタ３１と抵抗３２及
び３３が基準電圧V_refと接地間に縦続接続され、
抵抗３２及びトランジスタ３１に並列にコンデン
サ３４が接続されることにより構成されるタイマ
ー回路３５と、コンデンサ３４の両端電圧V_Cを
セツト端子Ｓに入力し基準電圧V_refをリセツト端
子Ｒに入力するラツチ回路３６と、ラツチ回路３
６の出力Ｑが「Ｌ」から「Ｈ」に変化すると、出
力PAを「Ｈ」から「Ｌ」に変化させ、且つ、出
力PBを「Ｌ」から「Ｈ」に変化させると共に、
低入力時に「Ｌ」の出力PA及び「Ｈ」の出力PB
を発生する低入力時誤動作防止回路（以下、U.
V.L.Oと呼ぶ）３７と、コンデンサ３４に並列に
接続されベースに出力PBが印加されたトランジ
スタ３８とより、タイマーラツチ式短絡保護回路
３９が構成される。

このような回路構成において、負荷短絡が起こ
ると、第４図に示すように、整流平滑回路３の出
力電圧V_IN及び基準電圧V_refは変化しないが、ス
イツチングレギユレータ２９の出力電圧V_OUTが
急速に低下するので、これに伴い検出電圧V_DETが
低下し誤差増幅器１７の出力が反転する。尚、検
出電圧V_DETに正常状態で略V_ref／２を発生するよ
うに抵抗分割回路１３の抵抗値が設定されてい
る。このため、短絡保護コンパレータ３０の出力
は「Ｈ」から「Ｌ」に変化し、トランジスタ３１
がオフし、コンデンサ３４は所定値V₀から基準
電圧V_refに向かつて、抵抗３３を介して充電を開
始する。即ち、タイマー回路３５が動作を開始す
る。負荷短絡の場合、出力電圧V_OUTは０〔Ｖ〕ま
で低下してしまうので充電は続行され、時定数で
定まるタイマー時間T₀が経過すると、タイマー
出力であるコンデンサ３４の電圧V_Cはラツチ回
路３６のスレシヨルド電圧V_THを越え、ラツチ回
路３６はセツトされる。このため、U.V.L.O３７
の出力PAが「Ｌ」に変化し、出力ドライブトラ
ンジスタ２３はオフする。従つて、スイツチング
パワートランジスタ６がオフし電圧V_INの供給が
遮断される。この場合、出力PBは「Ｈ」に変化
するので、トランジスタ３８がオンし、コンデン
サ３４の電荷が放電され、接地電位となる。

以上説明したように、負荷短絡時にはラツチ回
路３６がセツトされ短絡保護回路３９が働らく。

(ハ) 考案が解決しようとする問題点第３図に示す従来回路において、電源スイツチ
２をオフすると、第５図に示すように、整流平滑
回路３の出力電圧V_INが徐々に低下し、出力電圧
V_OUTも抵下し始める。このため、負荷短絡の場
合と同様、タイマー回路３５が動作を開始し、タ
イマー時間T₀の経過後、ラツチ回路３６がセツ
トされ、スイツチングパワートランジスタ６がオ
フする。そして、更に、出力電圧V_INが低下し所
定電位V_TL以下になると、基準電圧V_refが通常時
の電位V_Nより低下することとなり、これに応じ
てラツチ回路３６はリセツトされる。

ところが、電源スイツチ２をオフしてから、ラ
ツチ回路３６がリセツトされるまでの時間T₁は、
整流平滑回路３の放電時定数に関連するので、タ
イマー時間T₀と比べればはるかに長く、例えば、
タイマー時間が数＋msであれば、時間T₁は10〜
20秒となる。

そこで、仮に、時間T₁を経過する以前に、再
び電源スイツチ２を投入したとすると、ラツチ回
路３６はリセツトされず、セツトされたままとな
つてしまい、スイツチングパワートランジスタ６
はオフ状態を保持し、出力電圧V_OUTは現われな
くなつてしまう。このため、電源スイツチ２の再
投入時は、待ち時間が必要になるという問題があ
つた。

(ニ) 問題点を解決するための手段本考案は、タイマーラツチ式短絡保護回路を備
えた電源回路において、整流平滑回路の出力の低
下時にタイマー回路のコンデンサを放電させる制
御回路を設けたものである。

(ホ) 作用本考案では、負荷短絡時には整流平滑回路の出
力が低下しないので、制御回路が動作せず、従来
と全く同様に短絡保護回路が働くが、電源スイツ
チのオフ時には、整流平滑回路の出力が低下し、
この低下に応じて制御回路がタイマー回路のコン
デンサの電荷を放電させるので、ラツチ回路はセ
ツトされず短絡保護回路は働かない。このため、
電源スイツチを再投入しても出力電圧が現われ
る。

(ヘ) 実施例第１図は本考案の実施例を示す回路図であり、
第３図の従来例と異なる点は、制御回路４０が設
けられている点である。

制御回路４０は、整流平滑回路３の出力端と接
地間に縦続接続されたツエナーダイオード４１及
び抵抗４２と、ツエナーダイオード４１と低抗４
２の接続点に抵抗４３を介してベースが接続さ
れ、コレクタが抵抗４４を介して整流平滑回路３
の出力端に接続され、エミツタが接地されたトラ
ンジスタ４５と、トランジスタ４５のコレクタが
ベースに接続されコレクタエミツタ路がタイマー
回路３５のコンデンサ３４に並列に接続されたト
ランジスタ４６とより構成されており、ツエナー
ダイオード４１のカソードが整流平滑回路３の出
力端に接続されている。

電源スイツチ２がオンされている場合は、ツエ
ナーダイオード４１の両端に降伏電圧以上の電圧
がかかるので、ツエナーダイオード４１は導通状
態にあり、これに応じてトランジスタ４５はオン
している。このため、トランジススタ４６はオフ
しており、制御回路４０はコンデンサ３４から開
放された状態にある。それ故、負荷短絡が起きた
ときは、従来と全く同様に短絡保護回路３９が働
く。

一方、電源スイツチ２をオフした場合、第２図
に示すように、出力電圧V_INが徐々に低下し始
め、これに応じて出力電圧V_OUTも低下し始める。
このため、タイマー回路３５のコンデンサ３４が
充電を開始し、電圧V_Cが上昇しようとする。と
ころが、出力電圧V_INの低下により、ツエナーダ
イオード４１の両端の電圧が降伏電圧以下となる
ので、ツエナーダイオード４１はカツトオフし、
トランジスタ４５もオフする。このため、トラン
ジスタ４６がオンし、コンデンサ３４の電荷は放
電されてしまい、電圧V_Cは接地電位となつてし
まう。従つて、ラツチ回路３６はセツトされず、
短絡保護回路３９は働かない。それ故、電源スイ
ツチ２をオフした後、時間T₁が経過する以前に
電源スイツチ２を再投入しても、スイツチングレ
ギユレータ２９は通常時の動作を行ない、出力端
子１２には正常な安定化直流電圧が出力されるこ
ととなる。

尚、出力電圧V_INが電源スイツチ２の再投入に
より正常電位に戻ると、ツエナーダイオード４１
が導通し、トランジスタ４６はコンデンサ３４か
ら切り離され、通常状態に戻る。

このように、本考案では、負荷短絡と電源スイ
ツチのオフが区別され、電源スイツチのオフ時に
は短絡保護回路の動作が阻止される。

(ト) 考案の効果本考案に依れば、電源スイツチをオフした後、
すぐに再投入を行なつても、安定化出力直流電圧
を得ることが可能となり、再投入時の待ち時間を
とる必要がなくなり、電源スイツチの連続したオ
ンオフにも耐え得るものとなる。しかも、負荷短
絡時には短絡保護回路を従来と全く同様に動作さ
せることが可能となる。

【図面の簡単な説明】

第１図は本考案の実施例を示す回路図、第２図
は実施例の動作を説明するための波形図、第３図
は従来の電源回路を示す回路図、第４図及び第５
図は従来例の動作を説明するための波形図であ
る。主な図番の説明、２……電源スイツチ、３……
整流平滑回路、６……スイツチングパワートラン
ジスタ、１１……負荷、１６……基準電圧発生回
路、２３……出力ドライブトランジスタ、３４…
…コンデンサ、３５……タイマー回路、３６……
ラツチ回路、４０……制御回路。

Claims

【実用新案登録請求の範囲】

電源スイツチを介して入力される交流電源電圧
を整流平滑する整流平滑回路、スイツチングパワ
ートランジスタを含んで構成され前記整流平滑回
路の出力を入力し安定化直流電圧を出力するスイ
ツチングレギユレータ、前記整流平滑回路の出力
を入力し基準電圧を発生する基準電圧発生回路、
コンデンサ及び充電回路を含み前記安定化直流電
圧の低下に応答して前記コンデンサへの充電を開
始し一定時間経過後に特定電位の充電電圧を出力
するタイマー回路と、該タイマー回路からの前記
特定電位の充電電圧によつてセツトされ且つ前記
基準電圧が所定電位より低下したときリセツトさ
れるラツチ回路とを有し、前記安定化直流電圧の
低下時に前記スイツチングパワートランジスタを
強制的にオフするタイマー・ラツチ式短絡保護回
路を備えた電源回路において、前記整流平滑回路
の出力の低下時に前記タイマー回路のコンデンサ
を放電させる制御回路を設けたことを特徴とする
電源回路。