JPH03236216A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03236216A
JPH03236216A JP2031477A JP3147790A JPH03236216A JP H03236216 A JPH03236216 A JP H03236216A JP 2031477 A JP2031477 A JP 2031477A JP 3147790 A JP3147790 A JP 3147790A JP H03236216 A JPH03236216 A JP H03236216A
Authority
JP
Japan
Prior art keywords
layer
resist
exposure
forming
alkali
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2031477A
Other languages
Japanese (ja)
Inventor
Hiroshi Haraguchi
原口 浩志
Hitoshi Tsuji
均 辻
Yasuhisa Yoshida
康久 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2031477A priority Critical patent/JPH03236216A/en
Publication of JPH03236216A publication Critical patent/JPH03236216A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve throughput, to achieve cost reduction and to improve reliability by making it possible to perform several times of resist patternings in one resist applying step. CONSTITUTION:An ohmic electrode 2 and an oxide film 3 are formed on a semiconductor substrate 1. A positive-type photoresist layer 4 is applied. First exposure is performed at a part which does not become, e.g. a resist opening part 7 for forming wirings and pad electrodes through a mask 6. The device is heated in an ammonium atmosphere, and an alkali-insoluble layer is formed. Then, second exposure is performed at a part which is to become, e.g. a resist opening part 12 for forming a through hole through a mask 11. The layer is transformed into an alkali-developer soluble layer. After development, etching is performed, and a through hole 13 is formed. Then, the entire surface is exposed, and the part which is not exposed is transformed into an alkali-soluble layer. Development is performed, and the resist opening part 7 is formed. Then a metal layer 14 is formed on the entire surface by the vapor deposition. Lift-off is performed, and wirings and pad electrodes 14' are formed. When the image- inverting type photoresist containing amine-based compound is used, the exposed part becomes insoluble to alkali by the heating in atmosphere.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特にアライナ
−を用いたレジストバターニングに際してポジティブ・
ネガティブ反転像が得られるイメージリバース法に関す
る。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a semiconductor device, and in particular to a method for producing a semiconductor device using a positive
This invention relates to an image reversal method that allows a negative inverted image to be obtained.

(従来の技術) 最近、リソグラフィ技術はパターンの微細化が進み、様
々な面から研究、開発がなされている。
(Prior Art) Recently, patterns in lithography technology have become finer, and research and development are being conducted from various aspects.

また、電極の形成方法としては、化合物半導体などの分
野を中心にリフトオフ法が用いられている。
Furthermore, as a method for forming electrodes, a lift-off method is used mainly in fields such as compound semiconductors.

このりフトオフ法では、レジストの形状としてオーバー
ハングあるいは逆テーパーが必要となる。
This lift-off method requires an overhang or a reverse taper as the shape of the resist.

この逆テーパーのレジスト形状を安定に得る方法の1つ
としてイメージリバース法が用いられる場合がある。
An image reversal method is sometimes used as one method for stably obtaining this reverse tapered resist shape.

ここで、半導体基板上にスルーホールや配線およびパッ
ド電極などを順次形成する場合、特に配線およびパッド
電極を形成する際に、逆テーパーのレジスト形状を容易
に得るために従来のイメージリバース法を採用した場合
の工程について、第2図(a)乃至(1)を参照しなが
ら説明する。
Here, when forming through holes, wiring, pad electrodes, etc. on a semiconductor substrate in sequence, the conventional image reverse method is used to easily obtain a reverse tapered resist shape, especially when forming wiring and pad electrodes. The steps in this case will be explained with reference to FIGS. 2(a) to (1).

まず、第2図(a)に示すように、半導体基板21上に
オーミック電極22を選択的に形成した後、絶縁膜とな
る酸化膜23を被覆し、その上にボン型のフォトレジス
ト層24を塗布し、プリベークする。次に、第2図(b
)に示すように、紫外線などを光源25とするアライナ
−を用い、マスク26を通して前記フォトレジスト層2
4のスルーホール形成予定位置に対応する部分を選択的
に露光する。次に、現像処理を行い、第2図(c)に示
すように、スルーホール形成用のレジスト開口部27を
形成する。次に、レジストパターンをマスクとしてエツ
チング処理を行い、第2図Cd)に示すように、前記酸
化膜23を選択的に除去してスルーホール28を形成し
、さらに、第2図(e)に示すように、前記フォトレジ
スト層24を剥離する。
First, as shown in FIG. 2(a), after selectively forming an ohmic electrode 22 on a semiconductor substrate 21, an oxide film 23 serving as an insulating film is coated, and a BON-type photoresist layer 24 is placed on top of the oxide film 23. Apply and pre-bake. Next, Figure 2 (b
), using an aligner using ultraviolet light as a light source 25, the photoresist layer 2 is exposed through a mask 26.
A portion corresponding to the planned through hole formation position of No. 4 is selectively exposed. Next, a development process is performed to form a resist opening 27 for forming a through hole, as shown in FIG. 2(c). Next, an etching process is performed using the resist pattern as a mask, and the oxide film 23 is selectively removed to form a through hole 28 as shown in FIG. 2Cd). As shown, the photoresist layer 24 is stripped.

次に、イメージリバース法により、配線およびパッド電
極を形成する。
Next, wiring and pad electrodes are formed by an image reverse method.

即ち、第2図(f)に示すように、半導体基板上全面に
ポジ型のフォトレジスト層30を塗布し、第2図(g)
に示すように、紫外線などを光源25とするアライナ−
を用い、マスク31を通して前記フォトレジスト層30
の所定の位置を選択的に露光する。これにより、露光部
30aにおいては、フォトレジスト中に含まれている感
光剤であるジアゾナフトキノンがアルカリ現像液に可溶
なインデンカルボン酸に変化し、前記フォトレジスト層
30は露光部30aと未露光部30bとに区別される。
That is, as shown in FIG. 2(f), a positive photoresist layer 30 is coated on the entire surface of the semiconductor substrate, and as shown in FIG. 2(g)
As shown in FIG.
using the photoresist layer 30 through the mask 31.
selectively exposes a predetermined position. As a result, in the exposed area 30a, diazonaphthoquinone, which is a photosensitizer contained in the photoresist, changes to indenecarboxylic acid which is soluble in an alkaline developer, and the photoresist layer 30 is separated from the exposed area 30a and the unexposed area. 30b.

次に、第2図(h)に示すように、オーブン32内部の
アンモニアを含む雰囲気33中で上記半導体基板を加熱
処理(イメージリバーサルベーク)し、脱カルボン反応
を起こさせることにより前記露光部30aから二酸化炭
素34を放出させてアルカリ現像液に不溶なアルカリ不
溶層(インデン)30Cを形成する。次に、第2図(i
)に示すように、紫外線などを光源25とする露光装置
により半導体基板上全面を露光する。
Next, as shown in FIG. 2(h), the semiconductor substrate is heat-treated (image reversal bake) in an atmosphere 33 containing ammonia inside an oven 32 to cause a decarboxylation reaction, thereby causing a decarboxylation reaction in the exposed area 30a. Carbon dioxide 34 is released from the alkali developer to form an alkali-insoluble layer (indene) 30C that is insoluble in an alkaline developer. Next, Figure 2 (i
), the entire surface of the semiconductor substrate is exposed to light using an exposure device using ultraviolet light or the like as a light source 25.

これにより、前記未露光部30bにおいては、フォトレ
ジスト中に含まれている感光剤であるジアゾナフトキノ
ンがアルカリ可溶なインデンカルボン酸に変化する。次
に、現像処理を行い、第2図(j)に示すように、配線
・パッド電極形成用のレジスト開口部35を形成し、ポ
ストベークを行う。次に、第2図(k)に示すように、
半導体基板上全面に金属層36を蒸着する。次に、第2
図(1)に示すように、有機溶剤を用いてリフトオフを
行い、配線およびパッド電極36′を形成する。
As a result, in the unexposed area 30b, diazonaphthoquinone, which is a photosensitizer contained in the photoresist, changes to alkali-soluble indenecarboxylic acid. Next, a development process is performed to form resist openings 35 for forming wiring and pad electrodes, as shown in FIG. 2(j), and post-baking is performed. Next, as shown in Figure 2(k),
A metal layer 36 is deposited over the entire surface of the semiconductor substrate. Next, the second
As shown in FIG. 1, a lift-off is performed using an organic solvent to form wiring and pad electrodes 36'.

ところで、前記第2図(g)に示した選択露光工程にお
いて、第3図(a)に示すように、スルーホール28に
対するマスク31の合わせずれが生じた場合には、第2
図(1)に示したリフトオフを行うと、第3図(b)に
示すように、配線およびパッド電極36′が所望の位置
からずれた位置に形成されてしまい、不要な隙間37が
生じてしまう。
By the way, in the selective exposure step shown in FIG. 2(g), if misalignment of the mask 31 with respect to the through-hole 28 occurs as shown in FIG. 3(a), the second
When the lift-off shown in Figure (1) is performed, the wiring and pad electrodes 36' are formed at positions shifted from the desired positions, as shown in Figure 3 (b), and an unnecessary gap 37 is created. Put it away.

(発明が解決しようとする課題) しかし、上記したような従来のイメージリバース法を採
用した半導体装置の製造方法は、通常のリングラフィ技
術を使用した場合に比べて全面露光や加熱処理などの工
程が増えるので、スループットやコスト面に悪影響を及
ぼすという問題がある。
(Problem to be Solved by the Invention) However, the semiconductor device manufacturing method using the conventional image reverse method as described above requires more steps such as full-surface exposure and heat treatment than when using normal phosphorography technology. There is a problem that this increases the amount of data, which adversely affects throughput and cost.

また、スルーホール形成後に上層の配線やパッド電極な
どを形成する際に、スルーホールに対するマスク合わせ
ずれが生じると、配線およびパッド電極が所望の位置か
らずれた位置に形成されてしまい、不要な隙間が生じて
しまい、歩留り、信頼性が低下するという問題がある。
Furthermore, when forming upper-layer wiring and pad electrodes after forming through-holes, if mask alignment with the through-holes is misaligned, the wiring and pad electrodes will be formed at positions shifted from the desired positions, resulting in unnecessary gaps. There is a problem in that the yield and reliability are lowered.

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、半導体基板上にスルーホールや配線やパッド
電極などを形成する際に、−度のレジスト塗布工程に対
して複数回のレジストパタニングを可能とし、スループ
ットの向上、コストダウン、歩留りや信頼性の向上を図
り得る半導体装置の製造方法を提供することにある。
The present invention has been made in order to solve the above-mentioned problems, and its purpose is to reduce the number of resist coating steps multiple times in order to form through holes, wiring, pad electrodes, etc. on a semiconductor substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device that enables resist patterning, improves throughput, reduces costs, and improves yield and reliability.

[発明の構成] (課題を解決するための手段) 本発明の半導体装置の製造方法は、半導体基板上にポジ
型のフォトレジスト層、または、アミン系化合物を含む
画像反転型のフォトレジスト層を塗布する工程と、前記
フォトレジスト層の所定の位置を露光する第1回目の露
光工程と、アンモニアを含む雰囲気中で前記ポジ型のフ
ォトレジスト層を加熱処理し、または、大気中で前記画
像反転型のフォトレジスト層を加熱処理し、前記第1回
目の露光工程による露光部にアルカリ不溶部を形成する
工程と、前記露光部以外の未露光部に対して露光・現像
処理を複数回に分けて繰り返し行うことにより所望のレ
ジストパターンを形成する工程とを具備することを特徴
とする。
[Structure of the Invention] (Means for Solving the Problems) A method for manufacturing a semiconductor device of the present invention includes forming a positive photoresist layer or an image reversal type photoresist layer containing an amine compound on a semiconductor substrate. a first exposure step of exposing a predetermined position of the photoresist layer, and heating the positive photoresist layer in an atmosphere containing ammonia, or reversing the image in the atmosphere. A step of heat-treating the photoresist layer of the mold to form an alkali-insoluble area in the exposed area by the first exposure process, and an exposure/development process for the unexposed area other than the exposed area are divided into multiple times. and forming a desired resist pattern by repeating the process.

(作用) イメージリバース法における選択露光を複数回に分割し
、2回目以降の露光・現像処理を繰り返し行うので、−
度のレジスト塗布工程に対して複数回のレジストパター
ニングが可能になる。従って、従来のイメージリバース
法を採用する場合に比べて工程を短縮でき、スルーブツ
トの向上、コストダウンが可能になり、また、第1回目
の選択露光工程に際して、未露光部にスルーホール用の
レジスト開口部および配線・パッド電極形成用のレジス
ト開口部の領域が共に含まれるようにすれば、スルーホ
ール形成後に上層の配線やパッド電極などを形成する際
に、スルーホールに対するマスク合わせずれか殆んど生
じなくなり、上記レジストパターニングにしたがって形
成される配線およびパッド電極などが所望の位置からず
れる恐れかなくなるので、歩留りや信頼性か向上する。
(Function) The selective exposure in the image reverse method is divided into multiple times, and the second and subsequent exposure and development processes are repeated, so -
It is possible to perform resist patterning multiple times for one resist coating process. Therefore, compared to the case of adopting the conventional image reverse method, the process can be shortened, throughput can be improved, and costs can be reduced.In addition, during the first selective exposure process, resist for through-holes is placed in the unexposed area. By including both the opening and the area of the resist opening for forming wiring/pad electrodes, when forming upper layer wiring, pad electrodes, etc. after forming the through-hole, there will be no misalignment of the mask with respect to the through-hole. This eliminates the possibility that the wiring, pad electrodes, etc. formed according to the resist patterning will be displaced from desired positions, thereby improving yield and reliability.

(実施例) 以下、図面を参照して本発明の実施例を詳細に説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図(a)乃至(j)は、半導体基板上にスルーホー
ルや配線やパッド電極を形成する際に本発明の一実施例
に係るイメージリバース法を採用した場合の工程を示し
ている。
FIGS. 1(a) to 1(j) show steps when an image reverse method according to an embodiment of the present invention is employed when forming through holes, wiring, and pad electrodes on a semiconductor substrate.

まず、第1図(a)に示すように、半導体基板1上にオ
ーミック電極2を選択的に形成した後、絶縁膜となる酸
化膜3を被覆し、その上にポジ型のフォトレジスト(例
えば長潮産業■商品名NPR820DX)層4を塗布し
、プリベークする。次に、第1図(b)に示すように、
紫外線などを光源5とするアライナ−(例えばステッパ
ー)を用い、マスク6を通して前記フォトレジスト層4
の所定の位置(本例では、最終的に配線・パッド電極形
成用のレジスト開口部7とならない部分。)を選択的に
露光する。この第1回目の選択露光により、露光部4a
においては、フォトレジスト中に含まれている感光剤で
あるジアゾナフトキノンがアルカリ現像液に可溶なイン
デンカルボン酸に変化し、前記フォトレジスト層4は露
光部4aと未露光部4bとに区別される。次に、第1図
(C)に示すように、オーブン8内部のアンモニアを含
む雰囲気9中で上記半導体基板を加熱処理(イメージリ
バーサルベーク)し、脱カルボン反応を起こさせること
により前記露光部4aから二酸化炭素10を放出させて
アルカリ現像液に不溶なアルカリ不溶層(インデン)を
形成する。
First, as shown in FIG. 1(a), after selectively forming an ohmic electrode 2 on a semiconductor substrate 1, an oxide film 3 serving as an insulating film is coated, and a positive photoresist (e.g. Nagashio Sangyo (trade name: NPR820DX) layer 4 is applied and prebaked. Next, as shown in Figure 1(b),
Using an aligner (for example, a stepper) that uses ultraviolet light as a light source 5, the photoresist layer 4 is exposed through a mask 6.
A predetermined position (in this example, a portion that will not ultimately become the resist opening 7 for forming wiring/pad electrodes) is selectively exposed. By this first selective exposure, the exposed portion 4a
In , diazonaphthoquinone, a photosensitizer contained in the photoresist, changes to indenecarboxylic acid soluble in an alkaline developer, and the photoresist layer 4 is divided into an exposed area 4a and an unexposed area 4b. Ru. Next, as shown in FIG. 1C, the semiconductor substrate is heat-treated (image reversal bake) in an atmosphere 9 containing ammonia inside an oven 8 to cause a decarboxylation reaction, thereby causing a decarboxylation reaction in the exposed areas 4a. Carbon dioxide 10 is released from the solution to form an alkali-insoluble layer (indene) that is insoluble in an alkaline developer.

次に、第1図(d)に示すように、紫外線などを光源5
とするアライナ−を用い、マスク11を通して前記フォ
トレジスト層4の所定の位置(本例では、スルーホール
形成用のレジスト開口部12となる部分。)を選択的に
露光する。この第2回目の選択露光により、前記未露光
部4bの一部をアルカリ現像液に可溶なインデンカルボ
ン酸に変化させる。次に、第1回目の現像処理を行い、
第1図(e)に示すように、スルーホール形成用のレジ
スト開口部12を形成する。次に、レジストパターンを
マスクとしてエツチング処理を行い、第1図(f)に示
すように、前記酸化膜3を選択的に除去してスルーホー
ル13を形成する。次に、第1図(g)に示すように、
紫外線などを光源5とする露光装置により半導体基板上
全面を露光する。これにより、前記第1回目の選択露光
および第2回目の選択露光によりそれぞれ露光されなか
ったレジスト部分においては、フォトレジスト中に含ま
れている感光剤であるジアゾナフトキノンがアルカリ可
溶なインデンカルボン酸に変化する。
Next, as shown in FIG. 1(d), ultraviolet rays are emitted from the light source 5.
Using an aligner, a predetermined position of the photoresist layer 4 (in this example, a portion that will become a resist opening 12 for forming a through hole) is selectively exposed through a mask 11. By this second selective exposure, a part of the unexposed area 4b is changed into indenecarboxylic acid which is soluble in an alkaline developer. Next, perform the first development process,
As shown in FIG. 1(e), resist openings 12 for forming through holes are formed. Next, an etching process is performed using the resist pattern as a mask, and as shown in FIG. 1(f), the oxide film 3 is selectively removed to form a through hole 13. Next, as shown in Figure 1(g),
The entire surface of the semiconductor substrate is exposed to light using an exposure device using a light source 5 such as ultraviolet light. As a result, in the parts of the resist that were not exposed in the first selective exposure and the second selective exposure, diazonaphthoquinone, a photosensitizer contained in the photoresist, is replaced by alkali-soluble indenecarboxylic acid. Changes to

次に、第2回目の現像処理を行い、第1図(h)に示す
ように、配線・パッド電極形成用のレジスト開口部7を
形成し、ポストベークを行う。次に、第1図(i)に示
すように、半導体基板上全面に金属層14を蒸着する。
Next, a second development process is performed, and as shown in FIG. 1(h), resist openings 7 for forming wiring and pad electrodes are formed, and post-baking is performed. Next, as shown in FIG. 1(i), a metal layer 14 is deposited over the entire surface of the semiconductor substrate.

次に、第1図(j)にボすように、有機溶剤を用いてリ
フトオフを行い、配線およびパッド電極14′を形成す
る。
Next, as shown in FIG. 1(j), lift-off is performed using an organic solvent to form wiring and pad electrodes 14'.

上記実施例の製造方法によれば、イメージリlく一ス法
における選択露光を2回に分割して2回目以降の露光・
現像処理を2回繰り返して行うことにより、−度のレジ
スト塗布工程に対して2回のレジストバターニングが可
能になっている。従って、従来のイメージリバース法を
採用する場合に比べて工程を短縮でき、スループットの
向上、コストダウンが可能になる。また、第1回目の選
択露光工程に際して、未露光部4bにスルーホール形成
用のレジスト開口部12および配線・パッド電極形成用
のレジスト開口部7の領域が共に含まれるので、スルー
ホール13形成後に上層の配線およびパッド電極14′
を形成する際に、スルーホール13に対するマスク11
の合わせずれか殆んど生じなくなり、上記レジストバタ
ーニングにしたがって形成される配線およびパッド電極
14′が所望の位置からずれるおそれがなくなるので、
歩留りや信頼性が向上する。
According to the manufacturing method of the above embodiment, the selective exposure in the image rinse method is divided into two, and the second and subsequent exposures are
By repeating the development process twice, it is possible to perform resist buttering twice in one resist coating process. Therefore, compared to the case of employing the conventional image reversal method, the process can be shortened, throughput can be improved, and costs can be reduced. In addition, during the first selective exposure process, the unexposed portion 4b includes both the resist opening 12 for through-hole formation and the resist opening 7 for wiring/pad electrode formation, so that after the through-hole 13 is formed, Upper layer wiring and pad electrode 14'
When forming the mask 11 for the through hole 13
There is almost no misalignment, and there is no risk that the wiring and pad electrode 14' formed according to the resist patterning will be displaced from the desired position.
Yield and reliability improve.

なお、上記実施例では、半導体基板上にスルーホールや
配線やパッド電極を形成する工程に本発明を適用した場
合を示したが、その他の電極を形成する工程に本発明を
適用する場合でも、上記実施例と同様に工程の短縮化お
よびマスク合わせ精度の向上などの効果が得られる。ま
た、上記実施例では、選択露光を2回に分割したが、3
回以上に分割する場合でも、上記実施例に準じて一度の
レジスト塗布工程に対して複数回のレジストパタニング
が可能になる。
Note that in the above embodiment, the present invention is applied to the process of forming through holes, wiring, and pad electrodes on a semiconductor substrate, but even when the present invention is applied to the process of forming other electrodes, Similar to the embodiments described above, effects such as shortening of the process and improvement of mask alignment accuracy can be obtained. In addition, in the above embodiment, the selective exposure was divided into two times, but the selective exposure was divided into three times.
Even when the resist patterning is divided into more than one time, resist patterning can be performed multiple times for one resist coating process according to the above embodiment.

また、本発明の他の実施例として、前記フォトレジスト
4として、イミダゾールなどのアミン系化合物を含む画
像反転型のフォトレジスト(例えば米国ヘキスト社商品
名AZ5214E)を用いると、前記したようなアンモ
ニア雰囲気中での加熱処理ではなく、通常の大気中での
加熱処理により第1回目の露光部4aがアルカリに不溶
となり、その他の工程は、前記実施例と同様のままでよ
い。
Further, as another embodiment of the present invention, when an image reversal type photoresist containing an amine compound such as imidazole (for example, product name AZ5214E of Hoechst Co., Ltd., USA) is used as the photoresist 4, an ammonia atmosphere as described above may be used. The first exposed portion 4a becomes insoluble in alkali by heat treatment in the normal atmosphere rather than heat treatment in the atmosphere, and the other steps may remain the same as in the previous embodiment.

なお、本発明は、ディスクリート型の半導体デバイスの
製造に限らず、半導体集積回路の製造にも適用できるこ
とはいうまでもない。
It goes without saying that the present invention is applicable not only to the manufacture of discrete semiconductor devices but also to the manufacture of semiconductor integrated circuits.

[発明の効果] 上述したように本発明の半導体装置の製造方法によれば
、半導体基板上にスルーホールや配線やパッド電極など
を形成する際に、−度のレジスト塗布工程に対して複数
回のレジストバターニングが可能となるというリソグラ
フィ技術上画期的な手法を実現でき、スルーブツトの向
上、コストダウン、歩留りや信頼性の向上を図ることが
できる。
[Effects of the Invention] As described above, according to the method for manufacturing a semiconductor device of the present invention, when forming through-holes, wiring, pad electrodes, etc. on a semiconductor substrate, it is necessary to apply the resist multiple times for -degrees of resist coating process. This is a groundbreaking method in lithography technology that enables resist patterning, and it is possible to improve throughput, reduce costs, and improve yield and reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)乃至(j)は本発明の半導体装置の製造方
法の一実施例に係る各工程での半導体基板を示す断面図
、第2図(a)乃至(1)は従来の半導体装置の製造方
法に係る各工程での半導体基板を示す断面図、第3図(
a)は第2図(g)の選択露光工程においてスルーホー
ルに対するマスク合わせずれが生じた状態を示す断面図
、第3図(b)は第3図(a)の工程後に形成される配
線およびパッド電極か所望の位置からずれた様子を示す
断面図である。 1・・・半導体基板、2・・・オーミック電極、3・・
・酸化膜、4・・・フォトレジスト、4a・・・露光部
、4b・・・未露光部、5・・光源、6.11・・・マ
スク、7・・配線・パッド電極形成用のレジスト開口部
、8・・・オーブン、9・・・アンモニアを含む雰囲気
、10・・・二酸化炭素、12・・・スルーホール形成
用のレジスト開口部、 1 3・・・スルーホール、 金属層、 14′ ・・・配線およびバラ ド電極。
FIGS. 1(a) to (j) are cross-sectional views showing a semiconductor substrate at each step according to an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIGS. 2(a) to (1) are cross-sectional views of a semiconductor substrate of a conventional semiconductor device. FIG.
a) is a cross-sectional view showing a state in which mask misalignment with respect to the through hole has occurred in the selective exposure step of FIG. 2(g), and FIG. 3(b) is a cross-sectional view showing the wiring and wiring formed after the step of FIG. FIG. 3 is a cross-sectional view showing how a pad electrode is deviated from a desired position. 1... Semiconductor substrate, 2... Ohmic electrode, 3...
- Oxide film, 4... Photoresist, 4a... Exposed area, 4b... Unexposed area, 5... Light source, 6.11... Mask, 7... Resist for wiring/pad electrode formation Opening, 8... Oven, 9... Atmosphere containing ammonia, 10... Carbon dioxide, 12... Resist opening for through hole formation, 1 3... Through hole, metal layer, 14 ′...Wiring and ballad electrode.

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板上にポジ型のフォトレジスト層を塗布
する工程と、 前記フォトレジスト層の所定の位置を露光する第1回目
の露光工程と、 アンモニアを含む雰囲気中で前記フォトレジスト層を加
熱処理し、前記第1回目の露光工程による露光部にアル
カリ不溶部を形成する工程と、前記露光部以外の未露光
部に対して露光・現像処理を複数回に分けて繰り返し行
うことにより所望のレジストパターンを形成する工程 とを具備することを特徴とする半導体装置の製造方法。
(1) A step of applying a positive photoresist layer on a semiconductor substrate, a first exposure step of exposing a predetermined position of the photoresist layer, and heating the photoresist layer in an atmosphere containing ammonia. By repeating the process of forming an alkali-insoluble area in the exposed area in the first exposure process, and the exposure/developing process for the unexposed area other than the exposed area in multiple steps, the desired result is obtained. 1. A method of manufacturing a semiconductor device, comprising the step of forming a resist pattern.
(2)半導体基板上にアミン系化合物を含む画像反転型
のフォトレジスト層を塗布する工程と、前記フォトレジ
スト層の所定の位置を露光する第1回目の露光工程と、 大気中で前記フォトレジスト層を加熱処理し、前記第1
回目の露光工程による露光部にアルカリ不溶部を形成す
る工程と、 前記露光部以外の未露光部に対して露光・現像処理を複
数回に分けて繰り返し行うことにより所望のレジストパ
ターンを形成する工程 とを具備することを特徴とする半導体装置の製造方法。
(2) a step of applying an image reversal type photoresist layer containing an amine compound on a semiconductor substrate; a first exposure step of exposing a predetermined position of the photoresist layer; and a step of exposing the photoresist layer to light in the atmosphere. The layer is heat treated and the first layer is heated.
A process of forming an alkali-insoluble area in the exposed area by the second exposure process, and a process of forming a desired resist pattern by repeating the exposure and development process in multiple times on the unexposed area other than the exposed area. A method for manufacturing a semiconductor device, comprising:
JP2031477A 1990-02-14 1990-02-14 Manufacture of semiconductor device Pending JPH03236216A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2031477A JPH03236216A (en) 1990-02-14 1990-02-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2031477A JPH03236216A (en) 1990-02-14 1990-02-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03236216A true JPH03236216A (en) 1991-10-22

Family

ID=12332345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2031477A Pending JPH03236216A (en) 1990-02-14 1990-02-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03236216A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387143B1 (en) * 1995-12-26 2004-02-05 후지쯔 디스플레이 테크놀로지스 코포레이션 Pattern Forming Method and Manufacturing Method of Liquid Crystal Display Device
WO2014091997A1 (en) * 2012-12-12 2014-06-19 日立化成株式会社 Photosensitive resin composition and photosensitive film using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387143B1 (en) * 1995-12-26 2004-02-05 후지쯔 디스플레이 테크놀로지스 코포레이션 Pattern Forming Method and Manufacturing Method of Liquid Crystal Display Device
WO2014091997A1 (en) * 2012-12-12 2014-06-19 日立化成株式会社 Photosensitive resin composition and photosensitive film using same
US9403977B2 (en) 2012-12-12 2016-08-02 Hitachi Chemical Company, Ltd. Photosensitive resin composition and photosensitive film using same

Similar Documents

Publication Publication Date Title
JPH0147008B2 (en)
JP2565119B2 (en) Pattern formation method
US6340635B1 (en) Resist pattern, process for the formation of the same, and process for the formation of wiring pattern
JPH03236216A (en) Manufacture of semiconductor device
JPS616830A (en) Pattern formation
JP2716957B2 (en) Method of forming conductive fine pattern
JPS63254729A (en) Forming method for resist pattern
JP2000181077A (en) Wiring pattern forming method by lift-off method
JPH08220771A (en) Formation of pattern
JPH0477746A (en) Pattern forming method of chemical amplification type resist
JPH04291733A (en) Gaas device and forming method for t-shaped gate electorode
JPH01281730A (en) Pattern forming method
JPH02156244A (en) Pattern forming method
JPS6276724A (en) Heat treating method for organic thin film
JP2712407B2 (en) Method of forming fine pattern using two-layer photoresist
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JPH03180024A (en) Method for forming multilayered resist film
JPH09213609A (en) Method for manufacturing semiconductor device
JPS63104327A (en) X-ray mask and manufacture thereof
JPH10221851A (en) Pattern forming method
JPH03108314A (en) Manufacture of semiconductor element
JPH01126606A (en) Production of diffraction grating
JPS62265723A (en) Exposing method for resist
JPH01239928A (en) Formation of pattern
JPS63164435A (en) Manufacture of semiconductor device