JPH03233950A - Flexible tape and mounting structure of semiconductor chip - Google Patents
Flexible tape and mounting structure of semiconductor chipInfo
- Publication number
- JPH03233950A JPH03233950A JP2028471A JP2847190A JPH03233950A JP H03233950 A JPH03233950 A JP H03233950A JP 2028471 A JP2028471 A JP 2028471A JP 2847190 A JP2847190 A JP 2847190A JP H03233950 A JPH03233950 A JP H03233950A
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- semiconductor chip
- flexible tape
- leads
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000005452 bending Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 3
- 238000005336 cracking Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体チップが接続される多数のリードが形
成されたフレキシブルテープ及び該フレキシブルテープ
のリードに半導体チップを接続する実装構造に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a flexible tape on which a large number of leads are formed to which semiconductor chips are connected, and a mounting structure for connecting semiconductor chips to the leads of the flexible tape. be.
［従来の技術］
フレキシブルテープを基板とし、これに形成されたイン
ナーリードに半導体チップの電極をそれぞれボンディン
グして半導体装置を製造する場合、第５図に示すように
フレキシブルテープ（１）に形成されたインナーリード
（４）が、半導体チップ（１１）に接続していわゆるエ
ツジショートが発生するのを防止するため、第４図に示
すようにインナーリード（４〉をフォーミングして半導
体チップ（１１）から離れる方向に折曲げている。[Prior Art] When manufacturing a semiconductor device by using a flexible tape as a substrate and bonding electrodes of a semiconductor chip to inner leads formed on the substrate, as shown in FIG. In order to prevent so-called edge shorts from occurring when the inner leads (4) are connected to the semiconductor chip (11), the inner leads (4) are formed as shown in FIG. It is bent in the direction away from the
なお、第４図において、（２〉は半導体チップ（１１）
が配設されるデバイスホール、（３）はフレキシブルテ
ープ（１）上に形成されたリード（回路バターン）で、
その先端部はデバイスホール（２）内に突出してインナ
ーリード（４）を形成している。In addition, in FIG. 4, (2> is a semiconductor chip (11)
The device hole (3) is a lead (circuit pattern) formed on the flexible tape (1).
The tip thereof protrudes into the device hole (2) to form an inner lead (4).
（５）は半導体チップ（１１）の電極（１２）に接続す
るための金属突起（バンブ）である。(5) is a metal protrusion (bump) for connecting to the electrode (12) of the semiconductor chip (11).
フォーミングの方法としては、インナーリード（４）を
電極にボンディングする際に、フレキシブルテープ（１
）をボンディング面より上方に位置させておき、ボンデ
ィングと同時にインナーリード（４）を加熱整形する方
法、あるいは、インナーリード（４）がボンディングさ
れた半導体チップ（１１）を下方に引張ってインナーリ
ード（４）をフォーミングする方法などがある。The forming method is to use flexible tape (1) when bonding the inner lead (4) to the electrode.
) is positioned above the bonding surface and the inner leads (4) are heated and shaped at the same time as bonding, or the semiconductor chip (11) to which the inner leads (4) are bonded is pulled downward and the inner leads (4) are heated and shaped at the same time as bonding. There is a method of forming 4).
この場合、フォーミングの寸法（第４図のｈ）が浅すぎ
る場合（例えば〇−以下）は、前述のようにエツジショ
ートが発生し易く、また第６図に示すようにフォーミン
グの寸法りが深すぎる場合（例えば３００−以上）は、
折り曲げ部（６）に亀裂を生じたり、あるいは破断した
りして初期接続性及び接続信頼性に悪影響を与えていた
。In this case, if the forming dimension (h in Figure 4) is too shallow (e.g. less than 0-), edge shorting is likely to occur as described above, and if the forming dimension is too deep as shown in Figure 6. If it is too high (e.g. 300- or more),
The bent portion (6) cracks or breaks, which adversely affects initial connectivity and connection reliability.
これらの点を考慮して、インナーリード（４）のフォー
ミングの深さｈは、０〜ａｏｏ ｐの範囲が望ましいと
されている。Taking these points into consideration, it is said that the forming depth h of the inner lead (4) is preferably in the range of 0 to aoo p.
［発明が解決しようとする課題］
従来の半導体装置は、上記のようにインナーリード（４
）のフォーミングの深さが０〜３００ ｌａ１程度と比
較的浅いため、インナーリード（４）の変形が塑性領域
に入りに＜＜、変形が不安定で変形量にばらつきがあっ
たり、いわゆるスプリングバックにより加工戻りが発生
したりして、所望のフォーミング量が得られないという
問題があった。[Problem to be solved by the invention] Conventional semiconductor devices have inner leads (four leads) as described above.
) has a relatively shallow forming depth of about 0 to 300 la1, the deformation of the inner lead (4) may enter the plastic region, resulting in unstable deformation and variations in the amount of deformation, or so-called springback. There was a problem in that the desired forming amount could not be obtained due to the occurrence of machining reversal.
本発明は上記の課題を解決するためになされたもので、
常に所望のフォーミング量が得られ、しかもインナーリ
ードに亀裂や破断の発生のおそれのない、フレキシブル
テープ及びフレキシブルテープへの半導体チップの実装
構造を得ることを目的としたものである。The present invention was made to solve the above problems,
The object of the present invention is to obtain a flexible tape and a structure for mounting a semiconductor chip on the flexible tape, in which a desired forming amount can always be obtained and there is no fear of cracking or breaking the inner leads.
［課題を解決するための手段］
本発明に係るフレキシブルテープは、インナーリードを
デバイスホール内においてフォーミング深さに相当する
量だけそれぞれ同方向に曲げて形成したものである。[Means for Solving the Problems] A flexible tape according to the present invention is formed by bending inner leads in the same direction within a device hole by an amount corresponding to the forming depth.
また、本発明に係る半導体チップの実装構造は、デバイ
スホール内においてフォーミング深さに相当する量だけ
それぞれ同方向に曲げて形成されたインナーリードを９
０″ねじり、このインナーリードをデバイスホールに配
設された半導体チップの電極にそれぞれ接続したもので
ある。Furthermore, the semiconductor chip mounting structure according to the present invention has nine inner leads formed by bending them in the same direction by an amount corresponding to the forming depth in the device hole.
The inner leads are connected to the electrodes of the semiconductor chip arranged in the device holes.
［作 用］
インナーリードを工具等で挾んでそれぞれ９０″ねじり
、ついでデバイスホールに半導体チップを配設し、ボン
ディングツールにより半導体チップの電極とインナーリ
ードとを接続する。[Function] The inner leads are pinched with a tool or the like and twisted by 90'', then the semiconductor chip is placed in the device hole, and the electrodes of the semiconductor chip and the inner leads are connected using a bonding tool.
これにより、インナーリードの曲りがそのままフォーミ
ング深さを形成するため、フォーミング深さを正確かつ
均一に保持することができる。Thereby, since the bending of the inner lead directly forms the forming depth, the forming depth can be maintained accurately and uniformly.
［実施例］
第１図は本発明に係るフレキシブルテープの実施例の斜
視図である。なお、第４図の従来例と同じ部分には同じ
符号を付し、説明を省略する。[Example] FIG. 1 is a perspective view of an example of a flexible tape according to the present invention. Incidentally, the same parts as in the conventional example shown in FIG. 4 are given the same reference numerals, and the explanation thereof will be omitted.
（３１） 、 （３１ａ） 、 （ｌｌｎ＞はフレキシ
ブルテープ（１）上に形成された例えば銅箔の如く導電
率の高い材料からなるリード（回路パターン）で、例え
ばその幅Ｗは５０ＩＩｆｆｌ、厚さｔは４０−に形成さ
れている。このリード（３１）〜（３１ｎ）のデバイス
ホール（２）に突出するインナーリード（３２） 、
（’３２ａ） 、 （３２ｎ）の部分は、バターニング
／エツチングの際第４図のフォーミング量（深さｈ）に
相当する量（例えば１５０ｕ＋ｉ）だけ一方の側に曲げ
て形成されている。（Ｈ）。(31), (31a), (lln> is a lead (circuit pattern) made of a material with high conductivity, such as copper foil, formed on the flexible tape (1), and has a width W of 50Iffl and a thickness, for example. t is formed at 40-.Inner leads (32) protruding into the device holes (2) of these leads (31) to (31n),
The portions ('32a) and (32n) are formed by being bent to one side by an amount (for example, 150u+i) corresponding to the forming amount (depth h) shown in FIG. 4 during buttering/etching. (H).
（８３ａ） 、 （３３ｎ）はインナーリード（３２）
〜（Ｈｎ）の先端部側壁に形成された突起部である。(83a), (33n) are inner leads (32)
This is a protrusion formed on the side wall of the tip of ~(Hn).
上記のようなインナーリード（３２）〜（Ｈｎ）を有す
るフレキシブルテープ（１）に半導体チップ（１１）を
実装するには、先ず各インナーリード（３２）〜（３２
ｎ）を第２図に矢印で示すように工具等（７）で挾み、
９０″ねじって突起部（３３）〜（Ｂａｎ）を下に向け
る。ついでフレキシブルテープ（１）のデバイスホール
（２）内に半導体チップ（１１）を配設し、ボンディン
グツール（８〉により半導体チップ（１１）の電極（１
２）とインナーリード（８２）〜（８，２ｎ）とを１本
ずつボンディングする。In order to mount the semiconductor chip (11) on the flexible tape (1) having the inner leads (32) to (Hn) as described above, first, each of the inner leads (32) to (32)
n) with a tool (7) as shown by the arrow in Figure 2,
Twist 90" so that the protrusions (33) to (Ban) face down. Next, place the semiconductor chip (11) in the device hole (2) of the flexible tape (1), and use the bonding tool (8>) to attach the semiconductor chip (11). (11) Electrode (1
2) and inner leads (82) to (8, 2n) one by one.
このようにしてボンディングが終了すると、第３図に示
すようにインナーリード（３２）〜（３２ｎ）の曲りが
そのままボンディング面とフレキシブルテープ面との高
さの差（従来のフォーミング深さｈ）を形成するため、
フォーミング量を正確かつ均一に制御することができる
。なお、インナーリード（３２）〜（３２ｎ）を９０″
ねじると塑性変形するため、スプリングバックを生じる
ことはない。When the bonding is completed in this way, the bends of the inner leads (32) to (32n) directly reduce the difference in height between the bonding surface and the flexible tape surface (conventional forming depth h), as shown in Figure 3. to form
The amount of forming can be controlled accurately and uniformly. In addition, the inner leads (32) to (32n) are 90″
Since it deforms plastically when twisted, it does not cause springback.
上記の説明ではインナーリード（３２）〜（３２ｎ）を
手作業でねじり、１本ずつボンディングする場合につい
て述べたが、多量生産を行なう場合はインナーリード（
３２）〜（８２ｎ）のねじりを自動化し、多数の電極（
１２〉とインナーリード（３２）のボンディングを同時
に行なうこともできる。In the above explanation, we have described the case where the inner leads (32) to (32n) are manually twisted and bonded one by one.
32) to (82n) are automated, and a large number of electrodes (
12> and the inner lead (32) can be bonded at the same time.
また、インナーリード（３２）〜（３２ｎ）の先端部側
壁に突起部（３３）〜（３３ｎ）を設けた場合を示した
が、この位置と対向する半導体チップ（１１）側の電極
（１２）上にバンプを設けてもよい。In addition, although a case is shown in which protrusions (33) to (33n) are provided on the side walls of the tip portions of the inner leads (32) to (32n), the electrodes (12) on the semiconductor chip (11) side opposite to these positions A bump may be provided on the top.
［発明の効果］
以上詳記したように、本発明はフレキシブルテ−プのイ
ンナーリードをフォーミング深さに相当する量だけそれ
ぞれ同方向に曲げて形成し、このインナーリードを９０
°ねじって半導体チップの電極に接続するようにしたの
で、フォーミング量を正確にかつ均一に保持することが
できる。[Effects of the Invention] As detailed above, the present invention forms the inner leads of a flexible tape by bending them in the same direction by an amount corresponding to the forming depth, and
Since it is connected to the electrode of the semiconductor chip by twisting, the amount of forming can be maintained accurately and uniformly.
このため、エツジショートが発生したりインナーリード
に亀裂や破断を生ずるおそれがなく、またスプリングバ
ックによる加工戻りが発生することもないので、初期接
続性が良好で信頼性の高い半導体装置を得ることができ
る。Therefore, there is no risk of edge shorting or cracking or breakage of the inner leads, and there is no possibility of unprocessing due to springback, so it is possible to obtain a highly reliable semiconductor device with good initial connectivity. I can do it.
第１図は本発明実施例の模式的平面図、第２図はそのボ
ンディング作用を示す斜視図、第３図はボンディング後
の状態を示す斜視図、第４図は従来のフレキシブルテー
プのインナーリードと半導体チップの電極とのボンディ
ングの状態を示す斜視図、第５図、第６図は従来の問題
点を説明するための模式図である。
（１）：フレキシブルテープ、（３１） 、 （３１ａ
） 、 （３１ｎ） ：リード、（３２） 、 （３２
ａ） 、 （３２ｎ） ：インナーリード、（１１）
：半導体チップ、
（１２） ：電極。Fig. 1 is a schematic plan view of an embodiment of the present invention, Fig. 2 is a perspective view showing the bonding action, Fig. 3 is a perspective view showing the state after bonding, and Fig. 4 is the inner lead of a conventional flexible tape. FIGS. 5 and 6 are perspective views showing the state of bonding between the semiconductor chip and the electrodes of the semiconductor chip, and FIGS. 5 and 6 are schematic diagrams for explaining the conventional problems. (1): Flexible tape, (31), (31a
), (31n): lead, (32), (32
a), (32n): Inner lead, (11)
: Semiconductor chip, (12) : Electrode.
Claims (2)
接続される複数のインナーリードを備えたフレキシブル
テープにおいて、 前記インナーリードをデバイスホール内においてフォー
ミング深さに相当する量だけそれぞれ同方向に曲げて形
成したことを特徴とするフレキシブルテープ。(1) In a flexible tape equipped with a plurality of inner leads connected to electrodes of a semiconductor chip arranged in a device hole, each of the inner leads is bent in the same direction within the device hole by an amount corresponding to the forming depth. A flexible tape characterized by a formed.
た複数のインナーリードを半導体チップの電極に接続し
てなる半導体装置において、 前記デバイスホール内においてフォーミング深さに相当
する量だけそれぞれ同方向に曲げて形成されたインナー
リードを９０゜ねじり、該インナーリードを前記デバイ
スホールに配設された半導体チップの電極にそれぞれ接
続したことを特徴とする半導体チップの実装構造。(2) In a semiconductor device in which a plurality of inner leads formed in a device hole of a flexible tape are connected to electrodes of a semiconductor chip, the inner leads are formed by bending each inner lead in the same direction by an amount corresponding to the forming depth within the device hole. A semiconductor chip mounting structure characterized in that the inner leads are twisted by 90 degrees and the inner leads are respectively connected to electrodes of the semiconductor chip disposed in the device hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028471A JPH03233950A (en) | 1990-02-09 | 1990-02-09 | Flexible tape and mounting structure of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028471A JPH03233950A (en) | 1990-02-09 | 1990-02-09 | Flexible tape and mounting structure of semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233950A true JPH03233950A (en) | 1991-10-17 |
Family
ID=12249568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2028471A Pending JPH03233950A (en) | 1990-02-09 | 1990-02-09 | Flexible tape and mounting structure of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233950A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5836071A (en) * | 1996-12-26 | 1998-11-17 | Texas Instrument Incorporated | Method to produce known good die using temporary wire bond, die attach and packaging |
| US7098078B2 (en) * | 1990-09-24 | 2006-08-29 | Tessera, Inc. | Microelectronic component and assembly having leads with offset portions |
-
1990
- 1990-02-09 JP JP2028471A patent/JPH03233950A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098078B2 (en) * | 1990-09-24 | 2006-08-29 | Tessera, Inc. | Microelectronic component and assembly having leads with offset portions |
| US5836071A (en) * | 1996-12-26 | 1998-11-17 | Texas Instrument Incorporated | Method to produce known good die using temporary wire bond, die attach and packaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
| JPH1131776A (en) | Semiconductor chip package | |
| JPH098205A (en) | Resin sealed semiconductor device | |
| US6512288B1 (en) | Circuit board semiconductor package | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JPH03233950A (en) | Flexible tape and mounting structure of semiconductor chip | |
| JPH0239097B2 (en) | ||
| JPH0344051A (en) | Wire bonding method | |
| US6404216B1 (en) | Test contact | |
| JPH0462865A (en) | Semiconductor device and manufacture thereof | |
| JPH0427148A (en) | Lead frame for semiconductor device | |
| JPH0744018Y2 (en) | Projection electrode structure | |
| KR950008849B1 (en) | Semiconductor and manufacture method | |
| JPS5844593Y2 (en) | Beam lead type semiconductor device | |
| JP2000156453A (en) | Wire bonding connection structure and repairing method of wire | |
| JPH0510366Y2 (en) | ||
| JPS62177953A (en) | Lead frame | |
| KR0180332B1 (en) | Film carrier tape for semiconductor devices | |
| KR100321149B1 (en) | chip size package | |
| JPS622560A (en) | Resin-sealed type semiconductor device | |
| JP2914577B2 (en) | Method for manufacturing surface mount electronic device | |
| JPS5874064A (en) | Lead frame | |
| JP2004221258A (en) | Semiconductor device and its manufacturing method | |
| JPH0519956Y2 (en) | ||
| JPH01286430A (en) | Mounting method for semiconductor chip |