KR950008849B1 - Semiconductor and manufacture method - Google Patents
Semiconductor and manufacture method Download PDFInfo
- Publication number
- KR950008849B1 KR950008849B1 KR1019920011097A KR920011097A KR950008849B1 KR 950008849 B1 KR950008849 B1 KR 950008849B1 KR 1019920011097 A KR1019920011097 A KR 1019920011097A KR 920011097 A KR920011097 A KR 920011097A KR 950008849 B1 KR950008849 B1 KR 950008849B1
- Authority
- KR
- South Korea
- Prior art keywords
- tab
- tape
- pattern
- square
- package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000002894 organic compounds Chemical class 0.000 claims abstract description 5
- 229920000728 polyester Polymers 0.000 claims abstract description 4
- 239000010949 copper Substances 0.000 claims description 15
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 238000005304 joining Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Description
제1(a)도는 종래의 반도체 패키지의 평면도.1A is a plan view of a conventional semiconductor package.
제1(b)도는 제1(a)도의 개략적인 단면도.FIG. 1 (b) is a schematic cross-sectional view of FIG. 1 (a).
제2도는 결합 공구로 TAB 테이프를 열압착하는 것을 나타낸 도면.2 shows thermocompression bonding of a TAB tape with a joining tool.
제3(a)도는 본 발명의 반도체 패키지의 평면도로써, 다수개의 사각구멍을 구비한 예시도.FIG. 3 (a) is a plan view of the semiconductor package of the present invention, illustrating an example having a plurality of square holes.
제3(b)도는 본 발명의 제3(a)도의 개략적인 사시단면도.3 (b) is a schematic perspective cross-sectional view of FIG. 3 (a) of the present invention.
제4(a)도는 본 발명의 반도체 패키지의 평면도로써, 다수개의 원형구멍을 설치한 실시예시도.4A is a plan view of a semiconductor package of the present invention, in which a plurality of circular holes are provided.
제4(b)도는 본 발명의 제4(a)도의 개략적인 사시단면도.4 (b) is a schematic perspective cross-sectional view of FIG. 4 (a) of the present invention.
제4(c)도는 제4(a)도에 다른 실시예를 적용한 개략적인 사시단면도.4 (c) is a schematic perspective cross-sectional view in which another embodiment is applied to FIG. 4 (a).
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 반도체 테이프의 실장부분에 사각구멍이나 원형구멍을 형성하여 LCD(Liquid Crystal Display)패널 및 PCB(Printed Circuit Board)의 실장시 테이프가 열변형에 의해 수축 또는 팽창되는 능력을 제거하여 접합성을 향상시킨 반도체 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same. In particular, a rectangular hole or a circular hole is formed in a mounting portion of a semiconductor tape, so that the tape is subjected to thermal deformation when the LCD (Liquid Crystal Display) panel and a printed circuit board (PCB) are mounted. The present invention relates to a semiconductor package and a method for manufacturing the same, which have improved adhesion by removing the ability to shrink or expand by the same.
일반적으로 TBA는 금속학적 결합이 와이어 결합과 유사한 상호연결에 대한 개념으로써 종래의 TAB는 낮은 I/O 카운트를 갖는 간단한 패키지로 사용되었다. 그러나, 최근 개발되는 TAB는 칩 조립공정의 자동화에 기인하여 복잡한 고성능의 패키지에서 빠른 운동량을 얻을 수 있는 장점을 내재하고 있다.In general, TBA is a concept for interconnections where metallurgical bonds are similar to wire bonds, and conventional TABs are used in simple packages with low I / O counts. However, recently developed TABs have an advantage of obtaining fast momentum in a complex, high performance package due to the automation of the chip assembly process.
또한, 종래의 TBA(Tape Automated Bonding) 기술은 제1(a)도 및 제1(b)도에 도시한 바와 같이 신호 입력부에 납땜접합을 위해 제1사각구멍(1)이 형성되어 있고 출력단에는 TAB 테이프(3)를 굴곡시키기 위하여 제2사각구멍(2)을 형성하기도 하였다.In addition, in the conventional tape automated bonding (TBA) technique, as shown in FIGS. 1A and 1B, a first square hole 1 is formed in the signal input unit for solder bonding, and at the output end, A second square hole 2 was also formed to bend the TAB tape 3.
그리고, 이와같이 종래 기술에서는 패키지(6)에 실장되는 TAB 테이프(3)상의 외부리드(5)기 베이스 필름(Base Film)위에 Cu패턴(4)이 배열되어 형상의 변형이 없는 그 상태에서 결합 공구(Bond Tool : 12)의 열압착에 의해 패널(6)에 접합하게 되었다. 한편, 패널(6)의 윗면에서 전극 패턴(11)이 형성되어 있다.In this way, in the prior art, the Cu pattern 4 is arranged on the base film of the outer lead 5 on the TAB tape 3 mounted on the package 6, and thus the joining tool is not deformed. It was joined to the panel 6 by thermocompression bonding (Bond Tool: 12). On the other hand, the electrode pattern 11 is formed in the upper surface of the panel 6.
또한, 종래에는 TAB 테이프(3)의 패널(6)에 실장되는 부위(A)에 사각구멍이나 원형구멍이 형성되지 않았으므로 결합 공구(12)가 150℃ 이상으로 테이프면을 접촉할 시 열변형에 의해 테이프가 안장되고 결합완료 후 상온에서 수축되어 접합신뢰성에 문제가 발생하게 되었다. 여기서 미설명 참고부호는 9는 정령키이고, 참고 부호 20은 LCD 패널이다.In addition, since a square hole or a circular hole is not formed in the portion A to be mounted on the panel 6 of the TAB tape 3 in the related art, thermal deformation when the joining tool 12 contacts the tape surface at 150 ° C or more. The tape was saddled and shrunk at room temperature after completion of bonding, resulting in problems in bonding reliability. Here, reference numeral 9 denotes a spirit key, and reference numeral 20 denotes an LCD panel.
본 발명은 이와같은 종래기술의 문제점을 해결하기 위한 것으로 TAB 테이프의 Cu 패턴과 패널 및 PCG 패턴의 열압착 접합시 열응력에 의한 테이프의 변형을 최소로 하기 위한 것이다.The present invention is to solve the problems of the prior art to minimize the deformation of the tape due to thermal stress during the thermocompression bonding of the Cu pattern of the TAB tape and the panel and the PCG pattern.
본 발명은 TAB 테이프를 폴리이미드 또는 폴리에스테르의 유기 화합물로 형성하고 그 위에 Cu 패턴을 형성하며 테이프의 외부 리드에 사각구멍이나 원형구멍이 형성된 TAB 패키지를 제공하는 것이다.The present invention provides a TAB package in which a TAB tape is formed of an organic compound of polyimide or polyester, a Cu pattern is formed thereon, and square or round holes are formed in the outer lead of the tape.
또한, 본 발명은 TAB 조립공정에 있어서 글래스 패널 및 PCB의 접합시접합 공구가 사각구멍 또는 원형구멍을 포함한 실장부상에 위치하여 접합을 하도록 된 반도체 패키지 제조방법을 제공하는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing a semiconductor package in which a bonding tool for bonding a glass panel and a PCB is placed on a mounting portion including a square hole or a circular hole in the TAB assembly process.
이하, 본 발명의 실시예를 제3(a)도로부터 제4(c)도에 따라 설명하겠다.An embodiment of the present invention will now be described with reference to FIGS. 3 (a) through 4 (c).
제3(a) 또는 다수개의 사각구멍(8)을 구비한 본 발명의 패키지의 평면도이다.The top view of the package of this invention provided with the 3rd (a) or the several square hole 8 is shown.
본 발명으 TAB 패키지는 종래의 패키지와는 달리 TAB 실장 부위(A)에 사각구멍(8)을 형성하였다. 그리고 상기 사각구멍(8)은 사용자의 요구에 부합하도록 적절히 그것의 폭 및 갯수를 조정하여 사용할 수 있다. 바람직하게는 사각구멍(8)의 폭은 0.2 내지 1.0㎜이다.Unlike the conventional package, the TAB package according to the present invention forms a square hole 8 in the TAB mounting portion (A). And the square hole 8 can be used by adjusting its width and number as appropriate to meet the needs of the user. Preferably, the width of the square hole 8 is 0.2 to 1.0 mm.
여기서 TAB 테이프(3)는 폴리이미드 또는 폴리에스테르의 유기 화합물로 형성되었다. 한편, 상기 테이프(3)의 위에는 Cu 패턴(4)이 형성되고 테이프(3)의 외부 리드부가 접착되는 부위에 사각구멍이 형성되었다.The TAB tape 3 is here formed of an organic compound of polyimide or polyester. On the other hand, on the tape 3, a Cu pattern 4 is formed, and a square hole is formed in a portion to which the outer lead portion of the tape 3 is bonded.
주로 OLD(Outer Lead Bonding)은 열이 가해지는 결합 공구가 테이프상의 Cu 패턴(4)과 PCB 또는 패널의 패턴을 일차한 후 접합시키게 되는데 통상 200℃ 정도에서 상기 접합이 이루어지게 된다. 따라서 열이 가해지는 베이스 필름(30)은 유기 화합물로 열 수축율 및 열 팽창계수가 커서 열에 의한 변형이 일어나 각 패턴과의 접합시 잘못 배열될 수 있다.Mainly, OLD (Outer Lead Bonding) is a bonding tool subjected to heat to bond the Cu pattern 4 on the tape and the pattern of the PCB or the panel after the bonding, which is usually performed at about 200 ° C. Therefore, the heat applied base film 30 is an organic compound, the heat shrinkage coefficient and the coefficient of thermal expansion is large, the deformation caused by heat may be misaligned when bonding with each pattern.
그러므로 제3(b)도에 도시한 바와같이, 패널(6) 또는 PCB 패턴과, 실장되는 베이스 필름(30) 부위에 사각구멍(8)을 형성시켜서 베이스 필름(30) 하부에 있는 Cu 패턴(4)이 열에 의한 변형을 최소로 되게 하였다. 또한, LCD 패널(20)의 하부에는 패널(6)이 설치되었으며, 상기 패널(6)의 윗면에는 전극 패턴(11)이 형성되어 있다. 한편, 사각구멍(8)은 중첩되지 않도록 TAB 테이프(3)상에 설치하였다.Therefore, as shown in FIG. 3 (b), the square pattern 8 is formed in the panel 6 or the PCB pattern and the base film 30 to be mounted, thereby forming a Cu pattern under the base film 30 ( 4) this thermal deformation was minimized. In addition, a panel 6 is disposed below the LCD panel 20, and an electrode pattern 11 is formed on an upper surface of the panel 6. In addition, the square hole 8 was provided on the TAB tape 3 so that it might not overlap.
그리고, 제4(a)(b)도는 다수개의 원형구멍을 설치한 이 발명의 반도체 패키지의 평면도이다. TAB 실장 면적(A)에 제3(a)(b)도의 사각구멍 대신에 다수개의 원형구멍(10)을 설치하였다. 상기 원형구멍(10)도 역시 TAB 실장 부위(A)에 일렬로 설치되었다.4A and 4B are plan views of the semiconductor package of the present invention in which a plurality of circular holes are provided. In the TAB mounting area A, a plurality of circular holes 10 were provided instead of the square holes in FIG. 3 (a) (b). The circular holes 10 were also arranged in a line at the TAB mounting site A.
여기서 Cu 패턴(4)은 LCD 패널(20)의 전극패턴(11)과 접합하게 되었다.Here, the Cu pattern 4 is bonded to the electrode pattern 11 of the LCD panel 20.
그리고, 원형구멍(10)은 패턴 사이에 형성되는데 그 원형구멍은 금형이나 화학적 식각에 의해 형성된다. 일반적으로 상기 원형구멍(10)의 직경은 0.1 내지 0.5㎜이다. 또한, 상기 원형구멍(10)은 경우에 따라서는 제4(c)도와 같이, 패턴이 있는 부분에도 형성할 수 있으며 제4(a)도의 원형구멍보다 약간 크게 형성될 수도 있다.Then, the circular hole 10 is formed between the patterns, the circular hole is formed by a metal mold or chemical etching. In general, the diameter of the circular hole 10 is 0.1 to 0.5mm. In addition, the circular hole 10 may be formed in a portion having a pattern, as shown in FIG. 4 (c), and may be formed slightly larger than the circular hole of FIG. 4 (a).
한편, 이 발명의 반도체 패키지 제조방법은 펀칭, 구리 박막 적층, 에칭, 플레이딩, 범프로 내부리드 본딩 및 수지 밀봉하는 TAB 조립공정에 있어서, 상기 TAB 조립공정에 있어서 글래스 패널 및 PCB의 접합시 접합 공구가 사각구멍 또는 원형구멍을 포함한 실장부위에 위치하여 접합을 하도록 되어 있다.On the other hand, the method of manufacturing a semiconductor package of the present invention in the TAB assembly process of punching, lamination of copper thin film, etching, plating, internal lead bonding with bumps and resin sealing, in the bonding of glass panels and PCBs in the TAB assembly process The tool is positioned at the mounting portion including the square hole or the circular hole to be joined.
그리고, 본 발명은 LCD 패널(20) 또는 PCB 패턴의 접합부위인 TAB 실장부위(A)에 사각구멍 또는 원형구멍을 형성하고 제2도에 도시한 바와 같이, 결합 경공12)로 열압착 접합이 이루어지게 된다.In addition, the present invention forms a square hole or a circular hole in the TAB mounting portion (A), which is the junction portion of the LCD panel 20 or PCB pattern, and as shown in FIG. You lose.
통상적으로 테이프(3)은 상온에서 흡습되어 있다가 열 압착시 공구에 150 내지 250℃의 온도가 가해질 때 수분이 방출되어 수축되다가 팽창하게 된다.Typically, the tape 3 is absorbed at room temperature, and when thermally compressed, when the temperature of 150 to 250 ° C. is applied to the tool, water is released to shrink and expand.
상기 식(1)에서 ΔT1=250℃, ΔT2=225℃이고, 테이프 선행창계수는 20×10-6/℃이다. 그래서, 전체 푸트 폭(foot width)이 30㎜인 경우 0.075 내지 0.135㎜ 만큼 인정하게 된다.In formula (1), ΔT 1 = 250 ° C., ΔT 2 = 225 ° C., and the tape leading window coefficient Is 20 × 10 −6 / ° C. Thus, when the total foot width is 30 mm, it is recognized by 0.075 to 0.135 mm.
따라서, 종래의 패키지는 전체적으로 0.075 내지 0.135㎜ 만큼 팽창 및 수축되어 접합시 잘못 배열되고, 접합 후 접합부위가 취약하게 되는 문제가 있었다.Therefore, the conventional package is inflated and shrunk by 0.075 to 0.135 mm as a whole, resulting in a misalignment at the time of joining and a weakening of the joint after joining.
그러나, 이 발명의 실시예에 따르면 Cu 패턴이 테이프 면에 접합되어 있어서 열을 가할 때 테이프(3)가 화살표 방향으로 팽창되어 Cu 패턴(4)도 팽창하게되나 사각구멍 또는 원형구멍을 패턴 사이 또는 패턴내에 형성시킴으로써 Cu 패턴의 정확도를 일정하게 유지시킬 수 있다.However, according to the embodiment of the present invention, when the Cu pattern is bonded to the tape surface, when the heat is applied, the tape 3 expands in the direction of the arrow so that the Cu pattern 4 also expands, but a square hole or a circular hole is formed between the patterns or By forming in the pattern, the accuracy of the Cu pattern can be kept constant.
이와같이 구성된 이 발명은 TAB의 접착력을 향상시킬 수 있고 또한 열접착에 따를 테이프 변형 방지 및 열 응력에 기인한 응력 감소를 시킬 수 있어서 TAB의 신뢰성도 향상시킬 수 있다.The present invention configured as described above can improve the adhesion of the TAB, and can also prevent the tape deformation and thermal stress due to the thermal adhesion, thereby improving the reliability of the TAB.
게다가, 이 발명은 전연체와 전지적 신호 패턴 사이의 임피던스를 향상시킬 수 있어서 TAB의 신뢰성도 향상시킬 수 있다.In addition, the present invention can improve the impedance between the leading body and the battery signal pattern, thereby improving the reliability of the TAB.
게다가, 이 발명은 전연체와 전지적 신호 패턴 사이의 임피던스를 향상시킬 수 있어서 매우 효과적이다.In addition, this invention is very effective because it can improve the impedance between the leading body and the omniscient signal pattern.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011097A KR950008849B1 (en) | 1992-06-25 | 1992-06-25 | Semiconductor and manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011097A KR950008849B1 (en) | 1992-06-25 | 1992-06-25 | Semiconductor and manufacture method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001360A KR940001360A (en) | 1994-01-11 |
| KR950008849B1 true KR950008849B1 (en) | 1995-08-08 |
Family
ID=19335236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920011097A KR950008849B1 (en) | 1992-06-25 | 1992-06-25 | Semiconductor and manufacture method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008849B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603848B1 (en) * | 1999-12-29 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device Having a Carrier Tape |
-
1992
- 1992-06-25 KR KR1019920011097A patent/KR950008849B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603848B1 (en) * | 1999-12-29 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device Having a Carrier Tape |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001360A (en) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR900008665B1 (en) | A method for manufacturing semiconductor device | |
| US7335970B2 (en) | Semiconductor device having a chip-size package | |
| KR100437436B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6600221B2 (en) | Semiconductor device with stacked semiconductor chips | |
| KR910002454B1 (en) | Film carrier and bonding method using the film carrier | |
| KR100264638B1 (en) | Column grid array substrate attachment with heat sink stress relief | |
| US6556268B1 (en) | Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB | |
| JPS62202548A (en) | Semiconductor device | |
| JP3424526B2 (en) | Electronic component mounting method | |
| US4950843A (en) | Mounting structure for semiconductor device | |
| KR100198682B1 (en) | Semiconductor device manufacturing method | |
| KR950008849B1 (en) | Semiconductor and manufacture method | |
| KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
| JPH0357617B2 (en) | ||
| JPH0982751A (en) | Mounting structure for device | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH0331086Y2 (en) | ||
| JPH01120856A (en) | Lead frame | |
| JPH01252931A (en) | Film substrate for liquid crystal display element | |
| JP2000294586A (en) | Semiconductor device and manufacture of the semiconductor device | |
| JPH05129515A (en) | Semiconductor device | |
| JPH1140605A (en) | Tape carrier package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |