JPH03233948A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03233948A JPH03233948A JP3023690A JP3023690A JPH03233948A JP H03233948 A JPH03233948 A JP H03233948A JP 3023690 A JP3023690 A JP 3023690A JP 3023690 A JP3023690 A JP 3023690A JP H03233948 A JPH03233948 A JP H03233948A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- lead frame
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 10
- 230000001070 adhesive effect Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体素子の信号入出力電極として金属突起
電極（以下バンブ電極と呼ぶ）を電極バッド上に有する
半導体装置に関するものである。
電極（以下バンブ電極と呼ぶ）を電極バッド上に有する
半導体装置に関するものである。
第３図は従来の半導体装置を示す断面図、第４図は第３
図のバンブ電極の詳細拡大断面図である。
図のバンブ電極の詳細拡大断面図である。
図にかいて、（１）は半４体素子、（２）は半導体素子
（１）に形成された電極バッド、（３）は電極バッド（
２）上に形成されたバンブ電極、（４）は半導体素子（
１）のバンブ電極（３）と接続しかつ半導体素子（１）
を固着させるリードフレーム、（４１）はリードフレー
ム（４）のフィンガ一部、（４２）はリードフレーム（
４）のダイスバッド部、（４３）はリードフレーム（４
）の架橋部、（５）は半導体素子（１）とリードフレー
ム（４）のダイスバッド部（４２）及びリードブレーム
（４）のダイスバッド部（４２）と架橋部（４３）とを
固着する接着材、（６）は半導体素子（１）とリードフ
レーム（４）等を収納する封止樹脂、（１１）は半導体
基板、（１２）は薄膜、（１３）は酸化膜、（１４）は
アルミ配線、（１５）は保護膜である。
（１）に形成された電極バッド、（３）は電極バッド（
２）上に形成されたバンブ電極、（４）は半導体素子（
１）のバンブ電極（３）と接続しかつ半導体素子（１）
を固着させるリードフレーム、（４１）はリードフレー
ム（４）のフィンガ一部、（４２）はリードフレーム（
４）のダイスバッド部、（４３）はリードフレーム（４
）の架橋部、（５）は半導体素子（１）とリードフレー
ム（４）のダイスバッド部（４２）及びリードブレーム
（４）のダイスバッド部（４２）と架橋部（４３）とを
固着する接着材、（６）は半導体素子（１）とリードフ
レーム（４）等を収納する封止樹脂、（１１）は半導体
基板、（１２）は薄膜、（１３）は酸化膜、（１４）は
アルミ配線、（１５）は保護膜である。
次に半導体素子（１）内に集積回路を製造する方法を説
明する。半導体基板（１１）の表面を熱酸化させること
により薄膜（１２）を形成する。その後、酸化膜（１３
）をデボしレジスト塗布、写真製版、エツチング、レジ
スト除去を繰り返えして、酸化膜（１３）上にアルミ配
線（１４）をスパッタあるいは蒸着し、しジヌト塗布、
写真製版、エツチング後、最後に半導体素子（１）の表
面を保護するためプラズマＣＶＤで保護膜（１５）をデ
ボし、レジスト塗布、写真製版、エツチング、レジスト
除去をして所定の電極バッド（２）を形成する。さらに
、信号入出力電極としてＡｕ、はんだ等のバンプ電極（
３）を電極バッド（２）上に形成させる。このようにし
て製造された半導体素子（１）を組立工程にかけるダイ
シングをした後リードフレーム（４）のダイスバッド部
（４２）に導電性樹脂等の接着材（５）で固着する。又
、半導体素子（１）の信号を外部に取出すために、バン
プ電極（３）にリードフレーム（４）のフィンガ一部（
４１）を接合させる。
明する。半導体基板（１１）の表面を熱酸化させること
により薄膜（１２）を形成する。その後、酸化膜（１３
）をデボしレジスト塗布、写真製版、エツチング、レジ
スト除去を繰り返えして、酸化膜（１３）上にアルミ配
線（１４）をスパッタあるいは蒸着し、しジヌト塗布、
写真製版、エツチング後、最後に半導体素子（１）の表
面を保護するためプラズマＣＶＤで保護膜（１５）をデ
ボし、レジスト塗布、写真製版、エツチング、レジスト
除去をして所定の電極バッド（２）を形成する。さらに
、信号入出力電極としてＡｕ、はんだ等のバンプ電極（
３）を電極バッド（２）上に形成させる。このようにし
て製造された半導体素子（１）を組立工程にかけるダイ
シングをした後リードフレーム（４）のダイスバッド部
（４２）に導電性樹脂等の接着材（５）で固着する。又
、半導体素子（１）の信号を外部に取出すために、バン
プ電極（３）にリードフレーム（４）のフィンガ一部（
４１）を接合させる。
さらに、半導体素子（１）の半導体基板（１１）に導通
させるため、リードフレーム（４）の架橋部（４３）ヲ
リードフレーム（４）のダイスバッド部（４２）に導電
性樹脂等の接着材（５）で固着する。
させるため、リードフレーム（４）の架橋部（４３）ヲ
リードフレーム（４）のダイスバッド部（４２）に導電
性樹脂等の接着材（５）で固着する。
最後に、半導体素子（１）を外部の雰囲気から保護する
ために、エポキシ樹脂等の封止樹脂により半４体素子（
１）とリードフレーム（４）の一部とを一体的に封止す
る。
ために、エポキシ樹脂等の封止樹脂により半４体素子（
１）とリードフレーム（４）の一部とを一体的に封止す
る。
従来の半導体装置は以上のように構成されていたので、
超ＬＳＩロジック等は多ピン化による信号入出力電極の
微細化により、従来の金属細線に変わってバンプ電極を
採用しているため、半導体素子の半導体基板側の電位を
取る場合特別にリードフレームを加工して接地しなくて
はならず、また、エポキシ樹脂で最後に一体的に封止す
る際の圧力で、接地されたリードフレームが断線するな
どの問題点があった。
超ＬＳＩロジック等は多ピン化による信号入出力電極の
微細化により、従来の金属細線に変わってバンプ電極を
採用しているため、半導体素子の半導体基板側の電位を
取る場合特別にリードフレームを加工して接地しなくて
はならず、また、エポキシ樹脂で最後に一体的に封止す
る際の圧力で、接地されたリードフレームが断線するな
どの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体素子の基板電位を容易に取り出し、量
産性および信頼性に優れたバンプ電極を有する半導体装
置を得ることを目的とする。
たもので、半導体素子の基板電位を容易に取り出し、量
産性および信頼性に優れたバンプ電極を有する半導体装
置を得ることを目的とする。
この発明に係る半導体装置は、半導体素子の特定のバン
プ［Ｗ （基板電位を必要とする電極）と接合している
電極バッド内のアルミ配線を半導体素子の側面まで形成
させるとともに、半導体素子の電気信号を外部へ取出す
ためのリードフレームに固着する際に、接着材で接合さ
せたものである。
プ［Ｗ （基板電位を必要とする電極）と接合している
電極バッド内のアルミ配線を半導体素子の側面まで形成
させるとともに、半導体素子の電気信号を外部へ取出す
ためのリードフレームに固着する際に、接着材で接合さ
せたものである。
この発明に釦ける半導体装置は、半導体素子の信号入出
力電極としてのバンプ電極の電極バッド下のアルミ配線
により、半導体基板にリードフレームからの電位を入出
力可能なものになる。
力電極としてのバンプ電極の電極バッド下のアルミ配線
により、半導体基板にリードフレームからの電位を入出
力可能なものになる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体装置を示す断面図
、第２図は第１図のバンプ電極の詳細拡大断面図である
。図にかいて、（１）は半導体素子、（２）は半導体素
子（１）に形成された電極バッド、（３）は電極バッド
（２）上に形成されたバンプを極、（４）は半導体素子
（１）のバンプ′ｇｌ極（３）と接続しかつ半導体素子
（１）を固着させるリードフレーム、（４１） ハリー
ドフレーム（４）のフィンガ一部、（４２）はリードフ
レーム（４）のダイスバッド部、（５）は半導体素子（
１）とリードフレーム（４）とを固着する導電性樹脂の
接着材、（６）は半導体素子（１）とバンプ電極（３）
ｐよびリードフレーム（４）等を収納する封止樹脂、（
１１）は半導体基板、（１２）は薄膜、（１３）は酸化
膜、（１４）は半導体素子（１）の側面まですなわちダ
イシングカット面まで形成されたアルミ配線、（１５）
は保護膜である。
図はこの発明の一実施例である半導体装置を示す断面図
、第２図は第１図のバンプ電極の詳細拡大断面図である
。図にかいて、（１）は半導体素子、（２）は半導体素
子（１）に形成された電極バッド、（３）は電極バッド
（２）上に形成されたバンプを極、（４）は半導体素子
（１）のバンプ′ｇｌ極（３）と接続しかつ半導体素子
（１）を固着させるリードフレーム、（４１） ハリー
ドフレーム（４）のフィンガ一部、（４２）はリードフ
レーム（４）のダイスバッド部、（５）は半導体素子（
１）とリードフレーム（４）とを固着する導電性樹脂の
接着材、（６）は半導体素子（１）とバンプ電極（３）
ｐよびリードフレーム（４）等を収納する封止樹脂、（
１１）は半導体基板、（１２）は薄膜、（１３）は酸化
膜、（１４）は半導体素子（１）の側面まですなわちダ
イシングカット面まで形成されたアルミ配線、（１５）
は保護膜である。
次に半導体素子（１）内に集積回路を製造する方法を説
明する。半導体基板（１１）の表面を熱酸化させること
により薄膜（工２）を形成する。その後、酸化膜（１３
）をデボし、レジスト塗布、写真製版、エツチング、レ
ジスト除去を繰り返えして酸化膜（１３）上にフルミ配
線（１４）をスパッタあるいは蒸着し、半導体素子（１
）の周辺部渣でレジスト塗布、写真製版エツチング、レ
ジスト除去して形成させ、最後に半導体素子（１）の表
面を保護するため、プラズマＣＶＤで保護Ｍ（５）をデ
ボし、レジスト塗布、写真製版、エツチングをして電極
バッド（２）を形成する。
明する。半導体基板（１１）の表面を熱酸化させること
により薄膜（工２）を形成する。その後、酸化膜（１３
）をデボし、レジスト塗布、写真製版、エツチング、レ
ジスト除去を繰り返えして酸化膜（１３）上にフルミ配
線（１４）をスパッタあるいは蒸着し、半導体素子（１
）の周辺部渣でレジスト塗布、写真製版エツチング、レ
ジスト除去して形成させ、最後に半導体素子（１）の表
面を保護するため、プラズマＣＶＤで保護Ｍ（５）をデ
ボし、レジスト塗布、写真製版、エツチングをして電極
バッド（２）を形成する。
さらに、信号入出力電極としてＡｕ、はんだ等のバンプ
電極（３）を電極バッド（２）上に形成させ半導体素子
（１）を製造する。
電極（３）を電極バッド（２）上に形成させ半導体素子
（１）を製造する。
このようにして製造された半導体素子（１）をダイシン
グした後リードフレーム（４）のダイスバッド部（４２
）に導電性醐脂の接着材（５）で半導体素子（１）の側
面會ですなわちダイシングカット面渣で固着し、半導体
素子（１）の電気信号を外部に取出すために、バンプ電
極（３）にリードフレーム（４）のフィンガ一部を接合
させる。
グした後リードフレーム（４）のダイスバッド部（４２
）に導電性醐脂の接着材（５）で半導体素子（１）の側
面會ですなわちダイシングカット面渣で固着し、半導体
素子（１）の電気信号を外部に取出すために、バンプ電
極（３）にリードフレーム（４）のフィンガ一部を接合
させる。
最後に、半導体素子（１）を外部の雰囲気から保護する
ために、エポキシ面脂等の封止樹脂（６）により半導体
素子（１）とリードフレーム（４）の一部とを一体的に
封止する。
ために、エポキシ面脂等の封止樹脂（６）により半導体
素子（１）とリードフレーム（４）の一部とを一体的に
封止する。
以上のようにこの発明によれば、半導体素子の電極バッ
ド下のアルミ配線を半導体基板と導通させるため、半導
体素子の側面に筐で引き出して形成したので、バンプ電
極を電極バッド上に有する半導体装置の基板電位を容易
に取り出し、量産性及び信頼性に優れた半導体装置が得
られる効果がある。
ド下のアルミ配線を半導体基板と導通させるため、半導
体素子の側面に筐で引き出して形成したので、バンプ電
極を電極バッド上に有する半導体装置の基板電位を容易
に取り出し、量産性及び信頼性に優れた半導体装置が得
られる効果がある。
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は第１図のバンプ電極の詳細拡大断面図、
第３図は従来の半導体装置を示す断面図、第４図は第３
図のバンプ電極の詳細拡大断面図である。 （１）は半導体素子、（２）は電極バッド、（３）はバ
ンプ電極、（４）はリードフレーム、（５）は接着材、
（６）は封止樹脂、（１１）は半導体基板、（ｌ２）は
薄膜、（ｌ３）は酸化膜、（１４）はアルミ配線、（ｌ
５）は保護膜を示す。 なか、図中、同一符号は同一、１たは相当部分を示す。
面図、第２図は第１図のバンプ電極の詳細拡大断面図、
第３図は従来の半導体装置を示す断面図、第４図は第３
図のバンプ電極の詳細拡大断面図である。 （１）は半導体素子、（２）は電極バッド、（３）はバ
ンプ電極、（４）はリードフレーム、（５）は接着材、
（６）は封止樹脂、（１１）は半導体基板、（ｌ２）は
薄膜、（ｌ３）は酸化膜、（１４）はアルミ配線、（ｌ
５）は保護膜を示す。 なか、図中、同一符号は同一、１たは相当部分を示す。
Claims (1)
- 半導体素子の信号入出力電極として、バンプと称する金
属突起電極を電極バッド上に有する半導体装置において
、集積回路が形成された半導体基板上に設けられる電極
バッドに、この電極バッド下にアルミ配線を設け、この
アルミ配線を前記半導体素子の外周側面部すなわちダイ
シングカット面に露出させ、前記外周側面部のアルミ配
線と前記半導体素子とリードフレームを固着する接着材
とを導通させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023690A JPH03233948A (ja) | 1990-02-08 | 1990-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3023690A JPH03233948A (ja) | 1990-02-08 | 1990-02-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233948A true JPH03233948A (ja) | 1991-10-17 |
Family
ID=12298083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3023690A Pending JPH03233948A (ja) | 1990-02-08 | 1990-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233948A (ja) |
-
1990
- 1990-02-08 JP JP3023690A patent/JPH03233948A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
| JP3644205B2 (ja) | 半導体装置及びその製造方法 | |
| JP4420538B2 (ja) | ウェーハパッケージの製造方法 | |
| JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
| US20010011857A1 (en) | Surface acoustic wave device and method for fabricating the same | |
| KR20030084707A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2006173599A (ja) | 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ | |
| KR20020052958A (ko) | 탄성 표면파 장치 및 그 제조 방법 | |
| JP2001094390A (ja) | 弾性表面波デバイスおよびその製造方法 | |
| US8022594B2 (en) | Surface acoustic wave device | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| TWI712117B (zh) | 微機電系統麥克風的封裝結構與封裝方法 | |
| JP2003243646A (ja) | 複合半導体素子及びその製造方法 | |
| JPH03233948A (ja) | 半導体装置 | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| US20210111082A1 (en) | Packaged Semiconductor Die with Micro-Cavity and Method for Forming Packaged Semiconductor Die with Micro-Cavity | |
| CN109802031B (zh) | 一种声表面波器件的封装方法及结构 | |
| JP3736226B2 (ja) | Ｓａｗデバイス | |
| JP4019578B2 (ja) | 静電容量式圧力センサの製造方法 | |
| JPH0884042A (ja) | パッケージ部材 | |
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPH01286333A (ja) | 半導体装置 | |
| JPH04162532A (ja) | 半導体装置 | |
| JP2005223432A (ja) | 表面弾性波デバイスおよびその製造方法 |