JPH03231532A - Error correction processing method for digital signal - Google Patents

Error correction processing method for digital signal

Info

Publication number
JPH03231532A
JPH03231532A JP2028042A JP2804290A JPH03231532A JP H03231532 A JPH03231532 A JP H03231532A JP 2028042 A JP2028042 A JP 2028042A JP 2804290 A JP2804290 A JP 2804290A JP H03231532 A JPH03231532 A JP H03231532A
Authority
JP
Japan
Prior art keywords
error
error correction
data
correction processing
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2028042A
Other languages
Japanese (ja)
Other versions
JP2874933B2 (en
Inventor
Masanori Kurita
昌徳 栗田
Akihiro Azuma
明浩 東
Kazuhide Tamaki
和秀 田巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2028042A priority Critical patent/JP2874933B2/en
Publication of JPH03231532A publication Critical patent/JPH03231532A/en
Application granted granted Critical
Publication of JP2874933B2 publication Critical patent/JP2874933B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)

Abstract

PURPOSE:To apply reproduction processing of an information data with fidelity by applying error correction processing of an error location of an input data or interpolation processing without error correction processing based on the comparison processing result between an error number and an error location number. CONSTITUTION:When, e.g. an error number NE and an error location number NA are coincident, it is discriminated that a correctable error is mixed in an information data DA. When the error number NE and the error location number NA are not coincident, it is discriminated that the correction disable error is mixed in the information data DA. Thus, when the production of an error in a correction enable range is recognized, the error correction processing of the information data DA is implemented. When the production of an error over the correction enable range is recognized, the error correction processing of the information data DA is not implemented but the interpolation processing is executed.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第7図) 発明が解決しようとする課題(第8図)課題を解決する
ための手段(第1図) 作用 実施例 (i)第1の実施例の説明(第2〜第4図)(ii)第
2の実施例の説明(第5.第6図)発明の効果 〔概要] デジタル信号の誤り訂正処理方法、特に多重された情報
データ等に誤り訂正能力、検出能力以上の誤りが混入し
た場合の訂正処理方法に関し、該情報データを誤訂正を
したり、未訂正のままそれを放置することなく、訂正不
可能な誤りが混入されたことを検出して正確な誤り訂正
処理をすることを目的とし、 その第1の方法は、情報データに誤り訂正符号が付加さ
れたデジタル信号の誤り訂正処理であって、前記デジタ
ル信号の誤り検出計算処理をし、前記計算処理結果に基
づいて誤り数の判定処理及び誤り位置数の検出処理をし
、前記誤り数と誤り位置数との比較処理をし、前記比較
処理結果に基づいて前記情報データの誤り位置の誤り訂
正処理又は該誤り訂正処理を廿ずに補間処理をすること
を含み構成し、 その第2の方法は、第1のデジタル信号の誤り訂正処理
方法において、前記情報データが規格化されたデジタル
信号のデータ列より短縮された場合、前記デジタル信号
の短縮の条件と前記誤り位置の検出処理結果とに基づい
て前記情報データの誤り訂正処理をすることを含み構成
する。
[Detailed description of the invention] [Table of contents] Overview Industrial field of application Prior art (Figure 7) Problem to be solved by the invention (Figure 8) Means for solving the problem (Figure 1) Operation implementation Example (i) Description of the first embodiment (Figures 2 to 4) (ii) Description of the second embodiment (Figures 5 and 6) Effects of the invention [Summary] Digital signal error correction processing method In particular, with regard to correction processing methods when multiplexed information data, etc. contains errors that exceed the error correction and detection capabilities, it is necessary to correct the information data without erroneously correcting it or leaving it uncorrected. The purpose of this method is to detect when impossible errors have been mixed in and perform accurate error correction processing.The first method is error correction processing of digital signals in which error correction codes are added to information data. Then, the digital signal is subjected to error detection calculation processing, the number of errors is determined and the number of error positions is detected based on the calculation result, the number of errors is compared with the number of error positions, and the number of errors is compared with the number of error positions. The second method includes performing error correction processing on the error position of the information data or interpolation processing without performing the error correction processing based on the comparison processing result, and the second method includes error correction of the first digital signal. In the processing method, when the information data is shortened from a data string of a standardized digital signal, error correction processing is performed on the information data based on conditions for shortening the digital signal and a result of the error position detection processing. Contains and constitutes.

〔産業上の利用分野] 本発明は、デジタル信号の誤り訂正処理方法に関するも
のであり、更に詳しく言えば、多重された情報データ等
に誤り訂正能力、検出能力以上の誤りが混入した場合の
訂正処理方法に関するものである。
[Industrial Application Field] The present invention relates to an error correction processing method for digital signals. More specifically, the present invention relates to a method for error correction processing of digital signals. More specifically, the present invention relates to a method for correcting errors in digital signals. More specifically, the present invention relates to a method for correcting errors in digital signals. This relates to a processing method.

近年、情報ネットワークの高密度化、高機能化に伴いデ
ータ通信及びその処理分野では、多重された情報データ
、例えば、ハイビジョン信号をベースバンド帯域幅的8
 (MIIZ)に帯域圧縮して伝送するM U S E
 (Multipule 5ubnyquist Sa
+wpling encoding)方式の音声データ
等に誤り訂正符号を付加したデジタル信号が伝送された
り、それを再生処理する技術が利用されている。
In recent years, with the increase in density and functionality of information networks, in the field of data communication and processing, multiplexed information data, such as high-definition signals, are
(MIIZ) to compress the band and transmit it.
(Multiple 5ubnyquist Sa
2. Description of the Related Art Digital signals in which error correction codes are added to audio data, etc. of the +wpling encoding system are transmitted, and techniques for reproducing the signals are used.

これによれば、デジタル信号の伝送中やその記録媒体に
おいて、何らかの原因で情報データに局部的に誤りが集
中するバーストエラー等を生しることがある。これによ
り、誤り訂正処理回路の訂正能力以上の誤りが該デジタ
ル信号に含まれることがある。このような場合、該訂正
処理回路がその情報データを誤訂正したり、未訂正のま
まそれを放置することがある。
According to this, burst errors, in which errors are locally concentrated in information data, may occur for some reason during the transmission of the digital signal or in the recording medium thereof. As a result, the digital signal may contain more errors than the error correction processing circuit can correct. In such a case, the correction processing circuit may erroneously correct the information data or leave it uncorrected.

そこで、情報データに誤り訂正能力、検出能力以上の誤
りが混入した場合であっても、正確な誤り訂正処理をす
ることができる誤り訂正処理方法が望まれている。
Therefore, there is a need for an error correction processing method that can perform accurate error correction even when information data contains more errors than the error correction and detection capabilities.

(従来の技術〕 第7.第8図は、従来例に係るデジタル信号の誤り訂正
処理方法の説明図である。
(Prior Art) Figs. 7 and 8 are explanatory diagrams of a conventional digital signal error correction processing method.

第7図は、その−例となるMUSE方式の音声信号の誤
り訂正処理方法を説明するブロンク図である。
FIG. 7 is a block diagram illustrating an example of an error correction processing method for an audio signal using the MUSE method.

図において、MUSE方式の音声信号(以下MUSE信
号という)DINをデコード処理する装置は、フレーム
デインターリーブ処理回路1.ビットデインターリーブ
処理回路2.誤り訂正処理回路3.ワードデインターリ
ーブ処理回路4及び補間処理回路5から成る。
In the figure, a frame deinterleave processing circuit 1. Bit deinterleave processing circuit 2. Error correction processing circuit 3. It consists of a word deinterleave processing circuit 4 and an interpolation processing circuit 5.

誤り訂正処理回路3は、シンドローム計算回路3a、8
2ビットシフトレジスタ3b、他の計算回路3c、誤り
数判定回路3d、誤り位置検出回路3e、AND回路3
f及び加算器3gから成る。
The error correction processing circuit 3 includes syndrome calculation circuits 3a and 8.
2-bit shift register 3b, other calculation circuit 3c, error number determination circuit 3d, error position detection circuit 3e, AND circuit 3
f and an adder 3g.

当該装置の機能は、ワード、ビット及びフレームインタ
ーリーブ処理されたMUSE信号DINを入力して、ま
ず、フレーム及びビットデインターリーブ処理をする。
The function of this device is to input the MUSE signal DIN which has undergone word, bit and frame interleaving processing, and first perform frame and bit deinterleaving processing.

次いで、ビットデインターリーブ処理されたMUSE信
号DINの誤り訂正処理をする。その後、訂正処理され
たMUSE信号DINがワードデインターリーブ処理及
びその補間処理されて音声再生回路に出力される。
Next, the bit deinterleaved MUSE signal DIN is subjected to error correction processing. Thereafter, the corrected MUSE signal DIN is subjected to word deinterleaving processing and its interpolation processing, and is output to the audio reproduction circuit.

第8図は、従来例に係る誤り訂正処理方法のフローチャ
ートである。
FIG. 8 is a flowchart of a conventional error correction processing method.

図において、まず、ステップP1でビットデインターリ
ーブ処理されたMUSE信号DINのシンドロームの計
算処理をする。この際に、82ビツトシフトレジスタ3
bとシンドローム計算回路3aとに誤り訂正符号15ビ
ツトが付加された強化モード(82,67)のMUSE
信号DINが入力される。
In the figure, first, in step P1, the syndrome of the MUSE signal DIN subjected to bit deinterleaving processing is calculated. At this time, 82-bit shift register 3
MUSE in enhanced mode (82, 67) in which a 15-bit error correction code is added to b and the syndrome calculation circuit 3a.
A signal DIN is input.

次に、ステップP2で誤り数判別式により誤り数を求め
る。この際に、誤り数判別回路3dがシンドローム計算
結果に基づいて強化モードでは、誤りが無い場合と3ビ
ツトの誤りがある場合には、訂正不許可の判定をする。
Next, in step P2, the number of errors is determined using the error number discriminant. At this time, the error number determining circuit 3d determines that correction is not permitted in the enhanced mode based on the syndrome calculation results when there is no error and when there is a 3-bit error.

また、1又は2ビツトの誤りがある場合には、訂正許可
の識別をする。
Also, if there is a 1 or 2 bit error, permission for correction is identified.

次いで、ステップP3で並行して誤り位置方程式により
誤り位置数を求め、誤り位置のビットを反転する。この
際に、誤り位置方程式にMUSE信号のデータ列のビッ
ト数分(−巡)に、誤り位置を示す特性値が代入される
。また、誤り訂正処理は、誤り位置方程式の解が見出さ
れ、かつ、ステップP2の訂正許可の識別が活性化する
毎に誤り位置のピントの反転が実行される。
Next, in step P3, the number of error positions is calculated in parallel using the error position equation, and the bits at the error positions are inverted. At this time, characteristic values indicating the error position are substituted into the error position equation for the number of bits (-cycles) of the data string of the MUSE signal. In the error correction process, the focus of the error position is inverted every time a solution to the error position equation is found and the correction permission identification in step P2 is activated.

これにより、誤り訂正処理回路3の訂正能力以内の誤り
を訂正することができる。
Thereby, errors within the correction capability of the error correction processing circuit 3 can be corrected.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、従来例によれば何らかの原因でバーストエラ
ー等を生じたMUSE信号には、誤り訂正処理回路3の
訂正能力以上の誤りが含まれることがある。しかし、誤
り訂正処理回路3は、常に、訂正能力範囲内の誤りがあ
ると仮定して訂正処理をしている。
By the way, according to the conventional example, a MUSE signal in which a burst error or the like has occurred due to some reason may contain errors exceeding the correction ability of the error correction processing circuit 3. However, the error correction processing circuit 3 always performs correction processing on the assumption that there is an error within the correction capability range.

このため、次のような問題を生ずることがある。Therefore, the following problems may occur.

■誤った位置のビットを訂正処理せずに正しい位置のビ
ットを誤訂正処理する場合がある。
■There are cases where bits in the correct position are incorrectly corrected without correcting the bits in the incorrect position.

これは、第8図のステップP3において、誤り位置数を
求める際に、誤り位置を示す特性値がMUSE信号のデ
ータ列のピント数分(−巡)のみ誤り位置方程式に代入
されるためである。すなわち、誤り位置方程式の解が見
出される毎に誤り訂正処理がされる。これにより、ステ
ップP1で判定した誤り数とステップP3でMUSE信
号のデータ列を一巡して見出した誤り位置数とが異なり
、真の誤り位置のピントを訂正処理せず正しい位置のピ
ントを誤訂正してしまうものである。
This is because when calculating the number of error positions in step P3 of FIG. 8, the characteristic value indicating the error position is substituted into the error position equation by the number of focuses (-cycles) of the data string of the MUSE signal. . That is, error correction processing is performed every time a solution to the error location equation is found. As a result, the number of errors determined in step P1 differs from the number of error positions found by going around the data string of the MUSE signal in step P3, and the focus at the correct position is incorrectly corrected without correcting the focus at the true error position. It's something you end up doing.

■ステップP2でデータ列のビットに2個の誤りがある
という誤り数判別結果を得ても、実際には誤り位置を求
めることができずに、訂正処理を終了する場合がある。
(2) Even if the result of determining the number of errors is that there are two errors in the bits of the data string in step P2, the correction process may end without actually being able to find the error position.

この原因の一つを上げると、MUSE信号がBCH符号
による誤り訂正方式により、規格化されたデータ列=1
27ビツトに対して、82ビツトに短縮されている。こ
のため、訂正能力以上の誤りがこの82ビツトに付加さ
れた場合、見かけ上短縮された部分に誤りがあるという
結果を得る場合があり、本来のデータ83ビツト内では
誤り数判別結果と一致しないという処理結果になるため
である。
One of the reasons for this is that the MUSE signal is converted into a standardized data string of 1 by the error correction method using the BCH code.
It has been shortened from 27 bits to 82 bits. Therefore, if more errors than the correction ability are added to these 82 bits, the result may be that there is an error in the apparently shortened part, which does not match the result of determining the number of errors within the original 83 bits of data. This is because the processing result is as follows.

これにより、MUSE信号の誤訂正処理されたデータに
基づいて実際に誤り訂正処理が必要であったデータが補
間処理される結果、その音声データを再生したときに、
雑音等が混入して音質が低下するという問題がある。
As a result, data that actually required error correction processing is interpolated based on the error correction processed data of the MUSE signal, and as a result, when the audio data is played back,
There is a problem in that noise and the like are mixed in and the sound quality is degraded.

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、該情報データを誤訂正をしたり、未訂正のまま
それを放置することなく、訂正不可能な誤りが混入され
たことを検出して正確な誤り訂正処理をすることを可能
とするデジタル信号の誤り訂正処理方法の捷供を目的と
する。
The present invention was created in view of the problems of the conventional example, and prevents uncorrectable errors from being mixed into the information data without erroneously correcting it or leaving it uncorrected. The purpose of the present invention is to provide an error correction processing method for digital signals that enables accurate error correction processing by detecting errors.

〔課題を解決するための手段] 第1図(a)、  (b)は、本発明に係るデジタル信
号の誤り訂正処理方法の原理図を示している。
[Means for Solving the Problems] FIGS. 1(a) and 1(b) show diagrams of the principle of a digital signal error correction processing method according to the present invention.

その第1の方法は、情報データDAに誤り訂正符号EB
が付加されたデジタル信号DSの誤り訂正処理であって
、まず、ステップptで前記デジタル信号DSの誤り検
出計算処理をし、次いで、ステップP2.P3で前記計
算処理結果に基づいて誤り数NHの判定処理及び誤り位
置数NAの検出処理をし、次に、ステップP4で前記誤
り数NEと誤り位置数NAとの比較処理をし、さらに、
ステップP5で前記比較処理結果に基づいて前記情報デ
ータDAの誤り位Inの誤り訂正処理をし、又はステッ
プP6で前記比較処理結果に基づいて情報データDAの
誤り訂正処理をせずに補間処理をすることを特徴とし、 第2の方法は、第1のデジタル信号の誤り訂正処理方法
において、前記情報データDAが規格化されたデジタル
信号DSのデータ列DPより短縮された場合、前記デジ
タル信号DSの短縮の条件と前記誤り位itnの検出処
理結果とに基づいて前記情報データDAの誤り訂正処理
をすることを特徴とし、上記目的を達成する。
The first method is to add an error correction code EB to the information data DA.
is an error correction process for the digital signal DS to which is added, first, in step pt, an error detection calculation process is performed on the digital signal DS, and then in step P2. In step P3, the number of errors NH is determined and the number of error positions NA is detected based on the calculation result, and then in step P4, the number of errors NE and the number of error positions NA are compared, and further,
In step P5, an error correction process is performed on the error position In of the information data DA based on the comparison process result, or in step P6, an interpolation process is performed on the information data DA without error correction process based on the comparison process result. The second method is characterized in that in the first digital signal error correction processing method, when the information data DA is shortened from the data string DP of the standardized digital signal DS, the digital signal DS The above object is achieved by performing error correction processing on the information data DA based on the shortening conditions and the detection processing result of the error position itn.

(作用) 本発明の第1の方法によれば、ステンブP5で誤り数N
Bと誤り位置数NAとの比較処理結果に基づいて情報デ
ータDAの誤り位置nの誤り訂正処理又はステンブP6
で比較処理結果に基づいて情報データDAの誤り訂正処
理をせずに補間処理をしている。
(Operation) According to the first method of the present invention, the number of errors N in the stencil P5 is
Based on the comparison processing result between B and the number of error positions NA, error correction processing is performed for the error position n of the information data DA or step P6
Based on the comparison processing result, interpolation processing is performed without performing error correction processing on the information data DA.

例えば、誤り数NAと誤り位置数NAが一致するときに
は、訂正可能な誤りが情報データDAに混入されている
ことが判定される。また、誤り数NEと誤り位置数NA
が一致しないときには、訂正不可能な誤りが情報データ
DAに混入されていることが判定される。
For example, when the number of errors NA and the number of error positions NA match, it is determined that a correctable error is mixed in the information data DA. Also, the number of errors NE and the number of error positions NA
If they do not match, it is determined that an uncorrectable error has been mixed into the information data DA.

このため、訂正能力範囲内の誤りが発生していることが
認識された場合には、情報データDAの誤り訂正処理が
される。また、その訂正能力範囲以上の誤りが発生して
いることが認識された場合には、情報データDAの誤り
訂正処理をせず補間処理に移行される。このことで、何
らかの原因でバーストエラー等を生じたデジタル信号D
Sに、訂正能力範囲以上の誤りが含まれた場合であって
も、従来例のように正しい位置のビットを誤って訂正す
る誤訂正処理を極力低減することが可能となる。
Therefore, when it is recognized that an error within the correction capability range has occurred, error correction processing is performed on the information data DA. Further, if it is recognized that an error exceeding the correction capability range has occurred, the error correction process of the information data DA is not performed and the process shifts to interpolation process. As a result, the digital signal D that has caused a burst error etc. for some reason.
Even if S contains an error exceeding the correction capability range, it is possible to reduce as much as possible the error correction process that erroneously corrects a bit in the correct position as in the conventional example.

これにより、訂正能力範囲以上の誤りが発生している情
報データが誤訂正処理されなかったデータにもとづいて
補間処理される結果、その情報データを忠実に再生処理
することが可能となる。
As a result, information data in which errors exceeding the correction capability range are interpolated based on data that has not been subjected to error correction processing, and as a result, it becomes possible to faithfully reproduce the information data.

また、本発明の第2の方法によれば、情報データDAが
規格化されたデジタル信号DSのデータ列DPより短縮
された場合、デジタル信号DSの短縮の条件と誤り位置
nの検出処理結果とに基づいて該データDAが誤り訂正
処理される。
Further, according to the second method of the present invention, when the information data DA is shortened from the data string DP of the standardized digital signal DS, the conditions for shortening the digital signal DS and the detection processing result of the error position n The data DA is subjected to error correction processing based on.

例えば、デジタル信号DSが規格化されたデータ列DP
=Mビットに対して伝送許容されるデータ列DP=mビ
ットに短縮された場合、データ列DP=M−mピントに
誤り位wnが見出されたときには、訂正不可能な誤りが
情報データDAに混入されていることが判定される。ま
た、データ列DP=mビットに誤り位置nが見出された
ときには、訂正可能な誤りが情報データDAに混入され
ていることが判定される。
For example, a data string DP in which the digital signal DS is standardized
= When the data string DP that is allowed to be transmitted for M bits is shortened to m bits, when an error position wn is found in the data string DP = M-m, an uncorrectable error is detected in the information data DA. It is determined that it is mixed in. Furthermore, when error position n is found in the data string DP=m bits, it is determined that a correctable error is mixed in the information data DA.

このため、第1の方法と同様に訂正能力範囲内の誤りが
発生している場合には、情報データDAの誤り訂正処理
がされる。また、その訂正能力範囲以上の誤りが発生し
ている場合には、情報データDAの誤り訂正処理をせず
補間処理に移行される。このことで、第1の方法と同様
にバーストエラー等を生したデジタル信号DSに、訂正
能力範囲以上の誤りが含まれた場合であっても、従来例
のような誤訂正処理を極力低減することが可能となる。
Therefore, similarly to the first method, if an error within the correction capability range occurs, error correction processing is performed on the information data DA. Further, if an error exceeding the correction capability range has occurred, the error correction process of the information data DA is not performed and the process shifts to interpolation process. As a result, even if the digital signal DS with burst errors, etc. contains errors beyond the correction capability range, similar to the first method, the error correction processing required in the conventional example can be reduced as much as possible. becomes possible.

これにより、訂正能力範囲以上の誤りが発生している情
報データが誤訂正処理されなかったデータにもとづいて
補間処理される結果、その情報データを忠実に再生処理
等することが可能となる。
As a result, information data in which errors exceeding the correction capability range are interpolated based on data that has not been subjected to error correction processing, and as a result, it becomes possible to faithfully reproduce the information data.

〔実施例〕〔Example〕

次に図を参照しながら本発明の実施例について説明をす
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第2〜第5図は、本発明の実施例に係るデジタル信号の
誤り訂正処理方法を説明する図である。
2 to 5 are diagrams illustrating a digital signal error correction processing method according to an embodiment of the present invention.

(i)第1の実施例の説明 第2図は、本発明の第1の実施例に係るMUSE信号の
誤り訂正処理方法を説明するブロック図である。
(i) Description of First Embodiment FIG. 2 is a block diagram illustrating an error correction processing method for a MUSE signal according to a first embodiment of the present invention.

図において、1】は82ビツトシフトレジスタであり、
ピントデインターリブ処理された入力データ(MUSE
信号)DIを入力してIピントづつシフトアップするも
のである。なお、MUSE信号の音声データについては
、第3図のデータフォーマットを参照しながら説明をす
る。
In the figure, 1] is an 82-bit shift register,
Focus deinterleaved input data (MUSE
The signal) inputs DI and shifts up the I focus one by one. Note that the audio data of the MUSE signal will be explained with reference to the data format shown in FIG.

12はシンドローム計算回路あり、パリティ計算回路1
2a、 シンドロームSl計算回路12b、同83計算
回路12cから成る。
12 has a syndrome calculation circuit and a parity calculation circuit 1
2a, a syndrome Sl calculation circuit 12b, and a syndrome Sl calculation circuit 12c.

パリティ計算回路12aは、入力データDINの訂正処
理アルゴリズムに係る生成多項式G (x) = (x
+1) (x’ +x3+ 1 )(x’+x”+x”
+ x +1 )の第1項(x+1)からパリティpを
算出するものである。
The parity calculation circuit 12a uses a generator polynomial G (x) = (x
+1) (x' +x3+ 1) (x'+x"+x"
+x+1), the parity p is calculated from the first term (x+1).

シンドローム51計算回路12bは、第2項(x 7+
x3+ 1 )からシンドローム51=aを算出するも
のである。83計算回路12cは、第3項(x7+x3
+x”+ x + 1 )からシンドロームS3を算出
するものである。
The syndrome 51 calculation circuit 12b calculates the second term (x 7+
Syndrome 51=a is calculated from x3+1). 83 calculation circuit 12c calculates the third term (x7+x3
+x”+x+1) to calculate the syndrome S3.

13はその他の計算回路であり、シンドローム5l=a
から演算値Sl”を計算するSl”計算回路13a、シ
ンドローム51=aから演算値S3/Slを計算する5
3151計算回路13b及びSl’とS3/Sl とを
加算して加算値すを出力する加算器13cから成14は
誤り数判定回路であり、パリティp、シンドローム5L
=a及び加算器13cの出力結果データを入力して訂正
許可データD1及び誤り数NEを出力するものである。
13 is another calculation circuit, and syndrome 5l=a
5 which calculates the calculated value S3/Sl from the syndrome 51=a.
14 is an error number judgment circuit consisting of a 3151 calculation circuit 13b and an adder 13c which adds Sl' and S3/Sl and outputs an added value S.
=a and the output result data of the adder 13c are input, and the correction permission data D1 and the number of errors NE are output.

該判定回路14の訂正許可基準を表1に示す。これは、
各計算回路12゜13からの演算値p、s1.S3. 
SL”が表中の判別式を満足した場合について、入力デ
ータDINの誤り数とその訂正許可/不許可との関係を
一表にしたものである。
Table 1 shows the correction permission criteria of the determination circuit 14. this is,
Calculated values p, s1. from each calculation circuit 12.13. S3.
SL'' satisfies the discriminant in the table, and the relationship between the number of errors in input data DIN and permission/disapproval of correction is shown in a table.

(以下余白) 表1 15は誤り位置検出回路であり、シンドローム51=a
及び加算器13cの出力結果データを入力して誤り位置
n、訂正実行データD2及び誤り位置数NAを出力する
ものである。該検出回路は、誤り位置方程式F(x)=
bX” +aX+1に誤り位置を示す演算値X=α、α
2.α3.・・・を順に代入する。これにより、該方程
式がF(x)−0となったときの解をデータ列の誤り位
置nとして検出する。また、該方程式の解の数をデータ
列の誤り位置数NAとして検出する。
(Left below) Table 1 15 is an error position detection circuit, and syndrome 51=a
It inputs the output result data of the adder 13c and outputs the error position n, the correction execution data D2, and the number NA of error positions. The detection circuit uses the error position equation F(x)=
bX” + aX+1 is the calculated value X = α, α indicating the error position
2. α3. Substitute ... in order. As a result, the solution when the equation becomes F(x)-0 is detected as the error position n of the data string. Furthermore, the number of solutions to the equation is detected as the number NA of error positions in the data string.

これまでは、従来例と同様であるが本発明の第1の実施
例では誤り数/誤り位置数判定回路16が設けられてい
る。
Up to this point, it is the same as in the conventional example, but in the first embodiment of the present invention, an error number/error position number determination circuit 16 is provided.

誤り数/誤り位置数判定回路16は、誤り数NEと誤り
位置数NAとを入力して比較結果データD3を出力する
ものである。比較結果データD3はNE)NAの場合に
は、当該誤り訂正処理回路の訂正能力範囲以上の誤りが
混入しているという内容であり、NE=NAの場合には
、当該誤り訂正処理回路の訂正能力範囲以内の誤りが混
入しているという内容となる。
The number of errors/number of error positions determination circuit 16 receives the number of errors NE and the number of error positions NA and outputs comparison result data D3. When the comparison result data D3 is NE)NA, it means that an error exceeding the correction capability range of the error correction processing circuit concerned is mixed, and when NE=NA, the error correction of the error correction processing circuit concerned is included. The content contains errors that are within the range of ability.

17は三入力論理出力回路であり、各データD1〜D3
の三入力AND論理演算処理をして訂正処理データD5
を出力するものである。
17 is a three-input logic output circuit, and each data D1 to D3
The corrected data D5 is obtained by performing AND logical operation on the three inputs.
This outputs the following.

18は加算器であり、順次シフトアンプされる入力デー
タDINを訂正処理データD5に基づいて、その誤り位
置のピントを反転して出力データDOTを出力するもの
である。
Reference numeral 18 denotes an adder, which inverts the focus of the error position of the input data DIN, which is sequentially shifted and amplified, based on the corrected data D5, and outputs output data DOT.

第3図(a)、(b)は、本発明の各実施例に係るMU
SE信号のデータフォーマット図である。
FIGS. 3(a) and 3(b) show the MU according to each embodiment of the present invention.
FIG. 3 is a data format diagram of an SE signal.

同図(a)は、4チヤンネルモード(Aモード)のMU
SE信号の音声データフォーマットである。
Figure (a) shows the MU in 4-channel mode (A mode).
This is the audio data format of the SE signal.

図において、MUSE信号の音声データは、フレーム同
期信号16ビツト、制御符号22ビツト音声の圧縮差分
データ16 x 67ビノト、訂正符号16に15ビツ
トから成り、その135oピントのデータが1フレーム
として伝送されるものである。このデータは、伝送時の
誤りを効率良く訂正するためにワード、ビット及びフレ
ームインターリーブ処理されている。
In the figure, the audio data of the MUSE signal consists of a 16-bit frame synchronization signal, a 22-bit control code, compressed difference data of 16 x 67 bits of audio, and a 16-bit correction code, and the 135-bit data is transmitted as one frame. It is something that This data is word, bit, and frame interleaved to efficiently correct errors during transmission.

例えば、書き込み処理は横方向に順次行い、ブタ送出処
理はフレーム方向に順に行なわれる。
For example, write processing is performed sequentially in the horizontal direction, and pig sending processing is performed sequentially in the frame direction.

また、MUSE信号の伝送規格では、横方向の書き込み
データ列(127,112) B CHニ対しT (8
2゜67)BCHが許容されている。この場合、横方向
のデータ列82ビツトの内、後方15ビ、トに訂正符号
が付加されている。
Furthermore, according to the transmission standard of the MUSE signal, the write data string (127, 112) in the horizontal direction is
2°67) BCH is allowed. In this case, a correction code is added to the rear 15 bits of the 82-bit data string in the horizontal direction.

同図(b)は、2チヤンネルモード(Bモード)のMU
SE信号の音声データフォーマットである。
Figure (b) shows the MU in 2-channel mode (B mode).
This is the audio data format of the SE signal.

なお、A、Bモードに係る誤り訂正・検出能力は、ノー
マルモードでは1ビット誤り訂正(SEC)、2ビット
誤り検出(DED)が可能であり、強化モードでは2ビ
ット誤り訂正(DEC)、3ビット誤り検出(TED)
が可能である。
Note that the error correction/detection capabilities related to A and B modes are 1 bit error correction (SEC) and 2 bit error detection (DED) in normal mode, and 2 bit error correction (DEC) and 3 bit error detection (DED) in enhanced mode. Bit error detection (TED)
is possible.

第4図は、本発明の第1の実施例に係るMUSE信号の
誤訂正処理方法のフローチャートを示している。
FIG. 4 shows a flowchart of the MUSE signal error correction processing method according to the first embodiment of the present invention.

図において、音声データdi−d32に15ピントの誤
り訂正符号が付加された強化モードのMUSU信号(第
3図参照)の誤り訂正処理をする場合、まず、ステップ
P1で入力データDINのシンドロームの計算処理をす
る。この際に、82ビツトシフトレジスタ11とシンド
ローム計算回路12とに、ビットデインターリプ処理さ
れた入力データ(MUSE信号)DINを入力する。
In the figure, when performing error correction processing on the enhanced mode MUSU signal (see Figure 3) in which a 15-pin error correction code is added to the audio data di-d32, first, in step P1, the syndrome of the input data DIN is calculated. Process. At this time, the input data (MUSE signal) DIN subjected to the bit deinterlip processing is input to the 82-bit shift register 11 and the syndrome calculation circuit 12.

パリティ計算回路12aでは、入力データDINの訂正
処理アルゴリズムに係る生成多項式G(x)=(x+1
)(x’ +x’+ 1 )(x’+x”+x”+ x
 + 1 )の第1項(x+1)からパリティpが算出
される。シンドロームSl計算回路12bでは、第2項
(X叩+x’+1)からシンドローム5L=aが算出さ
れる。83計算回路12Cでは、第3項(x’+x”+
x”+ x +1)からシンドロームS3が算出される
In the parity calculation circuit 12a, a generator polynomial G(x)=(x+1
)(x'+x'+1)(x'+x"+x"+ x
+ 1 ), the parity p is calculated from the first term (x+1). The syndrome Sl calculation circuit 12b calculates the syndrome 5L=a from the second term (X stroke+x'+1). In the 83 calculation circuit 12C, the third term (x'+x''+
Syndrome S3 is calculated from x''+x+1).

その他の計算回路13では、シンドローム5l=aから
演算値S12が計算され、シンドローム51=aから演
算値33/Slが計算される。また、演算値st”と5
3151 とが加算されて加算[bが出力される。
In the other calculation circuit 13, a calculation value S12 is calculated from the syndrome 5l=a, and a calculation value 33/Sl is calculated from the syndrome 51=a. Also, the calculated value st” and 5
3151 are added and the addition [b is output.

次イテ、ステップP2でシンドロームの計算処理結果に
基づいて誤り数NEの判定処理をする。
In the next step, step P2, the number of errors NE is determined based on the syndrome calculation results.

この際に、誤り数判定回路14では、パリティpンンド
ローム51=a及び加算器13cの出力結果データが入
力されて訂正許可データDi及び誤り数NEが出力され
る。その判定能力は、強化モードでは2ビット誤り訂正
、3ビット誤り検出が可能である。
At this time, the error number determination circuit 14 receives the parity p-n drome 51=a and the output result data of the adder 13c, and outputs the correction permission data Di and the error number NE. Its determination ability is capable of 2-bit error correction and 3-bit error detection in enhanced mode.

次に、並行してステップP3で入力データDllllの
誤り位置数NAの検出処理をする。この際に、誤り位置
検出回路15では、シンドローム51=a及び加算器1
3cの出力結果データが入力されて誤り位置n、訂正実
行データD2及び誤り位置数NAが出力される。また、
該回路では、誤り位置方程式F(x)=bX’ +aX
+1に誤り位置を示す演算値X=α、α2.αコ、・・
・が順に代入される。
Next, in parallel, in step P3, the number NA of error positions in the input data Dllll is detected. At this time, in the error position detection circuit 15, the syndrome 51=a and the adder 1
3c is input, and the error position n, correction execution data D2, and number NA of error positions are output. Also,
In the circuit, the error position equation F(x) = bX' + aX
Calculated value X=α, α2 . which indicates the error position at +1. α...
・are substituted in order.

これにより、該方程式F(x)=0となったときの解が
データ列の誤り位置nとして検出される。さらに、該方
程式の解の数がデータ列の誤り位置数NAとして検出さ
れる。
As a result, the solution when the equation F(x)=0 is detected as the error position n of the data string. Furthermore, the number of solutions to the equation is detected as the number NA of error positions in the data string.

次いで、ステップP4で人力データDINの誤り数NE
と誤り位置数NAとの比較処理をする。この際に、誤り
数/誤り位置数判定回路I6では、誤り数NEと誤り位
置数NAとが入力されて比較結果データD3が出力され
る。なお、比較結果データD3はNE+NAの場合には
、当該誤り訂正処理回路の訂正能力範囲以上の誤りが混
入しているという内容となる。また、NE=NAの場合
には、当該誤り訂正処理回路の訂正能力範囲以内の誤り
が混入しているという内容となる。
Next, in step P4, the number of errors NE in the human data DIN is calculated.
and the number of error positions NA. At this time, the number of errors/number of error positions determining circuit I6 receives the number of errors NE and the number of error positions NA and outputs comparison result data D3. In addition, when the comparison result data D3 is NE+NA, the content indicates that an error exceeding the correction capability range of the error correction processing circuit is mixed. Furthermore, if NE=NA, it means that an error within the correction capability range of the error correction processing circuit is mixed.

さらに、ステップP5で比較処理結果NE=NAの場合
には、入力データDINの誤り位置nの誤り訂正処理を
する。この際に、三入力論理出力回路17では、各デー
タD1〜D3の三入力AND論理演算処理がされて訂正
処理データD5が出力される。また、加算器18では、
順次シフトアンプされる入力データDTNが訂正処理デ
ータD5に基づいて、その誤り位置のビットが反転され
て出力データDOTが出力される。
Furthermore, if the comparison processing result is NE=NA in step P5, error correction processing is performed at error position n of the input data DIN. At this time, the three-input logic output circuit 17 performs three-input AND logic operation processing on each of the data D1 to D3, and outputs corrected data D5. Moreover, in the adder 18,
Input data DTN that is sequentially shifted and amplified is inverted based on the corrected data D5, and output data DOT is output by inverting the bit at the error position.

又は、ステップP6で比較処理結果NE=#NAの場合
には入力データDINの誤り位置nの誤り訂正処理をせ
ずに補間処理に移行する。
Alternatively, if the comparison processing result NE=#NA in step P6, the process proceeds to interpolation processing without performing error correction processing at error position n of input data DIN.

このようにして、本発明の第1の誤訂正方法によれば、
ステップP5で誤り数NEと誤り位置数NAとの比較処
理結果に基づいて入力データDINの誤り位置nの誤り
訂正処理又はステップP6で比較処理結果に基づいて入
力データDINの誤り訂正処理をせずに補間処理をして
いる。
In this way, according to the first error correction method of the present invention,
In step P5, error correction processing is not performed on the error position n of the input data DIN based on the comparison processing result between the number of errors NE and the number NA of error positions, or in step P6, error correction processing is not performed on the input data DIN based on the comparison processing result. Interpolation processing is performed on .

このため、何らかの原因でバーストエラー等を生じたM
USE信号に、訂正能力範囲以上の誤りが含まれた場合
であっても、従来例のように正しい位置のビットを誤っ
て訂正する誤訂正処理を権力低減することが可能となる
For this reason, if a burst error occurs for some reason, the M
Even if the USE signal contains an error that exceeds the correction capability range, it is possible to reduce the power of the error correction process that erroneously corrects a bit in the correct position as in the conventional example.

これにより、訂正能力範囲以上の誤りが発生している入
力データDINが誤訂正処理されなかった正しいデータ
にもとづいて補間処理される結果、その音声データを忠
実に再生処理することが可能となる。
As a result, the input data DIN in which errors exceeding the correction capability range are interpolated based on correct data that has not been subjected to error correction processing, making it possible to faithfully reproduce the audio data.

(11)第2の実施例の説明 第5閏は、本発明の第2の実施例に係るMUSE信号の
誤訂正処理方法を説明するブロンク図を示している。
(11) Description of Second Embodiment The fifth leap line shows a blank diagram for explaining the MUSE signal error correction processing method according to the second embodiment of the present invention.

図において、第1の実施例と異なるのは、第2の実施例
では誤り位置検出回路15の出力段に短縮条件判定回路
19が設けられている。
In the figure, the difference from the first embodiment is that in the second embodiment, a shortening condition determination circuit 19 is provided at the output stage of the error position detection circuit 15.

すなわち、短縮条件−判定回路19は誤り位置nが46
ビツト以上で発生しているか、否かを判定して判定結果
データD4を出力するものである。
That is, the shortening condition determination circuit 19 determines that the error position n is 46.
It determines whether or not it has occurred with more than one bit, and outputs determination result data D4.

これは、第3図のデータフォーマットに示すような12
7ビツトに規格化されたデータ列に82ビツトのデータ
が許可された場合、1〜45ビツトにデータがないrQ
、の状態があることからデータ列の45ビツト、46ビ
ツトをその境界基準として誤り位置を判定するものであ
る。
This is 12 times as shown in the data format in Figure 3.
If 82 bits of data are allowed in a data string standardized to 7 bits, rQ with no data in bits 1 to 45
, the error position is determined using the 45th and 46th bits of the data string as boundary standards.

また、20は4人力論理出力回路であり、各データD1
〜D304人力AND論理演算処理をして訂正処理デー
タD6を出力するものである。
In addition, 20 is a four-manpower logic output circuit, and each data D1
~D304 performs manual AND logical operation processing and outputs corrected data D6.

その他の同名称及び同符号のものは同じ機能を有するた
め説明を省略する。
Other components with the same names and symbols have the same functions, so their explanations will be omitted.

第6図は、本発明の第2の実施例に係るMUSE信号の
誤り訂正処理方法を説明するフローチャートを示してい
る。
FIG. 6 shows a flowchart illustrating the MUSE signal error correction processing method according to the second embodiment of the present invention.

図において、第1の実施例と異なるのは第2の実施例に
係る訂正処理フローでは、ステップP4で入力データD
INの誤り位置nについて短縮条件を付加して判定する
ものである。
In the figure, the difference from the first embodiment is that in the correction processing flow according to the second embodiment, input data D is
The error position n of IN is determined by adding a shortening condition.

すなわち、第1の実施例のステップP1〜P3と同様に
第2の実施例のステップP1〜P3を経てステップP4
に移行した場合、該ステップP4では入力データDIN
の誤り位置nについて短縮条件n≧46を導入して誤り
数NEと誤り位置数NAとの比較処理をする。
That is, similarly to steps P1 to P3 of the first embodiment, step P4 is performed through steps P1 to P3 of the second embodiment.
, the input data DIN is input in step P4.
A shortening condition n≧46 is introduced for the error position n of , and a comparison process is performed between the number of errors NE and the number of error positions NA.

この際に、MUSE信号が規格化されたデータ列DP=
127ビツトに対して伝送許容されるデータ列DP=8
2ビットに短縮された場合、データ列D P =127
−82ビツトに誤り位iin≦45が見出されたときに
は、訂正不可能な誤りが入力データDINに混入されて
いると判定される。また、データ列D P =82ビッ
トに誤り位置n≧46が見出されたときには、訂正可能
な誤りが入力データDINに混入されていることが判定
される。
At this time, the data string DP in which the MUSE signal is standardized is
Data string DP that is allowed to be transmitted for 127 bits = 8
When shortened to 2 bits, the data string D P =127
When an error level iin≦45 is found in -82 bits, it is determined that an uncorrectable error is mixed in the input data DIN. Furthermore, when an error position n≧46 is found in the data string D P =82 bits, it is determined that a correctable error is mixed in the input data DIN.

次いで、ステップP5で短縮条件n≧46.かつ、比較
結果NE=NAの場合には、入力データDIHの誤り位
置nの誤り訂正処理をする。
Next, in step P5, the shortening condition n≧46. If the comparison result is NE=NA, error correction processing is performed at error position n of input data DIH.

又は、ステップP6で短縮条件n≦45.あるいは、比
較結果NE≠NAの場合には、入力データDINの誤り
位Inの訂正処理をせずに、補間処理に移行する。
Alternatively, in step P6, the shortening condition n≦45. Alternatively, if the comparison result is NE≠NA, the interpolation process is performed without performing the correction process for the error position In of the input data DIN.

このようにして、本発明の第2の誤訂正処理方法によれ
ば、入力データDINが規格化されたMUSE信号のデ
ータ列127ビソトより短縮された場合、その短縮の条
件n≧46と誤り位置nの検出処理結果とに基づいて該
データDINが誤り訂正処理される。
In this way, according to the second error correction processing method of the present invention, when the input data DIN is shortened from 127 bits of the data string of the standardized MUSE signal, the shortening condition n≧46 and the error position The data DIN is subjected to error correction processing based on the detection processing result of n.

このため、第1の方法と同様に訂正能力範囲内の誤りが
発生している場合には、入力データDIN誤り訂正処理
がされる。また、その訂正能力範囲以上の誤りが発生し
ている場合には、入力データDINの誤り訂正処理をせ
ず補間処理に移行される。
Therefore, similarly to the first method, when an error within the correction capability range occurs, input data DIN error correction processing is performed. Furthermore, if an error exceeding the correction capability range has occurred, the error correction process of the input data DIN is not performed and the process shifts to interpolation process.

このことで、第1の方法と同様にバーストエラー等を生
じたMUSE信号に、訂正能力範囲以上の誤りが含まれ
た場合であっても、従来例のような誤訂正処理を極力低
減することが可能となる。
With this, as in the first method, even if the MUSE signal that has caused a burst error etc. contains an error that is beyond the correction capability range, the error correction process as in the conventional example can be reduced as much as possible. becomes possible.

これにより、訂正能力範囲以上の誤りが発生している入
力データDINが誤訂正処理されなかったデータにもと
づいて補間処理される結果、その情報データを忠実に再
生処理等することが可能とななお、表2は本発明者らの
実験結果に基づく、従来例、第1.第2の実施例の誤り
訂正処理方法の比較をしたものである。
As a result, the input data DIN in which errors exceeding the correction capability range are interpolated based on data that has not undergone error correction processing, making it possible to faithfully reproduce the information data. , Table 2 shows the conventional example, No. 1., based on the experimental results of the present inventors. This is a comparison of the error correction processing method of the second embodiment.

実験条件は、MUSE音声データフォーマット音声モー
ドをAモード、訂正符号を強化モード。
The experimental conditions were MUSE audio data format audio mode A mode and correction code enhanced mode.

基本データを無音、データ数を5000フレームとし、
それに誤りビットを挿入した場合にフいて従来例と各実
施例の誤り訂正処理方法を比較したものである。
The basic data is silent, the number of data is 5000 frames,
The error correction processing methods of the conventional example and each embodiment are compared when an error bit is inserted.

表2 これによれば、従来例に比べて第1.第2の実施例では
誤訂正数を半減することが可能となる。
Table 2 According to this, compared to the conventional example, 1. In the second embodiment, it is possible to reduce the number of erroneous corrections by half.

また、本発明の実施例ではMUSE信号の場合について
説明したが、情報データが多重される通信システム、例
えば、エラービットが付加されたパケット通信データの
誤り訂正処理についても同様な効果が得られる。
Although the embodiments of the present invention have been described with respect to the MUSE signal, similar effects can be obtained in a communication system in which information data is multiplexed, for example, error correction processing of packet communication data to which error bits are added.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、誤り数と誤り位置
数との比較処理結果に基づいて入力データの誤り位置の
誤り訂正処理又はその誤り訂正処理をせずに補間処理を
している。
As described above, according to the present invention, the error correction process for the error position of the input data or the interpolation process is performed without performing the error correction process based on the result of the comparison process between the number of errors and the number of error positions.

このため、何らかの原因でバーストエラー等を生じた情
報データに、訂正能力範囲以上の誤りが含まれた場合で
あっても、従来例のように正しい位置のビットを誤って
訂正する誤訂正処理を極力低減することが可能となる。
Therefore, even if the information data that has caused a burst error or the like for some reason contains an error that is beyond the correction capability, the error correction process that incorrectly corrects the bit in the correct position as in the conventional example is not performed. It becomes possible to reduce it as much as possible.

また、本発明によれば規格化された情報データ列より短
縮された場合、その短縮の条件と誤り位置nの検出処理
結果とに基づいて該データの誤り訂正処理をすることが
できる。
Furthermore, according to the present invention, when the data is shortened from a standardized information data string, it is possible to perform error correction processing on the data based on the shortening conditions and the detection processing result of the error position n.

これにより、情報データを忠実に再生処理することがで
きることから、デジタル信号処理装置の信頼度の向上に
寄与するところが大きい。
This makes it possible to faithfully reproduce information data, which greatly contributes to improving the reliability of the digital signal processing device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明に係るデジタル信号の誤り訂正処理方
法の原理図、 第2回は、本発明の第1の実施例に係るMUSE信号の
誤り訂正処理方法を説明するブロック図、第3図は、本
発明の各実施例に係るMUSE信号のデータフォーマッ
ト図、 第4図は、本発明の第1の実施例に係る誤り訂正処理方
法のフローチャート、 第5図は、本発明の第2の実施例に係るMUSE信号の
誤り訂正処理方法を説明するブロック図、第6図は、本
発明の第2の実施例に係る誤り訂正処理方法のフローチ
ャート、 第7図は、従来例に係るMUSE信号の誤り訂正処理方
法を説明するブロック図、 第8図は、従来例に係る誤り訂正処理方法のフローチャ
ートである。 (符号の説明) D’S・・・デジタル信号、 NE・・・誤り数、 NA・・・誤り位置数、 DA・・・情報データ、 DP・・・規格化されたデータ列、 EB・・・誤り訂正符号、 n・・・誤り位10
FIG. 1 is a principle diagram of the digital signal error correction processing method according to the present invention; Part 2 is a block diagram illustrating the MUSE signal error correction processing method according to the first embodiment of the invention; 4 is a flow chart of the error correction processing method according to the first embodiment of the present invention. FIG. 5 is a data format diagram of the MUSE signal according to each embodiment of the present invention. FIG. 6 is a flowchart of the error correction processing method according to the second embodiment of the present invention, and FIG. FIG. 8 is a block diagram illustrating a signal error correction processing method. FIG. 8 is a flowchart of a conventional error correction processing method. (Explanation of symbols) D'S...Digital signal, NE...Number of errors, NA...Number of error positions, DA...Information data, DP...Standardized data string, EB...・Error correction code, n...Error rank 10

Claims (2)

【特許請求の範囲】[Claims] (1)情報データ(DA)に誤り訂正符号(EB)が付
加されたデジタル信号(DS)の誤り訂正処理であって
、 前記デジタル信号(DS)の誤り検出計算処理をし、前
記計算処理結果に基づいて誤り数(NE)の判定処理及
び誤り位置数(NA)の検出処理をし、前記誤り数(N
E)と誤り位置数(NA)との比較処理をし、前記比較
処理結果に基づいて前記情報データ(DA)の誤り位置
(n)の誤り訂正処理又は該誤り訂正処理をすることな
く補間処理をすることを特徴とするデジタル信号の誤り
訂正処理方法。
(1) Error correction processing of a digital signal (DS) in which an error correction code (EB) is added to information data (DA), which performs error detection calculation processing on the digital signal (DS), and calculates the result of the calculation processing. The number of errors (NE) is determined and the number of error positions (NA) is detected based on the number of errors (N
E) and the number of error positions (NA), and based on the result of the comparison process, perform error correction processing on the error position (n) of the information data (DA) or interpolation processing without performing the error correction processing. A digital signal error correction processing method characterized by:
(2)請求項1記載のデジタル信号の誤り訂正処理方法
において、 前記情報データ(DA)が規格化されたデジタル信号(
DS)のデータ列(DP)より短縮された場合、前記デ
ジタル信号(DS)の短縮の条件と前記誤り位置(n)
の検出処理結果とに基づいて前記情報データ(DA)の
誤り訂正処理をすることを特徴とするデジタル信号の誤
り訂正処理方法。
(2) In the digital signal error correction processing method according to claim 1, the information data (DA) is a standardized digital signal (
When the data string (DP) of the digital signal (DS) is shortened, the conditions for shortening the digital signal (DS) and the error position (n)
A digital signal error correction processing method, characterized in that error correction processing is performed on the information data (DA) based on the detection processing result.
JP2028042A 1990-02-06 1990-02-06 Digital signal error correction processing device and error correction processing method thereof Expired - Fee Related JP2874933B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2028042A JP2874933B2 (en) 1990-02-06 1990-02-06 Digital signal error correction processing device and error correction processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2028042A JP2874933B2 (en) 1990-02-06 1990-02-06 Digital signal error correction processing device and error correction processing method thereof

Publications (2)

Publication Number Publication Date
JPH03231532A true JPH03231532A (en) 1991-10-15
JP2874933B2 JP2874933B2 (en) 1999-03-24

Family

ID=12237689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2028042A Expired - Fee Related JP2874933B2 (en) 1990-02-06 1990-02-06 Digital signal error correction processing device and error correction processing method thereof

Country Status (1)

Country Link
JP (1) JP2874933B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431804A (en) * 2015-02-13 2017-12-01 奈飞公司 Identify the wrong technology introduced in an encoding process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467174B2 (en) 2014-03-14 2016-10-11 Samsung Electronics Co., Ltd. Low complexity high-order syndrome calculator for block codes and method of calculating high-order syndrome

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431804A (en) * 2015-02-13 2017-12-01 奈飞公司 Identify the wrong technology introduced in an encoding process

Also Published As

Publication number Publication date
JP2874933B2 (en) 1999-03-24

Similar Documents

Publication Publication Date Title
EP0084913A1 (en) Error correction method for the transfer of blocks of data bits, a device for performing such a method, a decoder for use with such a method, and a device comprising such a decoder
JPH0443721A (en) Digital signal decoder
JPS6113820A (en) Method and apparatus for decoding error correcting code
JPH0310422A (en) Error detection and correction circuit
US5381422A (en) Device for correcting code error
US5341384A (en) Error detection method using CRC
US7139961B2 (en) Method and apparatus for decoding error correction code
JPH0214690A (en) Error correction system for video signal
US20020010888A1 (en) Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding
JPH03231532A (en) Error correction processing method for digital signal
US7028249B2 (en) Method and apparatus for protecting lossless transmission of a data stream
JPH048974B2 (en)
JP3316730B2 (en) Data communication device
JP3259359B2 (en) Data reproducing apparatus and method
JP2796291B2 (en) Error correction method
JPH0138998Y2 (en)
JP3475931B2 (en) Receiver
JPH06244741A (en) Error correcting method
JP2646896B2 (en) Digital signal decoding device
KR100253171B1 (en) Error correcting circuit and method
JP3653315B2 (en) Error correction method and error correction apparatus
JPH07254237A (en) Reproducing apparatus
JPH05307838A (en) Error correcting device
JPS6074738A (en) Satellite broadcast receiver
JPS59131237A (en) Decoding circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees