JPH03228140A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPH03228140A
JPH03228140A JP2023200A JP2320090A JPH03228140A JP H03228140 A JPH03228140 A JP H03228140A JP 2023200 A JP2023200 A JP 2023200A JP 2320090 A JP2320090 A JP 2320090A JP H03228140 A JPH03228140 A JP H03228140A
Authority
JP
Japan
Prior art keywords
error
microprogram
instruction
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023200A
Other languages
Japanese (ja)
Inventor
Hidetoshi Kondo
秀俊 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2023200A priority Critical patent/JPH03228140A/en
Publication of JPH03228140A publication Critical patent/JPH03228140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To shorten the time for processing an instruction by executing only error correction in the case of detecting error while executing the instruction, and executing a write processing during an interval between instruction after the end of the instruction. CONSTITUTION:In the case of detecting the error of a microprogram word set to a read register 5, an error detection circuit 6 outputs an error signal 14 and sets an error state flag 12. When the error is detected, an error correction circuit 7 executes the error correction and the microprogram word where error is corrected is set to a write data register 11. The error state flag 12 is reset by an instruction end signal 13 and a write instruction signal 17 is outputted from a control circuit 8. Then, the error corrected microprogram word held in the write data register 11 is written into a control memory 3. Thus, since the write processing is executed during the interval between the instructions, the entire processing time can be shortened.

Description

【発明の詳細な説明】[Detailed description of the invention]

技術分野 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムを格納する制御記憶からの読出しデータ
にエラーが発生したときのエラー処理方式に関するもの
である。 従来技術 従来のこの種のマイクロプログラム制御装置のブロック
を第2図に示す。この装置は、マイクロプログラム語を
格納する制御記憶3と、そのアドレスを保持するアドレ
スレジスタ2及び9と、制御記憶3から読出されるマイ
クロプログラム語を保持する読出しレジスタ5と、読出
されたマイクロプログラム語のエラー検出及び訂正を行
うエラー検出回路6及びエラー訂正回路7と、エラー処
理制御をなす制御回路8と、訂正済データを保持するラ
イトデータレジスタ9と、アドレスレジスタ2への人力
アドレスを選択するセレクタ1と、読出しレジスタ5へ
の入力データを選択するセレクタ4と、読出しレジスタ
5からのデータをデコードするデコーダ18とからなっ
ている。 エラー処理に伴う一連の動作を例にとって説明すると、
アドレスレジスタ2により、制御記憶3から読出された
マイクロプログラム語は、セレクタ4を通り読出しレジ
スタ5にセットされると同時に、アドレスレジスタ2か
ら出力されたアドレスはアドレスレジスタ9にセットさ
れる。 次のタイミングで、読出しレジスタ5から出力されるマ
イクロプログラム語はエラー検出回路6によりエラーチ
エツクが行われる。この時、エラー検出がないケースで
は、マイクロプログラム語はデコーダ18を通り各種レ
ジスタを制御する。 しかし、エラー検出ケースでは、制御回路8から出力さ
れるホールド信号16によってマイクロプログラムに関
する全レジスタをホールドする。そして、エラーマイク
ロプログラム語はエラーKT il(回路7によりエラ
ー訂正が行われ、エラー信号16によってセレクタ4て
セレクトされて読出しレジスタ5にセットされる。同時
に、エラー訂正マイクロプログラム語はライトデータレ
ジスタ11にセットされる。 エラーマイクロプログラム語のアドレスであり、アドレ
スレジスタ9にセットされているアドレスは、制御回路
8から出力されるセレクト信号15によりセレクタ1で
セレクトされ、アドレスレジスタ2にセットされる。 次のタイミング以降で、ライトデータレジスタ11にセ
ットされたエラー訂正マイクロプログラム語は、制御回
路8から出力されるライト指示信号17と、ライトアド
レスであるアドレスレジスタ2内のアドレスとにより、
制御記憶3に対する書込み処理を行う。 この書込み処理が終了したならば、ホールド信号16が
解除され、読出しレジスタ5にセットされているエラー
訂正済マイクロプログラム語はデコーダ18を通り各種
レジスタの制御を行う。 以上のエラー処理制御の特徴としては、命令実行中のマ
イクロプログラム語に書込み処理を行っている点である
。 上述した従来のマイクロプログラム制御装置では、マイ
クロプログラムのシーケンス制御中、つまり命令の実行
中に発生するエラーマイクロプログラム語は全てエラー
訂正後に制御記憶に書込まれた後、マイクロプログラム
制御が開始される。 よって、マイクロプログラム制御を行う目的以外のライ
ト制御を常に行うことになるため、命令の実行に対して
は無駄な制御を行っている。 発明の目的 本発明の目的は、マイクロプログラムにエラーが発生し
ても、その命令シーケンスの実行効率を低下させないよ
うにしたマイクロプログラム制御装置を提供することで
ある。 発明の構成 本発明によるマイクロプログラム制御装置は、マイクロ
プログラムを格納する制御記憶と、前記制御記憶から読
出されたマイクロプログラム語のエラー検出を行うエラ
ー検出手段と、そのエラーの訂正を行うエラー訂正手段
と、エラー発生したマイクロプログラム語のアドレスを
保持する第1保持手段と、エラー訂正後のマイクロプロ
グラム語を保持する第2保持手段と、1命令中のマイク
ロプログラムシーケンスの終了に応答して、前記第1保
持手段のアドレスにより前記第2保持手段のマイクロプ
ログラム語を前記制御記憶に書込むよう制御する制御1
段とを含むことを特徴としている。 実施例 次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例を示すブロック図であり、第
2図と同等部分は同一符号により示している。 本実施例におけるマイクロプログラム制御装置は、マイ
クロプログラム語を格納する制御記憶3、そのアドレス
を保持するアドレスレジスタ2及び9、制御記憶3から
読出されるマイクロプログラム語を保持する読出しレジ
スタ5、読出されたマイクロプログラム語のエラー検出
及び訂正を行うエラー検出回路6及びエラー訂正回路7
、エラー処理動作を制御する制御回路8、エラー発生し
たマイクロプログラム語のアドレスを保持するエラーア
ドレスレジスタ10、その訂正済データを保持するライ
トデータレジスタ11、エラーが発生したことを示すエ
ラー状態フラグ12、アドレスレジスタ2への人力アド
レスを選択するセレクタ1、読出しレジスタ5への入力
データを選択するセレクタ4.読出しレジスタ5のマイ
クロプログラム語をデコードするデコーダ18がら構成
されている。 第1図を参照すると、アドレスレジスタ2には制御記憶
3のアドレスがセットされており、セレクタ1により次
の3つのアドレスの1つがセットされる。すなわち、一
般的なマイクロプログラムのシーケンス動作に111!
う起動アドレスと、読出しレジスタ5からシーケンス動
作中に出力されるマイクロプログラム語のサブフィール
ドである次々ステップのアドレスと、マイクロプログラ
ム語のエラー発生後に行う制御記憶3への書込み処理の
ために、エラーアドレスレジスタ1oから出力されるラ
イトアドレスとの3つのアドレスのいずれかかセレクタ
1を通りアドレスレジスタ2にセットされる。 読出しレジスタ5には、制御記憶3がら読出されるマイ
クロプログラム語、またはマイクロプログラム語にエラ
ーが発生した時、エラー訂正回路7によりエラー訂正さ
れたマイクロプログラム語のいずれかがセレクタ4を通
りセットされる。 アドレスレジスタ9にはアドレスレジスタから出力され
たアドレスがセットされ、このアドレスは読出しレジス
タ5にセットされるマイクロプログラム語のアドレスと
なる。 エラー検出回路6は読出しレジスタ5にセットされてい
るマイクロプログラム語のエラー検出ヲ行う回路であり
、エラー検出時は、エラー信号14を出力し、エラー状
態フラグ12をセットすると共に、各レジスタを制御し
ている。エラー訂正回路7は、読出しレジスタ5から出
力されたマイクロプログラム語にエラーが検出された時
、エラー訂正を行い、そのエラー訂正済マイクロプログ
ラム語はライトデータレジスタ11にセットされる。 ライトデータレジスタ11は前述した様にエラー訂正後
のマイクロプログラム語を保持するレジスタであり、エ
ラー信号14によりエラー訂正毎に常時セットされる。 また、エラー信号14が発行されなければ、ホールド状
態となる。 エラーアドレスレジスタ10には、ライトデータレジス
タ11に保持されているマイクロプログラム語のアドレ
スを常に保持しており、よって更新タイミングもライト
データレジスタ11と同様であり、それ以外はホールド
状態となる。 エラー状態フラグ12は、マイクロプログラム語にエラ
ーが検出されたことを示すフラグであり、1命令中のマ
イクロプログラムシーケンス動作において、前述した通
り、エラー検出回路6から出力されるエラー信号14に
よりセットされ、マイクロプログラムシーケンス動作の
終了を示すマイクロプログラム語の命令終了信号13(
以後EOP13と呼ぶ)によりリセットされる。よって
、1命令中にマイクロプログラム語のエラーが検出され
ると、命令終了まではセットされたままとなる。 制御回路8はEOP13、エラー信号14、エラー状態
フラグ12により、マイクロプログラム語のエラー処理
動作を制御する。セレクト信号15、マイクロプログラ
ム命令処理に関する全レジスタをホールドするためのホ
ールド信号16、マイクロプログラム語の書込みタイミ
ングに発行されるライト指示信号17を生成している。 次に、第1図に示す一実施例の動作を、第3図のタイム
チャー1・に沿って順を追って説明する。 このタイムチャートに示す一連の動作は、A、B。 Cの3命令であり、A命令はAO→At  (an→a
L)の2ステツプ、B命令はBO−Bl −B2→B3
  (bO→b1→b2→b3)の4ステツプ、C命令
は数ステップから構成されている。 A命令において、AO−Atステップ共にエラーは検出
されないため、TOステップで、アドレスレジスタ2に
セットされているAOにより、制御記憶3からマイクロ
プログラム語aOが読出されて読出しレジスタ5にセッ
トされる。また、アドレスレジスタ2には、次ステツプ
のアドレスであるAIがセットされ、アドレスレジスタ
9には、マイクロプログラム語aOのアドレスであるA
Oがセットされる。 TI ステップで読出しレジスタ5に保持されているマ
イクロプログラム語aOより、命令終了信号“EOP 
13”が出力され、この時aOにはエラーは検出されず
、エラー信号14も発行されない。また、エラー状態フ
ラグ12も、A命令中にエラーが存在しないため、オフ
状態であるので、制御回路8の出力のセレクト信号15
により、T2ステップでは、次命令(B命令)の起動ア
ドレスであるBOがセットされる。 同時に、読出しレジスタ5には、A命令の最終ステップ
のアドレスAIにより、マイクロプログラム語a1がセ
ットされ、またアドレスレジスタ9にはAOがセットさ
れる。 TI、T2ステップにおいて、読出しレジスタ5にセッ
トされているマイクロプログラム語aOa
TECHNICAL FIELD The present invention relates to a microprogram control device, and more particularly to an error handling method when an error occurs in data read from a control memory storing a microprogram. Prior Art A block diagram of a conventional microprogram control device of this type is shown in FIG. This device includes a control memory 3 for storing microprogram words, address registers 2 and 9 for holding their addresses, a read register 5 for holding microprogram words read from the control memory 3, and a read microprogram word. Selects the error detection circuit 6 and error correction circuit 7 that detect and correct word errors, the control circuit 8 that controls error processing, the write data register 9 that holds corrected data, and the manual address for the address register 2. A selector 4 selects input data to the read register 5, and a decoder 18 decodes data from the read register 5. To explain the series of operations associated with error handling as an example,
The microprogram word read from the control memory 3 by the address register 2 passes through the selector 4 and is set in the read register 5, and at the same time, the address output from the address register 2 is set in the address register 9. At the next timing, the error detection circuit 6 performs an error check on the microprogram word output from the read register 5. At this time, if there is no error detection, the microprogram word passes through the decoder 18 and controls various registers. However, in the error detection case, all registers related to the microprogram are held by the hold signal 16 output from the control circuit 8. Then, the error microprogram word is corrected by the error KT il (circuit 7, selected by the selector 4 by the error signal 16, and set in the read register 5. At the same time, the error correction microprogram word is written to the write data register 11). The address of the error microprogram word, which is set in the address register 9, is selected by the selector 1 in response to the select signal 15 output from the control circuit 8, and is set in the address register 2. From the next timing onward, the error correction microprogram word set in the write data register 11 is determined by the write instruction signal 17 output from the control circuit 8 and the address in the address register 2 which is the write address.
Write processing to the control memory 3 is performed. When this write process is completed, the hold signal 16 is released and the error-corrected microprogram word set in the read register 5 passes through the decoder 18 and controls various registers. A feature of the error processing control described above is that writing is performed in the microprogram language during instruction execution. In the conventional microprogram control device described above, all error microprogram words that occur during microprogram sequence control, that is, during instruction execution, are corrected and written to the control memory before microprogram control is started. . Therefore, write control for purposes other than microprogram control is always performed, resulting in useless control over instruction execution. OBJECTS OF THE INVENTION An object of the present invention is to provide a microprogram control device that does not reduce the execution efficiency of the instruction sequence even if an error occurs in the microprogram. Structure of the Invention A microprogram control device according to the present invention comprises a control memory for storing a microprogram, an error detection means for detecting errors in a microprogram word read from the control memory, and an error correction means for correcting the errors. a first holding means for holding the address of the microprogram word in which an error has occurred; a second holding means for holding the microprogram word after error correction; Control 1 for controlling writing of the microprogram word of the second holding means into the control memory according to the address of the first holding means;
It is characterized by including steps. Embodiments Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, and parts equivalent to those in FIG. 2 are designated by the same reference numerals. The microprogram control device in this embodiment includes a control memory 3 for storing microprogram words, address registers 2 and 9 for holding their addresses, a read register 5 for holding microprogram words to be read from the control memory 3, and a read register 5 for holding microprogram words to be read from the control memory 3. An error detection circuit 6 and an error correction circuit 7 detect and correct errors in microprogram words.
, a control circuit 8 that controls error handling operations, an error address register 10 that holds the address of the microprogram word where the error occurred, a write data register 11 that holds the corrected data, and an error status flag 12 that indicates that an error has occurred. , selector 1 for selecting a manual address to address register 2, selector 4 for selecting input data to read register 5. It consists of a decoder 18 that decodes the microprogram word in the read register 5. Referring to FIG. 1, the address of control memory 3 is set in address register 2, and one of the following three addresses is set by selector 1. In other words, 111! for the sequence operation of a general microprogram!
The start address, the address of the next step, which is a subfield of the microprogram word output from the read register 5 during sequence operation, and the error address for the write process to the control memory 3, which is performed after the occurrence of an error in the microprogram word. One of the three addresses including the write address output from the address register 1o is set in the address register 2 through the selector 1. In the read register 5, either the microprogram word read from the control memory 3 or the microprogram word whose error has been corrected by the error correction circuit 7 is set via the selector 4 when an error occurs in the microprogram word. Ru. The address output from the address register is set in the address register 9, and this address becomes the address of the microprogram word set in the read register 5. The error detection circuit 6 is a circuit that detects an error in the microprogram word set in the read register 5. When an error is detected, it outputs an error signal 14, sets an error status flag 12, and controls each register. are doing. When an error is detected in the microprogram word output from the read register 5, the error correction circuit 7 performs error correction, and the error corrected microprogram word is set in the write data register 11. As described above, the write data register 11 is a register that holds the microprogram word after error correction, and is always set by the error signal 14 every time an error is corrected. Further, if the error signal 14 is not issued, a hold state is entered. The error address register 10 always holds the address of the microprogram word held in the write data register 11, so the update timing is also the same as that of the write data register 11, and otherwise it is in a hold state. The error status flag 12 is a flag indicating that an error has been detected in the microprogram word, and is set by the error signal 14 output from the error detection circuit 6 as described above in the microprogram sequence operation in one instruction. , the instruction end signal 13 of the microprogram word indicating the end of the microprogram sequence operation (
(hereinafter referred to as EOP13). Therefore, if a microprogram word error is detected during one instruction, it remains set until the instruction ends. The control circuit 8 controls the error processing operation of the microprogram word using the EOP 13, the error signal 14, and the error status flag 12. It generates a select signal 15, a hold signal 16 for holding all registers related to microprogram instruction processing, and a write instruction signal 17 issued at the write timing of a microprogram word. Next, the operation of the embodiment shown in FIG. 1 will be explained step by step along the time chart 1 in FIG. 3. The series of operations shown in this time chart are A and B. There are three instructions in C, and the A instruction is AO→At (an→a
L) 2 steps, B instruction is BO-Bl -B2→B3
The C instruction consists of several steps: (bO→b1→b2→b3). In the A instruction, since no error is detected in both the AO-At steps, the microprogram word aO is read from the control memory 3 by the AO set in the address register 2 and set in the read register 5 in the TO step. Further, the address register 2 is set with AI, which is the address of the next step, and the address register 9 is set with A, which is the address of the microprogram word aO.
O is set. The instruction end signal "EOP" is output from the microprogram word aO held in the read register 5 at the TI step.
13'' is output, and at this time, no error is detected in aO, and the error signal 14 is not issued. Also, the error status flag 12 is in the OFF state because there is no error in the A command, so the control circuit 8 output select signal 15
Therefore, in step T2, BO, which is the starting address of the next instruction (B instruction), is set. At the same time, the microprogram word a1 is set in the read register 5 by the address AI of the final step of the A instruction, and AO is set in the address register 9. At the TI and T2 steps, the microprogram word aOa set in the read register 5

【は共にエラ
ーが検出されないため、各々デコーダ18によりデコー
ドされ、各種レジスタを制御する。尚、このときエラー
アドレスレジスタ]0、ライトデータレジスタ11共に
エラーが発生しないため、ホールド状態となっている。 次に、4ステツプから成るB命令について説明する。前
述した通り、T2ステップで、起動アドレスBOはアド
レスレジスタ2にセットされている。次タイミング(T
3ステップ)で、制御記憶3よりマイクロプログラム語
bOが読出しレジスタ5にセットされ、アドレスレジス
タ9にBOが、アドレスレジスタ2には、次ステツプの
アドレスB1が夫々セットされる。 マイクロプログラム語bOにはエラーがないため、次ス
テツプ(T4ステップ)では、前ステップと同様読出し
レジスタ5にはマイクロプログラム語bl’が、アドレ
スレジスタ9にはアドレスB]が、アドレスレジスタ2
には次ステツプのアドレスB2が夫々セットされる。 次のタイミング(T5ステップ)でマイクロプログラム
語bl’がエラー検出回路6によりエラ検出されると、
エラー信号14が発行される。 エラー信号14はエラー状態フラグ】2をセットし、制
御回路8によりマイクロプログラム命令処理に関する全
レジスタをホールドするためのホールド信号16が発行
される。 同時にエラーマイクロプログラム語bt’ はエラー訂
正回路7によりエラー訂正を行い(マイクロプログラム
語bt ) 、エラー信号14により読出しレジスタ5
、ライトデータレジスタ11にマイクロプログラム語b
1が、エラーアドレスレジスタ10にはアドレスレジス
タ9の出力によるエラーマイクロプログラム語のアドレ
スB1が夫々セットされる。 そして、次のタイミング(T6ステツプ)では、ホール
ド信号16が解除され、アドレスレジスタ2には、B命
令の最終ステップアドレスであるB3が、読出しレジス
タ5には、マイクロプログラム語b2が、またアドレス
レジスタ9にはマイクロプログラム語b2のアドレスB
2が夫々セットされる。 一方、エラー訂正されたマイクロプログラム語b1はデ
コーダ18によりデコードされ、各種レジスタを制御す
る。 B命令のEOP 13信号はT6ステツプにおいてマイ
クロプログラム語b2から出力されるが、この時、前述
したエラー状態フラグ12はセットされているため、制
御回路8によりセレクト信号15が出力される。尚、エ
ラー状態フラグ12はEOP 13によりT8ステップ
でクリアされる。 そして、次命令の起動(C命令)は行われず、エラーア
ドレスレジスタ10に保持されているエラーアドレスB
1がセレクト信号15によりアドレスレジスタ2にセッ
トされる。 次のタイミング(T7ステツプ)では、ホールド信号1
8、ライト指示信号17が制御回路8から出力され、数
T間(77〜T1)、マイクロプログラムに関するレジ
スタがホールドされている間に、ライトデータレジスタ
11に保持されているエラー訂正済マイクロプログラム
語blが制御記憶3に書込まれる。つまり、命令と命令
の切れ1]において書込み処理が行われるのである。 書込みが終了するTiステップで、セレクト信号15が
再度発行され、同時にホールド信号16が解除され、T
I+1ステップで、次命令(C命令)の起動アドレスC
Oがアドレスレジスタ2にセットされる。以後、C命令
はA、B命令と同様な処理を行う。 尚、書込み処理を割込み処理として扱っているが、他に
割込みがあった場合は、他の処理を優先する。また、命
令実行中、マイクロプログラム語に2度以上エラーが発
生した場合は、最新のエラ訂IE済みマイクロプログラ
ム語を書込み対象とする。 ここに示す一実施例は、エラーアドレスとエラー訂正マ
イクロプログラム語とを、1つしか保持てきないが、他
にレジスタあるいは、バッファを設けることにより、複
数回のエラーマイクロプログラム語の書込み処理が可能
となることは明白である。 発明の詳細 な説明したように本発明によれば、命令実行中にエラー
が検出された場合、エラー訂正のみ行い、書込み処理は
命令終了後の命令と命令の切れ]」に行うことで、該命
令実行中に訂正可能エラーが発生するケースにおける該
命令の処理時間を短縮できるという効果がある。 特に、複数回同一アドレスでエラーが発生するケースで
は、全体の処理時間が短縮できる。
Since no error is detected in either of the two, they are each decoded by the decoder 18 and control various registers. At this time, since no error occurs in either the error address register]0 or the write data register 11, they are in a hold state. Next, the B instruction, which consists of four steps, will be explained. As described above, the startup address BO is set in the address register 2 at step T2. Next timing (T
In step 3), the microprogram word bO is set in the read register 5 from the control memory 3, BO is set in the address register 9, and the address B1 of the next step is set in the address register 2. Since there is no error in the microprogram word bO, in the next step (step T4), the read register 5 contains the microprogram word bl', the address register 9 contains the address B], and the address register 2
The address B2 of the next step is set respectively in . When the error detection circuit 6 detects an error in the microprogram word bl' at the next timing (T5 step),
An error signal 14 is issued. The error signal 14 sets the error state flag [2], and the control circuit 8 issues a hold signal 16 for holding all registers related to microprogram instruction processing. At the same time, the error microprogram word bt' is corrected by the error correction circuit 7 (microprogram word bt), and read out from the register 5 by the error signal 14.
, the microprogram word b is stored in the write data register 11.
1 is set in the error address register 10, and the address B1 of the error microprogram word by the output of the address register 9 is set in the error address register 10, respectively. Then, at the next timing (T6 step), the hold signal 16 is released, B3, which is the final step address of the B instruction, is stored in the address register 2, microprogram word b2 is stored in the read register 5, and the address register 9 is address B of microprogram word b2.
2 is set respectively. On the other hand, the error-corrected microprogram word b1 is decoded by the decoder 18 to control various registers. The EOP 13 signal of the B instruction is output from the microprogram word b2 at step T6, but at this time, since the aforementioned error state flag 12 is set, the control circuit 8 outputs the select signal 15. Note that the error status flag 12 is cleared by EOP 13 at step T8. Then, the next instruction (C instruction) is not activated, and the error address B held in the error address register 10 is
1 is set in the address register 2 by the select signal 15. At the next timing (T7 step), hold signal 1
8. The write instruction signal 17 is output from the control circuit 8, and while the registers related to the microprogram are held for several T (77 to T1), the error-corrected microprogram word held in the write data register 11 is bl is written to control memory 3. In other words, the write process is performed between the commands and the command break 1]. At the Ti step where writing ends, the select signal 15 is issued again, the hold signal 16 is released at the same time, and the T
At step I+1, start address C of the next instruction (C instruction)
O is set in address register 2. Thereafter, the C instruction performs the same processing as the A and B instructions. Note that the write process is treated as an interrupt process, but if there is another interrupt, other processes are given priority. Furthermore, if an error occurs in a microprogram word twice or more during instruction execution, the latest error-corrected IE microprogram word is to be written. Although the embodiment shown here only holds one error address and error correction microprogram word, by providing another register or buffer, it is possible to write the error microprogram word multiple times. It is clear that DETAILED DESCRIPTION OF THE INVENTION According to the present invention, when an error is detected during instruction execution, only the error correction is performed, and the writing process is performed after the instruction is completed and the end of the instruction. This has the effect of reducing the processing time of an instruction in a case where a correctable error occurs during instruction execution. In particular, in cases where errors occur multiple times at the same address, the overall processing time can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例のブロック図、第2図は従来技
術を示すブロック図、第3図は本発明の実施例の動作を
示すタイムチャートである。 主要部分の符号の説明 29・・・・・・アドレスレジスタ 3・・・・・・制御記憶 6・・・・・エラー検出回路 7・・・・・・エラー訂正回路 8・・・・・・制御回路 10・・・・・エラーアドレスレジスタ11・・・・ラ
イトアドレスレジスタ
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram of a conventional technique, and FIG. 3 is a time chart showing the operation of the embodiment of the present invention. Explanation of symbols of main parts 29... Address register 3... Control memory 6... Error detection circuit 7... Error correction circuit 8... Control circuit 10...Error address register 11...Write address register

Claims (1)

【特許請求の範囲】[Claims] (1)マイクロプログラムを格納する制御記憶と、前記
制御記憶から読出されたマイクロプログラム語のエラー
検出を行うエラー検出手段と、そのエラーの訂正を行う
エラー訂正手段と、エラー発生したマイクロプログラム
語のアドレスを保持する第1保持手段と、エラー訂正後
のマイクロプログラム語を保持する第2保持手段と、1
命令中のマイクロプログラムシーケンスの終了に応答し
て、前記第1保持手段のアドレスにより前記第2保持手
段のマイクロプログラム語を前記制御記憶に書込むよう
制御する制御手段とを含むことを特徴とするマイクロプ
ログラム制御装置。
(1) A control memory for storing a microprogram, an error detection means for detecting an error in a microprogram word read from the control memory, an error correction means for correcting the error, and a control memory for detecting an error in a microprogram word in which an error has occurred. a first holding means for holding an address; a second holding means for holding a microprogram word after error correction;
and control means for controlling writing of the microprogram word in the second holding means into the control memory by the address of the first holding means in response to the end of a microprogram sequence in an instruction. Microprogram controller.
JP2023200A 1990-02-01 1990-02-01 Microprogram controller Pending JPH03228140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023200A JPH03228140A (en) 1990-02-01 1990-02-01 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023200A JPH03228140A (en) 1990-02-01 1990-02-01 Microprogram controller

Publications (1)

Publication Number Publication Date
JPH03228140A true JPH03228140A (en) 1991-10-09

Family

ID=12104031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023200A Pending JPH03228140A (en) 1990-02-01 1990-02-01 Microprogram controller

Country Status (1)

Country Link
JP (1) JPH03228140A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238168A (en) * 2008-03-28 2009-10-15 Mitsubishi Electric Corp Microprocessor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238168A (en) * 2008-03-28 2009-10-15 Mitsubishi Electric Corp Microprocessor

Similar Documents

Publication Publication Date Title
JPH02257219A (en) Pipeline processing apparatus and method
JPH03228140A (en) Microprogram controller
JP2001256044A (en) Data processor
JPH07219766A (en) Arithmetic processor
JPH0954694A (en) Pipeline processor and its processing method
JPS6242301B2 (en)
JP2565590B2 (en) Data processing device
JPH0322032A (en) Program exception code control circuit
JP2665039B2 (en) Micro program controller
JPH0667914A (en) Control storage read error correcting system
JPS60214043A (en) Pipeline control circuit
JPH02141833A (en) Information processor
JPH04291084A (en) Memory control system
JPH04145541A (en) Microprogram controller
JPS59218555A (en) Microprogram control device
JP2504151B2 (en) Data processing device
JPH064412A (en) Local memory inspecting/correcting circuit
JPH0535608A (en) Control storage inspecting and correcting circuit
JPS59200356A (en) Program tracing system
JPH04310136A (en) Control storage correcting circuit
JPH0581013A (en) Processor
JPH0512004A (en) Instruction execution system
JPH03225433A (en) Single-chip microcomputer
JPH08297583A (en) Processor and method for interruption processing
JPH09330234A (en) Interruption processing method and microprocessor