JPH03225605A - Peak holding circuit - Google Patents
Peak holding circuitInfo
- Publication number
- JPH03225605A JPH03225605A JP2130890A JP2130890A JPH03225605A JP H03225605 A JPH03225605 A JP H03225605A JP 2130890 A JP2130890 A JP 2130890A JP 2130890 A JP2130890 A JP 2130890A JP H03225605 A JPH03225605 A JP H03225605A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- frequency
- inputted
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気ディスク装置の読出し波形の出力分解能
特性検査に使用し、アナログ波形のピーク値を保持する
ためのピークホールド回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a peak hold circuit for use in testing the output resolution characteristics of a read waveform of a magnetic disk device and for holding the peak value of an analog waveform.
第2図は従来のピークホールド回路の一例を示す回路図
、第4図は第2図の例のピークホールド信号の波形を示
す波形図である。FIG. 2 is a circuit diagram showing an example of a conventional peak hold circuit, and FIG. 4 is a waveform diagram showing the waveform of a peak hold signal in the example of FIG.
磁気ディスク装置の読出し信号の出力分解能特性検査に
使用し、アナログ波形のピーク値を保持するための従来
のピークホールド回路は、第2図および第4図に示すよ
うに、2個のコンパレータ11および12と、コンパレ
ータ11および12のそれぞれの出力によってオンオフ
動作を行う2個のトランジスタ13および14と、ピー
クホールド用コンデンサ(コンデンサ)16とを備えて
構成されており、コンパレータ11の出力がハイレベル
(“H”)になるとトランジスタ13がオンになってコ
ンデンサ16が充電される。またコンパレータ12の出
力が“Hoになっても、トランジスタ14がオンになっ
てコンデンサ16が充電される。コンパレータ11およ
び12が共にローレベル(“L”)になると、トランジ
スタ13および14は共にオフとなり、コンデンサ16
は抵抗17を介して放電する。第4図は第2図の例のピ
ークホールド信号33の波形を示す波形図であり、(a
)は入力信号の周波数が低周波のときの波形を、(b)
は入力信号の周波数が高周波のときの波形を示している
。A conventional peak hold circuit used for inspecting the output resolution characteristics of a read signal of a magnetic disk drive and for holding the peak value of an analog waveform includes two comparators 11 and 11, as shown in FIGS. 2 and 4. 12, two transistors 13 and 14 that are turned on and off by the outputs of the comparators 11 and 12, and a peak hold capacitor (capacitor) 16, so that the output of the comparator 11 is at a high level ( When the voltage becomes "H", the transistor 13 is turned on and the capacitor 16 is charged. Furthermore, even if the output of the comparator 12 becomes "Ho", the transistor 14 is turned on and the capacitor 16 is charged. When the comparators 11 and 12 both become low level ("L"), the transistors 13 and 14 are both turned off. Therefore, capacitor 16
is discharged through the resistor 17. FIG. 4 is a waveform diagram showing the waveform of the peak hold signal 33 in the example of FIG.
) is the waveform when the input signal frequency is low, (b)
shows the waveform when the frequency of the input signal is high.
上述した従来のピークホールド回路は、定電流源を備え
ていないため、温度や電圧の変動によって充電電流が変
化するという欠点がある。また、放電は、抵抗を介して
放電するたれ流し式であるため、読出し信号の周波数に
よって放電量に差がでるという欠点もある。The conventional peak hold circuit described above does not include a constant current source, and therefore has the disadvantage that the charging current changes due to fluctuations in temperature and voltage. Further, since the discharge is a trickle type that discharges through a resistor, there is also a drawback that the amount of discharge varies depending on the frequency of the read signal.
本発明のピークホールド回路は、読出し信号の正極性の
信号とピークホールド信号とを入力してそれらを比較す
る第一のコンパレータと、読出し信号の負極性の信号と
ピークホールド信号とを入力してそれらを比較する第二
のコンパレータと、前記第一のコンパレータの出力によ
ってオンオフ動作を行う第一のトランジスタと、前記第
二のコンパレータの出力によってオンオフ動作を行う第
二のトランジスタとを有する電流スイッチ回路と、読出
し信号の周波数によってオンオフ動作を行うスイッチと
、前記スイッチの動作によって電流値を切替える定電流
源とを備えている。The peak hold circuit of the present invention includes a first comparator that inputs the positive polarity signal of the read signal and the peak hold signal and compares them, and inputs the negative polarity signal of the read signal and the peak hold signal. A current switch circuit having a second comparator for comparing them, a first transistor that performs an on/off operation according to the output of the first comparator, and a second transistor that performs an on/off operation according to the output of the second comparator. , a switch that performs an on/off operation depending on the frequency of a read signal, and a constant current source that changes a current value according to the operation of the switch.
次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
第1図において、コンパレータ1の正端子には読出し信
号の正極性の信号21が入力し、負端子にはピークホー
ルド信号23が入力する。一方コンバレータ2の正端子
には読出し信号の負極性の信号22が入力し、負端子に
はピークホールド信号23が入力する。コンパレータ1
および2は共に、負端子の電位が正端子の電位よりも低
電位になるとその出力が“L”となり、高電位になると
その出力が“Hoとなる。コンパレータ1の出力はトラ
ンジスタ3のベースに入力し、コンパレータ2の出力は
トランジスタ4のベースに入力する。コンパレータ1お
よび2の出力が“′H”になるとそれぞれトランジスタ
3および4はオフとなり、L″になるとそれぞれオンと
なる。In FIG. 1, a positive polarity signal 21 of the readout signal is input to the positive terminal of the comparator 1, and a peak hold signal 23 is input to the negative terminal. On the other hand, the negative polarity signal 22 of the read signal is input to the positive terminal of the converter 2, and the peak hold signal 23 is input to the negative terminal. Comparator 1
and 2, when the potential of the negative terminal becomes lower than the potential of the positive terminal, the output becomes "L", and when the potential becomes high, the output becomes "Ho". The output of comparator 1 is connected to the base of transistor 3. The output of comparator 2 is input to the base of transistor 4. When the outputs of comparators 1 and 2 become "'H", transistors 3 and 4 are turned off, and when they become "L", they are turned on.
2種類の周波数(周波数2FおよびIF)を有する入力
信号(読出し信号)23の周波数が2Fのときは、スイ
ッチ9はオンとなって定電流源5による電流値は大きく
なり、入力信号23の周波数がIFのときは、スイッチ
9はオフとなって定電流源5による電流値は小さくなる
。When the frequency of the input signal (readout signal) 23 having two types of frequencies (frequency 2F and IF) is 2F, the switch 9 is turned on and the current value from the constant current source 5 increases, and the frequency of the input signal 23 increases. When is IF, the switch 9 is turned off and the current value from the constant current source 5 becomes small.
第3図は第1図の実施例のピークホールド信号の波形を
示す波形図であり、(a)は入力信号23の周波数がI
Fのときの波形を、(b)は入力信号23の周波数が2
Fのときの波形を示している。このように、定電流源5
による電流値を入力信号23の周波数によって変えるこ
とにより、読出し信号のピーク値に対するピークホール
ド信号の低下率が同じになり、読出し信号の出力分解能
特性(IFと2Fの比を求める)検査ににおいて、ディ
ジタイジングオシロスコープ等を使用した検査結果と同
等の高精度のデータが得られる。FIG. 3 is a waveform diagram showing the waveform of the peak hold signal in the embodiment of FIG. 1, and (a) shows that the frequency of the input signal 23 is I
(b) shows the waveform when the input signal 23 has a frequency of 2.
The waveform at F is shown. In this way, the constant current source 5
By changing the current value according to the frequency of the input signal 23, the rate of decrease of the peak hold signal with respect to the peak value of the read signal becomes the same, and when testing the output resolution characteristics of the read signal (calculating the ratio of IF and 2F), Highly accurate data equivalent to inspection results obtained using a digitizing oscilloscope etc. can be obtained.
以上説明したように、本発明のピークホールド回路は、
入力信号の周波数によって定電流源による電流値を切替
えることにより、周波数によって特性値が変化しない回
路が得られるという効果がある。As explained above, the peak hold circuit of the present invention
By switching the current value of the constant current source depending on the frequency of the input signal, it is possible to obtain a circuit whose characteristic values do not change depending on the frequency.
第1図は本発明の一実施例を示す回路図、第2図は従来
のピークホールド回路の一例を示す回路図、第3図は第
1図の実施例のピークホールド信号の波形を示す波形図
、第4図は第2図の例のピークホールド信号の波形を示
す波形図である。
1・2・11・12・・・・・・コンパレータ、3・4
13・14・・・・・・トランジスタ、5・・・・・・
定電流源、6・16・・・・・・コンデンサ、9・・・
・・・スイッチ、17・・・・・・抵抗。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a conventional peak hold circuit, and FIG. 3 is a waveform showing the waveform of the peak hold signal in the embodiment of FIG. 4 are waveform diagrams showing the waveform of the peak hold signal in the example of FIG. 2. 1, 2, 11, 12... Comparator, 3, 4
13・14...Transistor, 5...
Constant current source, 6/16... Capacitor, 9...
...Switch, 17...Resistance.
Claims (1)
を入力してそれらを比較する第一のコンパレータと、読
出し信号の負極性の信号とピークホールド信号とを入力
してそれらを比較する第二のコンパレータと、前記第一
のコンパレータの出力によってオンオフ動作を行う第一
のトランジスタと、前記第二のコンパレータの出力によ
つてオンオフ動作を行う第二のトランジスタとを有する
電流スイッチ回路と、読出し信号の周波数によつてオン
オフ動作を行うスイッチと、前記スイッチの動作によっ
て電流値を切替える定電流源とを備えることを特徴とす
るピークホールド回路。 2、読出し信号の正極性の信号とピークホールド信号と
を入力してそれらを比較する第一のコンパレータと、読
出し信号の負極性の信号とピークホールド信号とを入力
してそれらを比較する第二のコンパレータと、前記第一
のコンパレータの出力によつてオンオフ動作を行う第一
のトランジスタと、前記第二のコンパレータの出力によ
ってオンオフ動作を行う第二のトランジスタとを有する
電流スイッチ回路と、2種類の周波数を有する読出し信
号の周波数によつてオンオフ動作を行うスイッチと、前
記スイッチの動作によって電流値を切替える定電流源と
、前記電流スイッチ回路に接続したピークホールド用コ
ンデンサとを備えることを特徴とするピークホールド回
路。[Claims] 1. A first comparator that inputs a positive polarity signal of the readout signal and a peak hold signal and compares them; and a first comparator that inputs a negative polarity signal of the readout signal and the peak hold signal; A current having a second comparator for comparing them, a first transistor that is turned on and off by the output of the first comparator, and a second transistor that is turned on and off by the output of the second comparator. 1. A peak hold circuit comprising: a switch circuit; a switch that performs on/off operations depending on the frequency of a read signal; and a constant current source that switches a current value according to the operation of the switch. 2. A first comparator that inputs the positive polarity signal of the readout signal and the peak hold signal and compares them, and a second comparator that inputs the negative polarity signal of the readout signal and the peak hold signal and compares them. a current switch circuit comprising a comparator, a first transistor that is turned on and off by the output of the first comparator, and a second transistor that is turned on and off by the output of the second comparator; The present invention is characterized by comprising: a switch that performs on/off operations depending on the frequency of a readout signal having a frequency of peak hold circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2130890A JPH03225605A (en) | 1990-01-30 | 1990-01-30 | Peak holding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2130890A JPH03225605A (en) | 1990-01-30 | 1990-01-30 | Peak holding circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03225605A true JPH03225605A (en) | 1991-10-04 |
Family
ID=12051522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2130890A Pending JPH03225605A (en) | 1990-01-30 | 1990-01-30 | Peak holding circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03225605A (en) |
-
1990
- 1990-01-30 JP JP2130890A patent/JPH03225605A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4605867A (en) | Peak detector | |
US6104199A (en) | Magnetic-head short-circuit detector | |
JPH03225605A (en) | Peak holding circuit | |
EP0144759B1 (en) | Sample and hold circuit | |
JPS6056332B2 (en) | A-D conversion circuit | |
JPS62614B2 (en) | ||
JPH0583135A (en) | Double integral type a/d converter | |
SU1041984A1 (en) | Voltage difference converter | |
JP3220995B2 (en) | Input impedance measurement circuit for IC circuit | |
SU1298842A1 (en) | Synchronous detector | |
JPS6134474A (en) | Testing of hysteresis range | |
JPS6215958B2 (en) | ||
JPS6142358B2 (en) | ||
SU1150552A1 (en) | Calibrator for oscillograph having microprocessor | |
JPS60251600A (en) | Sample and hold circuit | |
JP2841401B2 (en) | Current switch circuit | |
JPH03220913A (en) | Electronic comparator device | |
JPS6012580B2 (en) | Input buffer circuit device | |
JPH0588566B2 (en) | ||
JPH06347570A (en) | Time/voltage converting and track holding circuit | |
JPH04167812A (en) | Pulse width conversion circuit | |
JPS5834620A (en) | Time constant circuit | |
JPS58187020A (en) | Voltage-frequency converter | |
JPH0375575A (en) | Circuit for measuring pulse width | |
JPH1131930A (en) | Clamping circuit |