JPH03222425A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03222425A
JPH03222425A JP1836190A JP1836190A JPH03222425A JP H03222425 A JPH03222425 A JP H03222425A JP 1836190 A JP1836190 A JP 1836190A JP 1836190 A JP1836190 A JP 1836190A JP H03222425 A JPH03222425 A JP H03222425A
Authority
JP
Japan
Prior art keywords
tungsten
contact hole
wiring layer
film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1836190A
Other languages
Japanese (ja)
Inventor
Masafumi Shishino
宍野 政文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1836190A priority Critical patent/JPH03222425A/en
Publication of JPH03222425A publication Critical patent/JPH03222425A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent generation of erosion of an interface between a silicon board 1 and an insulating film by forming a conductive film on the sidewall of a contact hole of a wiring layer formed inside the wiring layer and the silicon board and by selectively forming a tungsten film on the wiring layer and the conductive film. CONSTITUTION:A conductive film 8 is formed on a sidewall of a contact hole part 7 connecting a silicon board 1 and a wiring layer. Accordingly, since all the inside of the contact hole 7 can react on WF6, growth of tungsten is generated on the whole area inside the contact hole 7 so as to easily bury the inside of the contact hole 7 with tungsten 9. Thereby, the interface between the silicon board 1 and an insulating film 3, that is, erosion generated at the interface between the region where tungsten grows and the region where no tungsten grows can be completely prevented.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路において、接続穴部での配線
の薄膜化を防ぎ、断線のない高信頼性の配線形成を目的
とした半導体装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to the manufacture of semiconductor devices in semiconductor integrated circuits, with the aim of preventing thinning of wiring at connection holes and forming highly reliable wiring without disconnection. Regarding the method.

従来の技術 シリコン基板上に形成した拡散層と配線との接続穴であ
るコンタクトホール部に、化学気相成長法(CVD法)
によりタングステンを形成し、微細なコンタクトホール
を埋め込んだ後、第1の配線を形成した場合の例を第2
図(a)〜(f)の工程順断面図により、説明を行う。
Conventional technology A chemical vapor deposition method (CVD method) is used to form a contact hole, which is a connection hole between a diffusion layer and wiring formed on a silicon substrate.
The second example shows the case where the first wiring is formed after forming tungsten and filling a fine contact hole.
The explanation will be given with reference to step-by-step cross-sectional views of FIGS. (a) to (f).

なお、本説明においては、簡略化のために、トランジス
タの形成工程の説明は省略し、配線関係の工程のみの説
明を行う。
Note that in this description, for the sake of brevity, a description of the transistor formation process will be omitted, and only wiring-related processes will be described.

まず、第2図(a)に示すようにシリコン基板1に形成
した拡散層2上に絶縁膜3をCVD法により形成した後
、ホトレジスト6をマスクとして用い、拡散層2に接続
するコンタクトホール7を形成する。その後、第2図(
b)に示すように、ホトレジスト6を除去する。つぎに
、第2図(e)に示すように、反応ガスにS i H4
,H2WF6を用い、化学気相成長法によりタングステ
ン10をコンタクトホール7部に選択的に形成する。続
いて、第2図(d)に示すように、タングステン膜11
をスパッタリング法により形成する。つぎに、第2図(
e)に示すようにホトレジスト5を用いて、配線を形成
する場所のみをマククして、他の部分のタングステン膜
11をエツチングする。最後にホトレジスト5を除去し
て、第2図(「)に示すように拡散層2とタングステン
膜11との接続が完了する。
First, as shown in FIG. 2(a), an insulating film 3 is formed by CVD on a diffusion layer 2 formed on a silicon substrate 1, and then a contact hole 7 connected to the diffusion layer 2 is formed using a photoresist 6 as a mask. form. After that, see Figure 2 (
As shown in b), the photoresist 6 is removed. Next, as shown in FIG. 2(e), S i H4 is added to the reaction gas.
, H2WF6, tungsten 10 is selectively formed in the contact hole 7 by chemical vapor deposition. Subsequently, as shown in FIG. 2(d), the tungsten film 11 is
is formed by a sputtering method. Next, Figure 2 (
As shown in e), using photoresist 5, only the area where the wiring is to be formed is masked, and the other parts of the tungsten film 11 are etched. Finally, the photoresist 5 is removed, and the connection between the diffusion layer 2 and the tungsten film 11 is completed as shown in FIG.

発明が解決しようとする課題 上記方法により、シリコン基板1に形成した拡散層2へ
のコンタクトホール7にタングステン10を形成した場
合、コンタクトホール7の底部の拡散層2と絶縁膜3の
界面に、タングステン10が侵食(エンクローチメント
)する現象が生じる。これは、W F sと拡散層2の
シリコンとが反応し、絶縁膜3とは反応しないために生
じる。その結果、タングステン10が、拡散層2を突き
抜け、シリコン基板lに達し、接合の破壊を引き起こす
。半導体集積回路の微細化が進むにつれ、コンタクトホ
ール7の端と拡散層2の端の間隔が狭くなるため、この
問題はますます深刻となる。
Problems to be Solved by the Invention When tungsten 10 is formed in the contact hole 7 to the diffusion layer 2 formed in the silicon substrate 1 by the above method, at the interface between the diffusion layer 2 and the insulating film 3 at the bottom of the contact hole 7, A phenomenon in which the tungsten 10 erodes (encroachment) occurs. This occurs because W F s reacts with the silicon of the diffusion layer 2 and does not react with the insulating film 3 . As a result, the tungsten 10 penetrates through the diffusion layer 2 and reaches the silicon substrate 1, causing breakdown of the junction. As the miniaturization of semiconductor integrated circuits progresses, the distance between the end of the contact hole 7 and the end of the diffusion layer 2 becomes narrower, and this problem becomes more serious.

本発明は、上記問題点を解決するものであり、微細化、
高集積を必要とする半導体集積回路において非常に有効
な半導体装置の製造方法を提供する。
The present invention solves the above problems, and includes miniaturization,
Provided is a method of manufacturing a semiconductor device that is very effective in semiconductor integrated circuits that require high integration.

課題を解決するための手段 本発明は、シリコン基板と配線層とを接続するコンタク
トホール部の側壁に導電膜で形成したものである。
Means for Solving the Problems According to the present invention, a conductive film is formed on the side wall of a contact hole portion connecting a silicon substrate and a wiring layer.

作用 コンタクトホールの側面に導電膜を形成することにより
、コンタクトホールの内面すべてがW F 6と反応で
きるため、シリコン基板と絶縁膜の界面で生じたエンク
ローチメントの発生が防止できる。また、配線のパター
ン形成を、コンタクトホールの形成より先に行い、コン
タクトホール内をタングステンで埋め込むため、コンタ
クトホールと配線パターンとのズレに対するマージンが
大きくなる利点がある。
By forming a conductive film on the side surface of the working contact hole, the entire inner surface of the contact hole can react with W F 6, thereby preventing encroachment from occurring at the interface between the silicon substrate and the insulating film. Further, since the wiring pattern is formed before the contact hole is formed and the contact hole is filled with tungsten, there is an advantage that there is a large margin for misalignment between the contact hole and the wiring pattern.

実施例 以下、本発明の一実施例を用いて、本発明を具体的に詳
述する。
EXAMPLE Hereinafter, the present invention will be specifically explained in detail using an example of the present invention.

第1図<a)〜(g)は本発明を用いて、シリコン基板
上に形成した拡散層とシリコン基板上に形成した絶縁膜
の−F部に形成した配線層とを、接続穴を介して接続で
行った場合の半導体集積回路の製造工程順断面図である
。なお、本説明においても、簡略化のために、トランジ
スタの形成工程の説明は省略し、配線関係の工程のみの
説明を行う。
FIGS. 1<a) to (g) show that, using the present invention, a diffusion layer formed on a silicon substrate and a wiring layer formed on the -F portion of an insulating film formed on a silicon substrate are connected through connection holes. FIG. 4 is a cross-sectional view showing the manufacturing process of a semiconductor integrated circuit in the case where the connection is performed using the same method. Note that in this description as well, for the sake of brevity, the description of the transistor formation process will be omitted, and only the wiring-related processes will be described.

まず、第1図(a)に示すようにシリコン基板lに形成
した拡散層2上に絶縁膜3をCVD法により形成した後
、厚さ200OAのタングステンシリサイド膜4をCV
D法により形成する。つぎにホトレジスト5をマスクと
して用い、配線として残す以外の領域をプラズマを用い
たドライエツチング法により除去し、その後ホトレジス
ト5を取り除き、第2回(b)に示すような断面形状を
得る。つぎに、第1図(C)に示すようにホトレジスト
6をマスクとして用い、第1図(d)に示す。拡散層2
に接続するコンタクトホール7を形成するため、タング
ステンシリサイドIII 4および絶縁膜3をドライエ
ツチング法を用いて、エツチングする。その後、ホトレ
ジスト6を除却する。続いて、第1図(e)に示すよう
に、厚さ200OAのタングステンシリサイド膜8をC
VD法を用いて形成する。つぎに、第1図げ)に示すよ
うに、異方性のドライエツチング法を用い、コンタクト
ホール7の側壁のタングステンシリサイド膜8と第1図
(b)の工程で形成したタングステンシリサイド膜4の
みを残す。最後に、拡散層2と配線層とを接続するため
に、第1図(g)に示すように、反応ガスに、WF(B
SiH4゜H2を用いたCVD法により厚さ5000A
のタングステン9をコンタクI・ホール7の底面および
コンタクトホール7の側面および配線層として形成した
タングステンシリサイド膜4上に選択的に形成する。そ
の結果、コンタクトホール7は、タングステン9で埋め
込まれるとともに、タングステンシリサイド膜4と拡散
層2が電気的に接続される。以上の工程により配線形成
を終了する。
First, as shown in FIG. 1(a), an insulating film 3 is formed by CVD on a diffusion layer 2 formed on a silicon substrate 1, and then a tungsten silicide film 4 with a thickness of 200 OA is formed by CVD.
Formed by method D. Next, using the photoresist 5 as a mask, areas other than those to be left as wiring are removed by dry etching using plasma, and then the photoresist 5 is removed to obtain a cross-sectional shape as shown in the second step (b). Next, as shown in FIG. 1(C), a photoresist 6 is used as a mask, as shown in FIG. 1(d). Diffusion layer 2
In order to form a contact hole 7 connected to the tungsten silicide III 4 and the insulating film 3, the tungsten silicide III 4 and the insulating film 3 are etched using a dry etching method. After that, the photoresist 6 is removed. Subsequently, as shown in FIG. 1(e), a 200 OA thick tungsten silicide film 8 is coated with carbon.
It is formed using the VD method. Next, as shown in Fig. 1(b), using an anisotropic dry etching method, only the tungsten silicide film 8 on the side wall of the contact hole 7 and the tungsten silicide film 4 formed in the step of Fig. 1(b) are etched. leave. Finally, in order to connect the diffusion layer 2 and the wiring layer, as shown in FIG. 1(g), WF (B
Thickness 5000A by CVD method using SiH4゜H2
Tungsten 9 is selectively formed on the bottom surface of contact I hole 7, the side surface of contact hole 7, and on tungsten silicide film 4 formed as a wiring layer. As a result, contact hole 7 is filled with tungsten 9, and tungsten silicide film 4 and diffusion layer 2 are electrically connected. The wiring formation is completed through the above steps.

なお、本実施例では、配線層および導電膜にタングステ
ンシリサイドを用いたが、タングステン、モリブデンシ
リサイド、モリブデン、チタンシリサイド、チタンおよ
び銅を用いても同様の効果が得られる。
In this embodiment, tungsten silicide is used for the wiring layer and the conductive film, but similar effects can be obtained by using tungsten, molybdenum silicide, molybdenum, titanium silicide, titanium, and copper.

発明の効果 本発明は、コンタクトホールの側面に導電膜を形成する
ために、コンタクトホールの内面すべてが、W F s
と反応することができるため、タングステンの成長がコ
ンタクトホール内の全域で生じ、コンタクトホール内を
タングステンで容易に埋め込むことができるとともに、
シリコン基板と絶縁膜の界面つまり、タングステンが成
長する領域と成長しない領域の界面で発生ずるエンクロ
ーチメントを完全に防止できる。また、配線のパターン
形成を9、コンタクトホールの形成の先に行うことがで
きるため、コンタクトホールと配線パターンとのズレに
対するマージンが大きくなる利点を兼ね備えている。
Effects of the Invention In the present invention, in order to form a conductive film on the side surface of the contact hole, the entire inner surface of the contact hole is coated with W F s
This allows tungsten to grow throughout the contact hole, making it easy to fill the contact hole with tungsten.
Encroachment that occurs at the interface between the silicon substrate and the insulating film, that is, the interface between the region where tungsten grows and the region where it does not grow, can be completely prevented. Furthermore, since the wiring pattern can be formed before the contact holes are formed, the present invention also has the advantage of increasing the margin for misalignment between the contact holes and the wiring pattern.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(g)は本発明の一実施例における半導
体装置の製造工程を説明するための工程順断面図、第2
図(a)〜げ)は、従来の技術を説明するための工程順
断面図である。 1・・・・・・シリコン基板、2・・・・・・拡散層、
3・・・・・・絶縁膜、4・・・・・・タングステンシ
リサイド膜、5,6・・・・・・ホトレジスト、7・・
・・・・コンタクトホール、8・・・・・・タングステ
ンシリサイド膜、9,10・・・・・・タングステン、
11・・・・・・タングステン膜。
FIGS. 1(a) to 1(g) are process-order cross-sectional views for explaining the manufacturing process of a semiconductor device in one embodiment of the present invention;
Figures (a) to (a) are sectional views in the order of steps for explaining the conventional technology. 1... Silicon substrate, 2... Diffusion layer,
3... Insulating film, 4... Tungsten silicide film, 5, 6... Photoresist, 7...
...Contact hole, 8...Tungsten silicide film, 9,10...Tungsten,
11...Tungsten film.

Claims (2)

【特許請求の範囲】[Claims] (1)シリコン基板上に形成した絶縁膜上に配線層を形
成する工程と、上記配線層とシリコン基板との接続穴を
上記配線層内に形成する工程と、上記接続穴の側壁に導
電膜を形成する工程と、上記配線層と上記導電膜上に化
学気相成長法によりタングステン膜を選択的に形成する
工程を備えたことを特徴とする半導体装置の製造方法。
(1) A process of forming a wiring layer on an insulating film formed on a silicon substrate, a process of forming a connection hole between the wiring layer and the silicon substrate in the wiring layer, and a conductive film on the sidewall of the connection hole. A method for manufacturing a semiconductor device, comprising the steps of forming a tungsten film selectively on the wiring layer and the conductive film by chemical vapor deposition.
(2)配線層および導電膜がタングステンシリサイド、
タングステン、モリブデンシリサイド、モリブデン、チ
タンシリサイド、チタンおよび銅からなる金属群から選
ばれた特許請求の範囲第1項記載の半導体装置の製造方
法。
(2) The wiring layer and conductive film are tungsten silicide,
The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is selected from the metal group consisting of tungsten, molybdenum silicide, molybdenum, titanium silicide, titanium, and copper.
JP1836190A 1990-01-29 1990-01-29 Manufacture of semiconductor device Pending JPH03222425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1836190A JPH03222425A (en) 1990-01-29 1990-01-29 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1836190A JPH03222425A (en) 1990-01-29 1990-01-29 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03222425A true JPH03222425A (en) 1991-10-01

Family

ID=11969557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1836190A Pending JPH03222425A (en) 1990-01-29 1990-01-29 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03222425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224190A (en) * 1992-10-30 1994-08-12 Hyundai Electron Ind Co Ltd Manufacture of tungsten plug

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224190A (en) * 1992-10-30 1994-08-12 Hyundai Electron Ind Co Ltd Manufacture of tungsten plug

Similar Documents

Publication Publication Date Title
JPS63258021A (en) Formation of connection hole
JP2959758B2 (en) Method of forming conductive plug in contact hole
US5700726A (en) Multi-layered tungsten depositions for contact hole filling
JPH04307934A (en) Forming method of tungsten plug
JPS61208241A (en) Manufacture of semiconductor device
JPH03222425A (en) Manufacture of semiconductor device
US5451819A (en) Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer
JPH0697288A (en) Manufacture of semiconductor device
JPH10340952A (en) Method for forming multilayer wiring in integrated circuit
JPH10177969A (en) Semiconductor device and its manufacturing method
KR100278274B1 (en) A method for forming stack contact in semiconductor device
JPH079893B2 (en) Method for manufacturing semiconductor device
KR100340852B1 (en) Method for fabricating multi metal interconnection of semiconductor device
JPH10303299A (en) Contact hole forming method
KR100230032B1 (en) Multilayer connector
KR950002955B1 (en) Manufacturing method of metal wiring of semiconductor device
KR100339026B1 (en) Method for forming metal wiring in semiconductor device
KR100260522B1 (en) Method for filling a contact hole in a semiconductor device
KR100252883B1 (en) Method for filling a contact hole of semiconductor device
JPH0524658B2 (en)
KR100232224B1 (en) Method of forming metal interconnector of semiconductor device
KR100196228B1 (en) Interconnection manufacturing method of semiconductor integrated circuit
KR100224778B1 (en) Fabrication method for semiconductor chip
KR100236095B1 (en) Interconnecting method of semiconductor device
KR100192184B1 (en) Method of manufacturing contact plug