JPH03222362A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03222362A JPH03222362A JP1508990A JP1508990A JPH03222362A JP H03222362 A JPH03222362 A JP H03222362A JP 1508990 A JP1508990 A JP 1508990A JP 1508990 A JP1508990 A JP 1508990A JP H03222362 A JPH03222362 A JP H03222362A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact metal
- sbd
- insulating film
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 8
- 238000011282 treatment Methods 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010937 tungsten Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、更に詳しくは
良好なＳＢＤ特性を有するＳＢＤ構造を有する半導体装
置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having an SBD structure with good SBD characteristics.
〔従来の技術および発明が解決しようとする課題〕ショ
ットキーバリアダイオード（ＳＢＤ）は、金属と半導体
との接触によって生ずる電子障壁を利用するダイオード
であり、多数キャリヤによる伝導であるため、逆方向回
復時間が小さく、順方向立上り電圧が低いという特徴を
もっている。[Prior art and problems to be solved by the invention] A Schottky barrier diode (SBD) is a diode that utilizes an electron barrier created by contact between a metal and a semiconductor, and conducts by majority carriers, so reverse recovery is not possible. It has the characteristics of short time and low forward rising voltage.
このような特徴を生かしてＳＢＤ素子を有する半導体装
置の製造が行われできている。このようなＳＢＤ素子を
有する半導体装置において良好なＳＢＤ特性を有する配
線電極を形成することは極めて重要テヨことである。Semiconductor devices having SBD elements have been manufactured by taking advantage of these characteristics. In a semiconductor device having such an SBD element, it is extremely important to form wiring electrodes having good SBD characteristics.
従来、タングステンをコンタクトメタルとし、積層アル
ミ電極Ａ Ｉ ／ ＴｉＮ／ ”ｖＶ／ Ｓ ｉを有す
る半導体装置が製造されていた。Conventionally, a semiconductor device has been manufactured using tungsten as a contact metal and having laminated aluminum electrodes A I /TiN/''vV/Si.
しかるに、この装置における積層アルミ電極のＳＢＤ特
性は、コンタクトメタルにＡｌを用いた積層アルミ電極
すなわちＡ Ｒ／ ＴｉＮ／ Ｗ／ Ｓ ｉ電極に比較
してウェハー内で非常にバラツキが多くかつ再現性に乏
しいものであった。これは、Ｓｉ基板上に存在する自然
酸化膜を還元する力が、タングステンの場合、アルミニ
ウムに比べて劣るからであると考えられるためである。However, the SBD characteristics of the laminated aluminum electrode in this device vary greatly within the wafer and have poor reproducibility compared to a laminated aluminum electrode using Al as the contact metal, that is, an AR/TiN/W/Si electrode. It was scarce. This is thought to be because tungsten has a lower ability to reduce the natural oxide film present on the Si substrate than aluminum.
ところで、ＳＢＤにおいては金属ＡＩはｎ形Ｓｉ に対
して電子障壁によるバリヤハイドがやや高く使いにくい
点があった。By the way, in SBD, metal AI has a rather high barrier hide caused by an electron barrier compared to n-type Si, making it difficult to use.
方、金属Ｗはｎ型Ｓ１ に対してのバリヤハイドは高く
も低くもなく使いやすいが、前記のようにＳＢＤ特性の
安定性に関して問題があった。On the other hand, metal W is easy to use because its barrier hide against n-type S1 is neither high nor low, but there is a problem with the stability of SBD characteristics as described above.
従って、ＳＢＤ素子を有する半導体装置の製造において
コンタクトホールの埋め込みにＷを利用したくとも該金
属は、利用できなかった。Therefore, even if W was desired to be used for filling contact holes in the manufacture of semiconductor devices having SBD elements, this metal could not be used.
〔課題を解決するための手段および作用〕本発明は、上
記課題を解決するためになされたものであり、コンタク
トメタルにＷを用い、しかもウェハー内のＳＢＤ特性の
安定性に秀れた半導体装置の製造方法を提供することを
その目的とする。[Means and effects for solving the problems] The present invention has been made to solve the above problems, and provides a semiconductor device that uses W as a contact metal and has excellent stability of SBD characteristics within a wafer. The purpose is to provide a method for manufacturing.
かかる目的を達成するために本発明はｎ形シリコン基板
上に絶縁膜を形成し、該絶縁膜に電極コンタクト窓を形
成し、
ことを特徴とする。In order to achieve this object, the present invention is characterized in that an insulating film is formed on an n-type silicon substrate, and an electrode contact window is formed in the insulating film.
すなわち、本発明は例えばＣＶＤ法によりＷをコンタク
トメタルとしてコンタクトホールに堆積した後、所定温
度の温度範囲（５００〜６００℃）内の温度でアニール
工程を施すことにより安定した５ＢＤ−ＶＦ値を示す半
導体装置の製造方法を提供する。That is, the present invention exhibits a stable 5BD-VF value by depositing W as a contact metal in a contact hole by, for example, the CVD method, and then performing an annealing process at a temperature within a predetermined temperature range (500 to 600°C). A method for manufacturing a semiconductor device is provided.
本発明方法の模式的原理図を第１図に示す。第１図に示
されるように、ｎ形Ｓ１上のＷ成長後に５００〜６００
℃の温度でアニールすることにより、ｎ形Ｓｉ とＷと
の界面に存在する酸素をとり込み、ＷとＳｉ と酸素よ
りなる化合物ＷｘＳ＋ｙ０２が形成されると推定される
。この化合物の形成により、ｎ形Ｓ１界面上のＳｌＯ□
の存在による５ＢＤ−ＶＦ値のバラツキが抑制される。A schematic diagram of the principle of the method of the present invention is shown in FIG. As shown in FIG. 1, after W growth on n-type S1, 500 to 600
It is estimated that by annealing at a temperature of .degree. C., oxygen present at the interface between n-type Si and W is taken in, and a compound WxS+y02 consisting of W, Si, and oxygen is formed. By the formation of this compound, SlO□ on the n-type S1 interface
Variation in 5BD-VF values due to the presence of is suppressed.
なお、アニール処理を５００〜６００℃の範囲内の温度
で行うのは次の理由による。Note that the reason why the annealing treatment is performed at a temperature within the range of 500 to 600°C is as follows.
５００℃未満でアニール処理を行った場合、アニール処
理を行わない場合との効果の差異が余り変らないからで
ある。つまり、５００℃未満では未だ、ＳＢＤ−ＶＦｍ
のバラツキが大きいのである。This is because when the annealing treatment is performed at a temperature lower than 500° C., the difference in effect from the case where the annealing treatment is not performed is not much different. In other words, below 500℃, SBD-VFm
There is a large amount of variation.
一方、６００℃を超える温度でアニール処理を行った場
合、ＷとＳｉがシリサイド反応をおこし、バリヤーバイ
トの変化およびＳｉ の吸い上げが起ってし嘗う。On the other hand, when annealing is performed at a temperature exceeding 600°C, W and Si undergo a silicide reaction, resulting in a change in barrier bite and absorption of Si.
従って、本発明方法においては５００〜６００℃でアニ
ール工程を行う。Therefore, in the method of the present invention, the annealing step is performed at 500 to 600°C.
以下、図面を参照しつつ更に実施例により本発明を説明
する。Hereinafter, the present invention will be further explained by examples with reference to the drawings.
ｎ形シリコン基板１にＳＢＤガードリング２を形成し、
次いで絶縁膜３を形成する。絶縁膜としては、ＳｉＯ□
熱酸化膜、ＳｉＯ□あるいはＳｉ、Ｎ、の化学反応生成
膜等が用いられる。この絶縁膜３に、ホトレジストで写
真食刻し、電極コンタクト窓４を形成する。Forming an SBD guard ring 2 on an n-type silicon substrate 1,
Next, an insulating film 3 is formed. As the insulating film, SiO□
A thermal oxide film, SiO□, a film produced by a chemical reaction of Si, N, or the like is used. This insulating film 3 is photo-etched using photoresist to form an electrode contact window 4.
コンタクト窓４の形成後、ＷＦ６およびＳｉＨ４ガスを
用いＣＶＤ法によりＷを堆積し、２０００人に成長させ
コンタクトメタル層５を形成する。このコンタクトメタ
ル層の形成は、ＣＶＤ法に限らず、スパッター法でもあ
るいは蒸着法を用いてもよい。After forming the contact window 4, W is deposited by the CVD method using WF6 and SiH4 gases and grown to a thickness of 2000 to form the contact metal layer 5. The formation of this contact metal layer is not limited to the CVD method, but may also use a sputtering method or a vapor deposition method.
引き続き、Ｎ２ガス雰囲気中、ＰＴＡ （ラピッドサー
マルアニール）を用い、５５０℃の温度で３０秒間アニ
ールを行う。なおＮ２ガス雰囲気を採用するのは、Ｗの
表面が酸化されないためである。Subsequently, annealing is performed at a temperature of 550° C. for 30 seconds using PTA (Rapid Thermal Annealing) in an N2 gas atmosphere. Note that the reason why the N2 gas atmosphere is employed is that the surface of W is not oxidized.
また、アニールの雰囲気は、真空中で行うこともできる
。この真空中でアニールを行った場合、Ｗの成長、アニ
ールおよびその後のバリヤ層の形成が連続して行える利
点がある。Further, the annealing atmosphere can also be performed in a vacuum. When annealing is performed in a vacuum, there is an advantage that the growth of W, annealing, and subsequent formation of the barrier layer can be performed continuously.
アニール処理後、引き続き、ＰＶＤ法により窒化チタン
よりなるバリヤ層６を厚さ１０００人に堆積する。After the annealing treatment, a barrier layer 6 made of titanium nitride is subsequently deposited to a thickness of 1000 nm using the PVD method.
しかる後、アルミニウムをＰＶＤ法により厚さ１０００
０ Ａ堆積し、ＡＡ電極配線層７を形成する。After that, the aluminum was coated with a thickness of 1000 mm using the PVD method.
0 A is deposited to form an AA electrode wiring layer 7.
この配線材料は、ＡＩ！１００％のものでもあるいはＡ
ｊ２合金（例えばＡｎ−Ｃｕ、ＡＩ！−３ｉ）であって
もよい。This wiring material is AI! Even if it is 100% or A
j2 alloy (for example, An-Cu, AI!-3i).
Ａｊ２電極配線層を形成後、ホトリソグラフィープロセ
スを用いてＡｎ配線をパターニングし、ショットキーダ
イオード電極８を作成する。After forming the Aj2 electrode wiring layer, the An wiring is patterned using a photolithography process to create the Schottky diode electrode 8.
以上の実施例においてはＷのアニール工程後にバリヤ層
６を形成した。これは、上記、ｌがＳｉ基板に侵入する
のを防止するためである。In the above embodiments, the barrier layer 6 was formed after the W annealing process. This is to prevent the aforementioned l from entering the Si substrate.
従って、Ａｆが３１基板に侵入しない程度にコンタクト
メタル層５が厚い場合（第３図参照）、バリヤ層を省略
することも可能である。Therefore, if the contact metal layer 5 is thick enough to prevent Af from penetrating into the substrate 31 (see FIG. 3), the barrier layer can be omitted.
このバリヤ層を省略した工程を第３図に示す。FIG. 3 shows a process in which this barrier layer is omitted.
第３図中の符号は、第２図で説明した意味と同一である
。すなわち、第３図に示すように、シリコン基板１１．
： Ｓ Ｂ Ｄガードリング２を形成し、絶縁膜３を形
成する。次いでコンタクト窓４を形成する。窓形成後Ｐ
ＶＤ法にてＷを５０００人成長させコンタクトメタル層
５を形成する。つづいて真空中で５５０℃にて３０秒ア
ニールを行なう。連続してアルミニウムよりなる電極配
線層７をＰＶＤ法にて１００００Ａｌｆｆｌ長させる。The symbols in FIG. 3 have the same meanings as explained in FIG. 2. That is, as shown in FIG. 3, the silicon substrate 11.
: A SBD guard ring 2 is formed, and an insulating film 3 is formed. Next, a contact window 4 is formed. P after window formation
A contact metal layer 5 is formed by growing 5,000 layers of W using the VD method. Subsequently, annealing is performed at 550° C. for 30 seconds in a vacuum. A continuous electrode wiring layer 7 made of aluminum is made to have a length of 10,000 Alffl using the PVD method.
その後ＳＢＤ電極８を作成する。After that, the SBD electrode 8 is created.
本発明方法による効果を確Ｓ忍するため、５ＢＤ−ＶＦ
ウェハ内分布を測定した。その結果を第４図に示す。第
４図からも明らかなようにウェハ内の位置（ファセット
からの位置）にかへわらず、ＳＢＤ Ｖｐ値が従来方法
に比し安定しており、バラツキが極めて少ないことが分
かる。In order to ensure the effect of the method of the present invention, 5BD-VF
The distribution within the wafer was measured. The results are shown in FIG. As is clear from FIG. 4, regardless of the position within the wafer (position from the facet), the SBD Vp value is more stable than in the conventional method, and the variation is extremely small.
また、アニールの温度と５ＢＤ−ＶＦ値との関係を第５
図に示す。第５図から明らかなように本発明方法を実施
するアニール温度５００〜６００℃では他のアニール温
度処理の場合に比べ、５ＢＤ−ＶＦ値のバラツキが極め
て少なく安定していることか分かる。In addition, the relationship between the annealing temperature and the 5BD-VF value is
As shown in the figure. As is clear from FIG. 5, at the annealing temperature of 500 to 600 DEG C. at which the method of the present invention is carried out, the variation in the 5BD-VF value is extremely small and stable compared to other annealing temperature treatments.
以上説明したように本発明はシリコン基板上に絶縁膜を
形成し、該絶縁膜に電極コンタクト窓を形成し、誠意を
有する絶縁膜の表面にタングステンからなるコンタクト
メタル層を形成し、次いでアニール処理を施すように構
成したものであるかろ、ＳＢＤ素子を有する半導体装置
においてコンタクトメタルにＷを用いても５ＢＤ−ＶＦ
値を極めて安定化させる効果を奏する。従って本発明は
、ＬＳＩの製造の歩留り向上に大きく寄与するものであ
る。As explained above, the present invention forms an insulating film on a silicon substrate, forms an electrode contact window on the insulating film, forms a contact metal layer made of tungsten on the surface of the insulating film, and then performs an annealing process. Even if W is used for the contact metal in a semiconductor device having an SBD element, the 5BD-VF
It has the effect of extremely stabilizing the value. Therefore, the present invention greatly contributes to improving the yield of LSI manufacturing.
第１図は、本発明方法を示す原理図であり、第２図は、
本発明方法の一実施例を示す工程図であり、
第３図は本発明方法の他の実施例を示す工程図であり、
第４図は、本発明方法および従来方法による場合ノ５Ｂ
Ｄ−′Ｆウェハ内分布を示すグラフであり、第５図は、
アニール温度と５ＢＤ−Ｖ、との関係を示すグラフであ
る。
１・・・半導体基板、 ３・・・絶縁膜、４・・
・電極コンタクト窓、
５・・・コンタクトメタル層。FIG. 1 is a principle diagram showing the method of the present invention, and FIG. 2 is a diagram showing the principle of the method of the present invention.
FIG. 3 is a process diagram showing another embodiment of the method of the present invention; FIG.
FIG. 5 is a graph showing the distribution within the D-'F wafer.
It is a graph showing the relationship between annealing temperature and 5BD-V. 1... Semiconductor substrate, 3... Insulating film, 4...
- Electrode contact window, 5... Contact metal layer.
Claims (1)
電極コンタクト窓を形成し、 該窓を有する絶縁膜の表面にタングステンからなるコン
タクトメタル層を形成し、次いで５００〜６００℃の範
囲内の温度でアニール処理を施し、これにより、前記ｎ
形シリコン基板と前記コンタクトメタル層との接触によ
りショットキーバリアを形成するようにしたことを特徴
とする半導体装置の製造方法。[Claims] 1. Forming an insulating film on an n-type silicon substrate, forming an electrode contact window in the insulating film, and forming a contact metal layer made of tungsten on the surface of the insulating film having the window, Then, an annealing treatment is performed at a temperature in the range of 500 to 600°C, thereby the n
1. A method of manufacturing a semiconductor device, characterized in that a Schottky barrier is formed by contact between a shaped silicon substrate and the contact metal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1508990A JPH03222362A (en) | 1990-01-26 | 1990-01-26 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1508990A JPH03222362A (en) | 1990-01-26 | 1990-01-26 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222362A true JPH03222362A (en) | 1991-10-01 |
Family
ID=11879118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1508990A Pending JPH03222362A (en) | 1990-01-26 | 1990-01-26 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222362A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567647A (en) * | 1993-12-07 | 1996-10-22 | Nec Corporation | Method for fabricating a gate electrode structure of compound semiconductor device |
-
1990
- 1990-01-26 JP JP1508990A patent/JPH03222362A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567647A (en) * | 1993-12-07 | 1996-10-22 | Nec Corporation | Method for fabricating a gate electrode structure of compound semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
| JPH02230739A (en) | Method of applying fire-resistant metal | |
| JPH0714064B2 (en) | Method for passivating the surface of a compound semiconductor | |
| JPS62123716A (en) | Manufacture of semiconductor device | |
| JPH01165172A (en) | Manufacture of thin film transistor | |
| US5382808A (en) | Metal boride ohmic contact on diamond and method for making same | |
| JP4100070B2 (en) | Manufacturing method of semiconductor device | |
| JPH02228042A (en) | Manufacture of thin film semiconductor device | |
| JPH03222362A (en) | Manufacture of semiconductor device | |
| JP3959203B2 (en) | Manufacturing method of semiconductor device | |
| JPS63119576A (en) | Thin film transistor | |
| JPH0359580B2 (en) | ||
| JP3261444B2 (en) | Manufacturing method of semiconductor thin film | |
| JP2003197636A (en) | Thin film semiconductor element and its manufacturing method | |
| JPS6344725A (en) | Manufacture of semiconductor device | |
| JPH0283920A (en) | Manufacture of semiconductor device | |
| JPS62124736A (en) | Silicon thin-film and manufacture thereof | |
| JPH02181918A (en) | Manufacture of semiconductor device | |
| JPS61135156A (en) | Semiconductor device and manufacture thereof | |
| JP2650972B2 (en) | Method for manufacturing semiconductor device | |
| JPH05206054A (en) | Al contact structure and manufacture thereof | |
| JPH03133129A (en) | Manufacture of semiconductor device | |
| JPS63283064A (en) | Formation of polycide pattern | |
| JPH0336734A (en) | Manufacture of semiconductor device | |
| JP2001267268A (en) | Method for forming semiconductor silicide film |