JPH03215165A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH03215165A JPH03215165A JP879690A JP879690A JPH03215165A JP H03215165 A JPH03215165 A JP H03215165A JP 879690 A JP879690 A JP 879690A JP 879690 A JP879690 A JP 879690A JP H03215165 A JPH03215165 A JP H03215165A
- Authority
- JP
- Japan
- Prior art keywords
- average
- circuit
- current
- converter section
- current level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000012935 Averaging Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009499 grossing Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は過電流検出を行うスイッチング電源回路に関す
る． 〔従来の技術〕 従来のスイッチング電源回路は、第３図に示すように、
スイッチング素子９，トランス１０，コンデンサｌｌａ
を含む整流平滑回路１１，出力電圧制御回路１２を有す
るコンバータ部と、電流検出回路１，基準電源１０３，
比較器１０４，フリップフロップ１４０，ＡＮＤゲート
１０８を有する過電流検出部とから楕成されているもの
がある。
る． 〔従来の技術〕 従来のスイッチング電源回路は、第３図に示すように、
スイッチング素子９，トランス１０，コンデンサｌｌａ
を含む整流平滑回路１１，出力電圧制御回路１２を有す
るコンバータ部と、電流検出回路１，基準電源１０３，
比較器１０４，フリップフロップ１４０，ＡＮＤゲート
１０８を有する過電流検出部とから楕成されているもの
がある。
本スイッチング電源回路の過電流検出方法は、各スイッ
チングサイクルごとにコンバータ部の一次側を流れる電
流を電流検出回路１で対応するアナログ電圧信号に変換
し、この信号の電圧値を基準電源１０３の基準電圧値と
比較器１０４により比較し、基準電圧値より大きければ
過電流状態と認識して過電流検出信号をフリップフロッ
プ１４０に格納し、ＡＮＤゲート１０８を介して出力電
圧制御回路１２からのパルス幅が制御された出力電圧制
御信号をゲートしスイッチング素子９のスイッチングを
停止させる方法である． 〔発明が解決しようとする課題〕 上述した従来のスイッチング電源回路は、各スイッチン
グサイクルごとの電流を基準値と比較し過電流を検出し
ているので、パルス負荷のような出力電流の最大値に比
べて平均値が大幅に低い負荷を接続する場合、コンバー
タ部の使用部品の熱的条件からは出力電流の平均値で設
計しても十分であるにもかかわらず、出力電流の最大値
でコンバータ部を設計するか、出力電流の平均値でコン
バータ部を設計し出力電流の最大値までとれるように整
流平滑回路のコンデンサの容量を大きくしなければなら
ないという欠点がある． 〔譚題を解決するための手段〕 本発明のスイッチング電源回路は、入力電力をスイッチ
ングし所定の出力を負荷に供給するコンバータ部と、前
記コンバータ部のスイッチングのサイクルごとの入力電
流を検出し電流レベルに対応するディジタルの検出デー
タに変換する電流検出変換手段と、前記検出データが入
力されるごとに先行して入力された所定サイクル数分の
検出データとともにその平均値を演算し平均検出データ
として出力するシフト平均手段と、前記電流検出変換手
段からの前記検出データを前記コンバータ部の最大許容
電流レベルに対応する最大基準データと比較する第１の
比較手段と、前記シフト平均手段からの前記平均検出デ
ータを前記コンバータ部の平均許容電流レベルに対応す
る平均基準データと比較する第２の比較手段と、前記第
１の比較手段の第１の比較結果と前記第２の比較手段の
第２の比較結果とにより前記コンバータ部のスイツチン
グのオン時間の制御を行なうスイッチング制御手段とを
備えている。
チングサイクルごとにコンバータ部の一次側を流れる電
流を電流検出回路１で対応するアナログ電圧信号に変換
し、この信号の電圧値を基準電源１０３の基準電圧値と
比較器１０４により比較し、基準電圧値より大きければ
過電流状態と認識して過電流検出信号をフリップフロッ
プ１４０に格納し、ＡＮＤゲート１０８を介して出力電
圧制御回路１２からのパルス幅が制御された出力電圧制
御信号をゲートしスイッチング素子９のスイッチングを
停止させる方法である． 〔発明が解決しようとする課題〕 上述した従来のスイッチング電源回路は、各スイッチン
グサイクルごとの電流を基準値と比較し過電流を検出し
ているので、パルス負荷のような出力電流の最大値に比
べて平均値が大幅に低い負荷を接続する場合、コンバー
タ部の使用部品の熱的条件からは出力電流の平均値で設
計しても十分であるにもかかわらず、出力電流の最大値
でコンバータ部を設計するか、出力電流の平均値でコン
バータ部を設計し出力電流の最大値までとれるように整
流平滑回路のコンデンサの容量を大きくしなければなら
ないという欠点がある． 〔譚題を解決するための手段〕 本発明のスイッチング電源回路は、入力電力をスイッチ
ングし所定の出力を負荷に供給するコンバータ部と、前
記コンバータ部のスイッチングのサイクルごとの入力電
流を検出し電流レベルに対応するディジタルの検出デー
タに変換する電流検出変換手段と、前記検出データが入
力されるごとに先行して入力された所定サイクル数分の
検出データとともにその平均値を演算し平均検出データ
として出力するシフト平均手段と、前記電流検出変換手
段からの前記検出データを前記コンバータ部の最大許容
電流レベルに対応する最大基準データと比較する第１の
比較手段と、前記シフト平均手段からの前記平均検出デ
ータを前記コンバータ部の平均許容電流レベルに対応す
る平均基準データと比較する第２の比較手段と、前記第
１の比較手段の第１の比較結果と前記第２の比較手段の
第２の比較結果とにより前記コンバータ部のスイツチン
グのオン時間の制御を行なうスイッチング制御手段とを
備えている。
次に図面を参照して本発明を詳細に説明する．第１図は
本発明の一実施例を示すブロック図である．本例のスイ
ッチング電源回路は、スイッチング素子９，トランス１
０，コンデンサｌｌａを含む整流平滑回路１ｌ及び出力
電圧制御回路１２を有するコンバータ部と、電流検出回
路１ ， Ａ／Ｄ変換器２，最大基準データ回路３，比
較器４，シフト平均回路５，比較器６，平均基準データ
回路７及びＡＮＤゲート８を有する過電流検出部とから
横成されており、入力側に入力電源２０が接続され、出
力側に負荷２ｌが接続されている．次に動作を説明する
。第２図はパルス負荷に対するコンバータ部をながれる
電流を示す図である。
本発明の一実施例を示すブロック図である．本例のスイ
ッチング電源回路は、スイッチング素子９，トランス１
０，コンデンサｌｌａを含む整流平滑回路１ｌ及び出力
電圧制御回路１２を有するコンバータ部と、電流検出回
路１ ， Ａ／Ｄ変換器２，最大基準データ回路３，比
較器４，シフト平均回路５，比較器６，平均基準データ
回路７及びＡＮＤゲート８を有する過電流検出部とから
横成されており、入力側に入力電源２０が接続され、出
力側に負荷２ｌが接続されている．次に動作を説明する
。第２図はパルス負荷に対するコンバータ部をながれる
電流を示す図である。
コンバータ部は、入力電源２０からの入力電力をスイッ
チングし所定電圧の出力を負荷２１に供給する。この詳
細動作は適切な周知の方法により行うことができる。
チングし所定電圧の出力を負荷２１に供給する。この詳
細動作は適切な周知の方法により行うことができる。
電流検出回路１は、コンバータ部の一次側の電流を検出
し電流レベルに対応する電圧レベルのアナログ信号を発
生し、Ａ／Ｄ変換器２が、この信号をディジタルの検出
データに変換し、比較器４及びシフト平均回路５に出力
する。
し電流レベルに対応する電圧レベルのアナログ信号を発
生し、Ａ／Ｄ変換器２が、この信号をディジタルの検出
データに変換し、比較器４及びシフト平均回路５に出力
する。
シフト平均回路５は、入力された検出データをシフトし
ながら所定数分格納し、格納された検出データの平均値
を演算し平均検出データとして比較器６に出力する． 最大基準データ回路３には、コンバータ部の使用部品の
絶対最大定格に基づく最大許容電流レベル（Ｉｍ）に対
応するデイジタルの最大基準データが格納されている．
比較器４は、この最大基準データとＡ／Ｄ変換器２から
の検出データとを比較し、検出データの方が大きい場合
は論理“０”の比較結果を出力し、小さい場合は論理“
１”の比較結果を出力する． 平均基準データ回路７には、コンバータ部の使用部品の
連続定格に基づく平均許容電流レベル（Ｉａ）に対応す
るディジタルの平均基準データが格納されている．比較
器６は、この平均基準データとシフト平均回路５からの
平均検出データとを比較し、平均検出データの方が大き
い場合は論理“０”の比較結果を出力し、小さい場合は
論理“１”の比較結果を出力する． ＡＮＤゲート８は、比較器４からの比較結果と比較器６
からの比較結果と出力制御回路１２からの出力制御信号
との論理積演算を行い、演算結果に従ってスイッチング
素子９を［１）Ｌスイッチングのオン時間を制御する． 比較器４及び比較器６の比較結果がともに論理“１″の
場合は、スイッチング素子９は、出力制御回路１２から
の出力制御信号（出力電圧が所定値より高ければパルス
幅が短かくなり、低ければ長くなる）に従って駆動され
、コンバータ部の出力電圧が所定の値に設定される。
ながら所定数分格納し、格納された検出データの平均値
を演算し平均検出データとして比較器６に出力する． 最大基準データ回路３には、コンバータ部の使用部品の
絶対最大定格に基づく最大許容電流レベル（Ｉｍ）に対
応するデイジタルの最大基準データが格納されている．
比較器４は、この最大基準データとＡ／Ｄ変換器２から
の検出データとを比較し、検出データの方が大きい場合
は論理“０”の比較結果を出力し、小さい場合は論理“
１”の比較結果を出力する． 平均基準データ回路７には、コンバータ部の使用部品の
連続定格に基づく平均許容電流レベル（Ｉａ）に対応す
るディジタルの平均基準データが格納されている．比較
器６は、この平均基準データとシフト平均回路５からの
平均検出データとを比較し、平均検出データの方が大き
い場合は論理“０”の比較結果を出力し、小さい場合は
論理“１”の比較結果を出力する． ＡＮＤゲート８は、比較器４からの比較結果と比較器６
からの比較結果と出力制御回路１２からの出力制御信号
との論理積演算を行い、演算結果に従ってスイッチング
素子９を［１）Ｌスイッチングのオン時間を制御する． 比較器４及び比較器６の比較結果がともに論理“１″の
場合は、スイッチング素子９は、出力制御回路１２から
の出力制御信号（出力電圧が所定値より高ければパルス
幅が短かくなり、低ければ長くなる）に従って駆動され
、コンバータ部の出力電圧が所定の値に設定される。
比較器４または比較器６のいずれかの比較結果が論理゛
０”になると、ＡＮＤゲート８は、過電流状態であるこ
とを認識し、スイッチング素子９の駆動を停止しコンバ
ータ部の電流の流れ過ぎを防止する． なお、Ａ／Ｄ変換器２からシフト平均回路５に入力され
る検出データは、連続するサイクルごとではなく、所定
サイクルおきにサンプリングすることも可能である． 〔発明の効果〕 以上説明したように本発明は、各サイクルにコンバータ
部を流れる電流のレベルと最大許容レベルと比較し、所
定サイクル単位にシフト平均した電流レベルと平均許容
電流レベルと比較し、両方の比較結果に基づいてコンバ
ータ部のスイッチング時間を制御することにより、出力
電流がパルス状に変化する負荷が接続される場合も、出
力電流の平均値でコンバータ設計ができ、コンデンサの
容量も小さくすることができる．
０”になると、ＡＮＤゲート８は、過電流状態であるこ
とを認識し、スイッチング素子９の駆動を停止しコンバ
ータ部の電流の流れ過ぎを防止する． なお、Ａ／Ｄ変換器２からシフト平均回路５に入力され
る検出データは、連続するサイクルごとではなく、所定
サイクルおきにサンプリングすることも可能である． 〔発明の効果〕 以上説明したように本発明は、各サイクルにコンバータ
部を流れる電流のレベルと最大許容レベルと比較し、所
定サイクル単位にシフト平均した電流レベルと平均許容
電流レベルと比較し、両方の比較結果に基づいてコンバ
ータ部のスイッチング時間を制御することにより、出力
電流がパルス状に変化する負荷が接続される場合も、出
力電流の平均値でコンバータ設計ができ、コンデンサの
容量も小さくすることができる．
第１図は本発明の一実施例を示すブロック図である。第
２図はパルス負荷に対するコンバータをながれる電流を
示す図、第３図は従来のスイッチング電源回路を示すブ
ロック図である．１・・・電流検出回路、２・・・Ａ／
Ｄ変換器、３・・・最大基準データ回路、４・・・比較
器、５・・・シフト平均回路、６・・・比較器、７・・
・平均基準データ回路、８・・・ＡＮＤゲート、９・・
・スイッチング素子、１０・・・トランス、１１・・・
整流平滑回路、ｌｌａ・・・コンデンサ、１２・・・出
力電圧制御回路、
２図はパルス負荷に対するコンバータをながれる電流を
示す図、第３図は従来のスイッチング電源回路を示すブ
ロック図である．１・・・電流検出回路、２・・・Ａ／
Ｄ変換器、３・・・最大基準データ回路、４・・・比較
器、５・・・シフト平均回路、６・・・比較器、７・・
・平均基準データ回路、８・・・ＡＮＤゲート、９・・
・スイッチング素子、１０・・・トランス、１１・・・
整流平滑回路、ｌｌａ・・・コンデンサ、１２・・・出
力電圧制御回路、
Claims (1)
- 入力電力をスイッチングし所定の出力を負荷に供給す
るコンバータ部と、前記コンバータ部のスイッチングの
サイクルごとの入力電流を検出し電流レベルに対応する
ディジタルの検出データに変換する電流検出変換手段と
、前記検出データが入力されるごとに先行して入力され
た所定サイクル数分の検出データとともにその平均値を
演算し平均検出データとして出力するシフト平均手段と
、前記電流検出変換手段からの前記検出データを前記コ
ンバータ部の最大許容電流レベルに対応する最大基準デ
ータと比較する第１の比較手段と、前記シフト平均手段
からの前記平均検出データを前記コンバータ部の平均許
容電流レベルに対応する平均基準データと比較する第２
の比較手段と、前記第１の比較手段の第１の比較結果と
前記第２の比較手段の第２の比較結果とにより前記コン
バータ部のスイッチングのオン時間の制御を行なうスイ
ッチング制御手段とを備えることを特徴とするスイッチ
ング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP879690A JPH03215165A (ja) | 1990-01-17 | 1990-01-17 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP879690A JPH03215165A (ja) | 1990-01-17 | 1990-01-17 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03215165A true JPH03215165A (ja) | 1991-09-20 |
Family
ID=11702832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP879690A Pending JPH03215165A (ja) | 1990-01-17 | 1990-01-17 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03215165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182887A (ja) * | 2002-07-10 | 2008-08-07 | Marvell World Trade Ltd | 出力レギュレータ |
-
1990
- 1990-01-17 JP JP879690A patent/JPH03215165A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182887A (ja) * | 2002-07-10 | 2008-08-07 | Marvell World Trade Ltd | 出力レギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191964B1 (en) | Circuit and method for controlling a synchronous rectifier converter | |
| US5654591A (en) | Uninterruptible power supply with passing neutral, comprising a twin step-up chopper | |
| US4597037A (en) | Control system for a voltage-type inverter | |
| US5436819A (en) | Apparatus for and method of compensating for an output voltage error in an inverter output | |
| JP4743116B2 (ja) | Ｐｗｍサイクロコンバータ | |
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| EP1146620A2 (en) | Driving method of semiconductor switching device and power supply apparatus operated according to said method | |
| EP3054576B1 (en) | Rectification device | |
| CN114113994A (zh) | 功率开关故障检测方法及其检测电路 | |
| US6317339B1 (en) | Method of controlling electric power supply apparatus with electric power converter circuit | |
| JP2003309975A (ja) | Ｐｗｍサイクロコンバータ及びその制御方法 | |
| JPH03215165A (ja) | スイッチング電源回路 | |
| US11984816B2 (en) | Power conversion device and press apparatus | |
| WO2021014803A1 (ja) | 電源回生コンバータ及びその処理方法 | |
| KR20060023221A (ko) | 브릿지리스 역률개선회로 | |
| JP3746226B2 (ja) | 共振形ｄｃ−ｄｃコンバータの制御装置 | |
| WO2022254746A1 (ja) | 電力変換装置 | |
| JP3978902B2 (ja) | オゾン発生管短絡検出回路 | |
| JP4721824B2 (ja) | 同期整流型コンバータ | |
| JP4125689B2 (ja) | 誘導加熱用インバータの制御方法および装置 | |
| JP4349068B2 (ja) | マトリクスコンバータシステム | |
| JP4264782B2 (ja) | 電圧検出装置 | |
| JP4144942B2 (ja) | Ｐｗｍコンバータの電源電圧推定装置 | |
| KR100313992B1 (ko) | 인버터구동제어회로 | |
| JPH04222464A (ja) | Ｐｗｍインバータの制御装置 |