JPH03212018A - Driver circuit with i/o switch - Google Patents
Driver circuit with i/o switchInfo
- Publication number
- JPH03212018A JPH03212018A JP764590A JP764590A JPH03212018A JP H03212018 A JPH03212018 A JP H03212018A JP 764590 A JP764590 A JP 764590A JP 764590 A JP764590 A JP 764590A JP H03212018 A JPH03212018 A JP H03212018A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching signal
- output voltage
- current source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、負荷を所定の電圧レベルで駆動するドライ
バ回路と、入力時にそのドライバ回路をDUTから切り
離すためのI/Oスイッチ回路とを一体化した回路につ
いてのものである。[Detailed Description of the Invention] [Field of Industrial Application] This invention integrates a driver circuit that drives a load at a predetermined voltage level and an I/O switch circuit that disconnects the driver circuit from a DUT at the time of input. This is about a circuit that has been converted into a circuit.
[従来の技術]
次に、従来技術によるドライバ回路とI/Oスイッチ回
路の構成を第2図により説明する。[Prior Art] Next, the configurations of a driver circuit and an I/O switch circuit according to the prior art will be explained with reference to FIG.
第2図の基準な源11、トランジスタ12A・12B、
抵抗13、電流源14Aでドライバ回路を構成し、電流
源14B・14C、トランジスタ15A〜15D、ダイ
オードブリッジ16、負荷抵抗17でI/Oスイッチ回
路を構成している。The reference source 11 in FIG. 2, transistors 12A and 12B,
The resistor 13 and current source 14A constitute a driver circuit, and the current sources 14B and 14C, transistors 15A to 15D, diode bridge 16, and load resistor 17 constitute an I/O switch circuit.
基準電源11は「トI」のときV。1、rLJのときV
OLを負荷抵抗17に与えるために、2・volIに設
定される。The reference power supply 11 is V when "I". 1. When rLJ, V
In order to apply OL to the load resistor 17, it is set to 2·volI.
電流源14Aは、差動トランジスタ対12A・12Bの
制御で負荷抵抗17に2・ (VOHVOL/Ro)の
電流を供給する。The current source 14A supplies a current of 2·(VOHVOL/Ro) to the load resistor 17 under the control of the differential transistor pair 12A and 12B.
抵抗13はドライバ回路の出力インピーダンスを決定す
る抵抗であり、抵抗値をROとする。The resistor 13 is a resistor that determines the output impedance of the driver circuit, and has a resistance value of RO.
16はダイオード・ブリッジで、電流源14Bと電流源
14Gはダイオード・ブリッジ16に電流■。を流し、
トランジスタ15A〜15Dはダイオード・ブリッジに
流4しる電流を切り換えるトランジスタスイッチである
。16 is a diode bridge, and current sources 14B and 14G supply current to the diode bridge 16. flowing,
Transistors 15A-15D are transistor switches that switch the current flowing through the diode bridge.
負荷抵抗17の抵抗値はRLとする。The resistance value of the load resistor 17 is assumed to be RL.
次に、第2図のタイムチャートを第4図により説明する
。Next, the time chart of FIG. 2 will be explained with reference to FIG. 4.
第4図アは入出力モード切換信号I/Oの波形図であり
、差動信号としてトランジスタ15A〜15Dのベース
に与えられる。FIG. 4A is a waveform diagram of the input/output mode switching signal I/O, which is applied as a differential signal to the bases of transistors 15A to 15D.
したがって、トランジスタ15A・15B、15G・1
5Dは、差動スイッチとなり電流源14B・14Cの電
流を制御する。Therefore, transistors 15A and 15B, 15G and 1
5D serves as a differential switch and controls the currents of current sources 14B and 14C.
第4図イは、トランジスタ15A・15Gがオンの場合
のコレクタ電流波形図である。トランジスタ15A・1
5Cがオンになると、電流源14B・14Gの電流はダ
イオード・ブリッジ16を流わず、ダイオードスイッチ
16はオフとなり、8力端子は■モードのハイ・インピ
ーダンス状態となる。FIG. 4A is a collector current waveform diagram when the transistors 15A and 15G are on. Transistor 15A・1
When 5C is turned on, the currents of the current sources 14B and 14G do not flow through the diode bridge 16, the diode switch 16 is turned off, and the 8-power terminal becomes a high impedance state in mode ■.
第4図つは、トランジスタ15B・15Dがオンの場合
のコレクタの電流波形図であり、ダイオード・ブリッジ
16はオンとなり、出力端子はOモードとなってドライ
バ回路と接続される。FIG. 4 is a collector current waveform diagram when the transistors 15B and 15D are on, the diode bridge 16 is on, and the output terminal is in O mode and connected to the driver circuit.
第4図工は、出力電圧切換信号H/Lの波形図であり、
差動信号としてトランジスタ12A・12Bのベースに
与えられる。Figure 4 is a waveform diagram of the output voltage switching signal H/L,
It is applied as a differential signal to the bases of transistors 12A and 12B.
したがってトランジスタ12A・12Bは差動スイッチ
となり、電流源14Aの電流を切り換える。Therefore, transistors 12A and 12B act as differential switches and switch the current of current source 14A.
第4図才はトランジスタ12Bの波形図であり、トラン
ジスタ12Bがオフのときは出力端子に電流源14Aの
影響はなくなるので、I/Oスイッチ部が○モードのと
きは、出力電圧■。は2・VOI(・Rt / (Ro
+ Ri、 )となる。Figure 4 shows a waveform diagram of the transistor 12B. When the transistor 12B is off, the output terminal is not affected by the current source 14A, so when the I/O switch section is in the O mode, the output voltage is ■. is 2・VOI(・Rt / (Ro
+ Ri, ).
第4図力は、出力電圧V。の波形図であり、トランジス
タ12I3がオンの場合、電流[14Aの引込電流がす
べてトランジスタ12Bを流れるので、I/Oスイッチ
部がOモードのときは、出力電圧V。は2 ・Vat、
−Rt、 / (Ro + RL )となる。The fourth diagram shows the output voltage V. When the transistor 12I3 is on, all the current [14A drawn in] flows through the transistor 12B, so when the I/O switch section is in O mode, the output voltage V. is 2 ・Vat,
-Rt, / (Ro + RL).
なお、通常はRO=RLに設定するので、出力電圧■。Note that since RO is normally set to RL, the output voltage is ■.
はそれぞれV。HとVOLとなる。are each V. It becomes H and VOL.
また、第4図力の点線部分の波形は、ダイオードスイッ
チ16がオフとなり、出力端子が■モードのハイ・イン
ピーダンス状態にあることを示す。Furthermore, the waveform shown by the dotted line in the fourth diagram indicates that the diode switch 16 is turned off and the output terminal is in the high impedance state of mode ■.
[発明が解決しようとする課題]
第2図の従来回路では、電流源を3個用いているが、I
Cテスタなどで高速化や小型化を図る場合には、回路を
高密度実装したり、消費電力を少なくしたりすることが
要望されている。[Problem to be solved by the invention] The conventional circuit shown in FIG. 2 uses three current sources, but the I
In order to increase the speed and reduce the size of C testers and the like, there is a demand for high-density packaging of circuits and reduction of power consumption.
この発明は、 ドライバ回路とI/Oスイッチ回路を一
体化することにより、電流源の数を減らした回路の提供
を目的とする。An object of the present invention is to provide a circuit in which the number of current sources is reduced by integrating a driver circuit and an I/O switch circuit.
[課題を解決するための手段]
この目的を達成するために、この発明では、出力電圧が
「11」のときV。11、出力電圧が「L」のときVO
Lに対し、電圧(V on + V oi、)が設定さ
れる基準電源1と、負荷抵抗6の抵抗値がROのとき、
電流(VORVat、) / Roを供給する第1の電
流源2Aと第2の電流源2Bと、第1の電流源2Aと基
準電源1の間に接続され、入出力モード切換信号I/O
が供給される第1のトランジスタ3Aと、基準電源1と
第2の電流源2Bの間に接続され、入出力モード切換信
号I/Oが供給される第2のトランジスタ3Dと、第1
の電流源2Aと基準電源1の開に接続され、出力電圧切
換信号H/Lが供給される第3のトランジスタ3Bと、
基準電源1と第2の電流源2Bの間に接続され、出力電
圧切換信号H/Lが供給される第゛4のトランジスタ3
Eと、第1の電流源2Aとダイオード・ブリッジ4の間
に接続され、出力電圧切換信号H/Lが供給される第5
のトランジスタ3Cと、ダイオード・ブリッジ4と第2
の電流源2Bの間に接続され、出力電圧切換信号H/L
が供給される第6のトランジスタ3Eと、基準電源1と
ダイオード・ブリッジ4の間に接続される抵抗5とを備
え、入出力モード切換信号I/Oの振幅を出力電圧切換
信号H/Lよりも大きくし、出力電圧切換信号H/Lは
、第3のトランジスタ3Bと第6のトランジスタ3E、
第5のトランジスタ3Cと第5のトランジスタ3Fに対
しそれぞれ同相で供給され、第3のトランジスタ3Bと
第6のトランジスタ3E、第5のトランジスタ3Cと第
5のトランジスタ3F間は逆相で供給される。[Means for Solving the Problem] In order to achieve this object, in the present invention, when the output voltage is "11", V. 11. When the output voltage is “L”, VO
When the resistance value of the reference power supply 1 where the voltage (V on + V oi,) is set with respect to L and the resistance value of the load resistor 6 is RO,
A first current source 2A and a second current source 2B that supply the current (VORVat, )/Ro are connected between the first current source 2A and the reference power source 1, and the input/output mode switching signal I/O
, a second transistor 3D connected between the reference power supply 1 and the second current source 2B and supplied with the input/output mode switching signal I/O;
a third transistor 3B connected to the current source 2A and the reference power source 1 and supplied with the output voltage switching signal H/L;
A fourth transistor 3 connected between the reference power source 1 and the second current source 2B and supplied with the output voltage switching signal H/L.
E, and a fifth current source connected between the first current source 2A and the diode bridge 4 and supplied with the output voltage switching signal H/L.
transistor 3C, diode bridge 4 and second
is connected between the current source 2B of the output voltage switching signal H/L.
and a resistor 5 connected between the reference power supply 1 and the diode bridge 4, the amplitude of the input/output mode switching signal I/O is determined from the output voltage switching signal H/L. is also increased, and the output voltage switching signal H/L is set to the third transistor 3B, the sixth transistor 3E,
The fifth transistor 3C and the fifth transistor 3F are supplied with the same phase, and the third transistor 3B and the sixth transistor 3E, and the fifth transistor 3C and the fifth transistor 3F are supplied with the opposite phase. .
次に、この発明によるI/Oスイッチつきドライバ回路
の構成を第1図により説明する。Next, the configuration of a driver circuit with an I/O switch according to the present invention will be explained with reference to FIG.
第1図の1は基準電源、2Aと2Bは電流源、3八〜3
Fはトランジスタ、4はダイオード・ブリッジ、5は基
準電[1とダイオード・ブリッジ4の間に接続される抵
抗、6は負荷抵抗である。1 in Figure 1 is a reference power supply, 2A and 2B are current sources, 38-3
F is a transistor, 4 is a diode bridge, 5 is a resistor connected between the reference voltage [1] and the diode bridge 4, and 6 is a load resistance.
出力電圧が「H」のときV。II、出力電圧が「L」の
ときVOLに対し、電圧(V OH+ V、ot、)が
基準電源1に設定され、電流源2A・2Bの電流は、(
VaHVOL)/ROに設定される。V when the output voltage is "H". II. When the output voltage is "L", the voltage (V OH + V, ot,) is set to the reference power supply 1 with respect to VOL, and the currents of the current sources 2A and 2B are (
VaHVOL)/RO.
トランジスタ3A〜3C13D〜3Fは、2個の共通エ
ミッタ差動スイッチを構成し、3B・3C13E・3F
の各ベースには出力電圧切換信号H/ Lが与えられる
。この信号は、トランジスタ3B・3Eと、トランジス
タ3C・3Fにはそれぞれ同相で供給され、トランジス
タ3B・3Eとトランジスタ3C・3F間は逆相で供給
される。Transistors 3A to 3C13D to 3F constitute two common emitter differential switches, and 3B, 3C13E, and 3F
An output voltage switching signal H/L is applied to each base. This signal is supplied to the transistors 3B and 3E and the transistors 3C and 3F in the same phase, and is supplied in the opposite phase between the transistors 3B and 3E and the transistors 3C and 3F.
また、トランジスタ3A・3Dのベースには互いに逆相
の入出力モード切換信号I/Oが与えられる。Furthermore, input/output mode switching signals I/O having mutually opposite phases are applied to the bases of the transistors 3A and 3D.
なお、入出力モード切換信号■/○の振幅は、出力電圧
切換信号H/Lより大きくする。Note that the amplitude of the input/output mode switching signal ■/○ is made larger than the output voltage switching signal H/L.
ダイオードブリッジ4と抵抗5、負荷抵抗6は、第2図
のダイオードブリッジ16と抵抗13、負荷抵抗17と
同じ構成のものである。The diode bridge 4, resistor 5, and load resistor 6 have the same configuration as the diode bridge 16, resistor 13, and load resistor 17 shown in FIG.
[作用コ
次に、第1図のタイムチャートを第3図により説明する
。[Operation] Next, the time chart of FIG. 1 will be explained with reference to FIG. 3.
第3図アは入出力モード切換信号I/Oの波形図である
。FIG. 3A is a waveform diagram of the input/output mode switching signal I/O.
第3図イはトランジスタ3Aのコレクタ電流波形図であ
り、第3図つはトランジスタ3Dのコレクタ電流波形図
である。■モードのときのトランジスタ3A・3Dのコ
レクタ電流は、
(V。)I−VOL)/ROになる。FIG. 3A is a collector current waveform diagram of the transistor 3A, and FIG. 3 is a collector current waveform diagram of the transistor 3D. The collector current of transistors 3A and 3D in the ■ mode is (V.)I-VOL)/RO.
第3図工は出力電圧切換信号H/Lの波形図である。Figure 3 is a waveform diagram of the output voltage switching signal H/L.
第3図才はトランジスタ3Cのコレクタ電流波形図であ
り、第3図力はトランジスタ3Fのコレクタ電流波形図
である6 トランジスタ3C・3Fのコレクタ電流は、
(V on V at) / Roになる。Figure 3 is a collector current waveform diagram of transistor 3C, and Figure 3 is a collector current waveform diagram of transistor 3F.6 The collector currents of transistors 3C and 3F are:
(V on Vat) / becomes Ro.
第3図キは出力電圧V。の波形図である。Figure 3 K is the output voltage V. FIG.
第3図アの入出力モード切換信号I/Oの振幅は、第3
図工の出力電圧切換信号H/Lの振幅より大きいので、
トランジスタ3A・3Dがオンの場合、電流源2人・2
Bの電流はすべてトランジスタ3A・3Dを流れ、トラ
ンジスタ3B・3C・3E・3Fはオフとなる。The amplitude of the input/output mode switching signal I/O in Figure 3A is
Since it is larger than the amplitude of the output voltage switching signal H/L of the craft,
When transistors 3A and 3D are on, current sources 2 and 2
All current of B flows through transistors 3A and 3D, and transistors 3B, 3C, 3E, and 3F are turned off.
したがって、ダイオード・ブリッジ4もオフとなり、第
3図キの点線の部分に示すように出力端子はハイ・イン
ピーダンス状態となる。Therefore, the diode bridge 4 is also turned off, and the output terminal becomes a high impedance state as shown by the dotted line in FIG. 3G.
トランジスタ3A・3Dがオフの場合、トランジスタ3
B・3C・3E・3Fのオンオフは出力電圧切換信号H
/Lで決定される。When transistors 3A and 3D are off, transistor 3
B, 3C, 3E, and 3F are turned on and off using the output voltage switching signal H.
/L.
トランジスタ3B・3Fがオンならば、電流源2Aの電
流は、トランジスタ3Bから基準電源1に流れ込み、負
荷抵抗6には流れない。If the transistors 3B and 3F are on, the current from the current source 2A flows from the transistor 3B to the reference power supply 1 and does not flow to the load resistor 6.
電流源2Bの引込電流は、すべてトランジスタ3Fから
抵抗5と負荷抵抗6に供給され、出力電圧Vo は、
2 ・RL / (RO+ RL ) ・Vat、と
なる。All the current drawn by the current source 2B is supplied from the transistor 3F to the resistor 5 and the load resistor 6, and the output voltage Vo is
2・RL/(RO+RL)・Vat.
トランジスタ3C・3Eがオンの場合は、電流源2Aの
電流はトランジスタ3Cから抵抗5と負荷抵抗6に分流
する。When the transistors 3C and 3E are on, the current of the current source 2A is shunted from the transistor 3C to the resistor 5 and the load resistor 6.
電流源2Bの引込電流はトランジスタ3E経由で基準電
源1から供給され、負荷抵抗6には流れない。The current drawn by the current source 2B is supplied from the reference power supply 1 via the transistor 3E, and does not flow through the load resistor 6.
このときの出力電圧■。は、 2・RL / (RO+RL ) ・Vooとなる。Output voltage at this time■. teeth, 2・RL / (RO+RL ) ・Voo.
なお、通常は出力整合のため、Ro=RLに設定するの
で、出力電圧はr I−I Jのときvoll、「L」
のとき■。、となる。Note that normally, Ro=RL is set for output matching, so the output voltage is vol, "L" when r I-I J.
When ■. , becomes.
[発明の効果コ
この発明によれば、ドライバ回路とI/Oスイッチ回路
を一体化しているので、従来回路に比べ電流源の数を減
らすことができる。[Effects of the Invention] According to the present invention, since the driver circuit and the I/O switch circuit are integrated, the number of current sources can be reduced compared to the conventional circuit.
第1図はこの発明によるI/Oスイッチつきドライバ回
路の構成図、第2図は従来技術によるドライバ回路と工
/○スイッチ回路の構成図、第3図は第1図のタイムチ
ャート、第4図は第2図のタイムチャートである。
1・・・・・・基準電源、2A・・・・・・電流源、2
B・・・・・・電流源、3A〜3F・・・・・・トラン
ジスタ、4・・・・・・ダイオード・ブリッジ、5・・
・・・・抵抗、6・・・・・・負荷抵抗。Fig. 1 is a block diagram of a driver circuit with an I/O switch according to the present invention, Fig. 2 is a block diagram of a driver circuit and a switch circuit according to the prior art, Fig. 3 is a time chart of Fig. 1, and Fig. 4 is a block diagram of a driver circuit with an I/O switch according to the invention. The figure is a time chart of FIG. 2. 1...Reference power supply, 2A...Current source, 2
B...Current source, 3A to 3F...Transistor, 4...Diode bridge, 5...
...Resistance, 6...Load resistance.
Claims (1)
L」のときV_O_Lに対し、電圧(V_O_H+V_
O_L)が設定される基準電源(1)と、 負荷抵抗(6)の抵抗値がR_Oのとき、電流(V_O
_H−V_O_L)/R_Oを供給する第1の電流源(
2A)と第2の電流源(2B)と、 第1の電流源(2A)と基準電源(1)の間に接続され
、入出力モード切換信号I/Oが供給される第1のトラ
ンジスタ(3A)と、 基準電源(1)と第2の電流源(2B)の間に接続され
、入出力モード切換信号I/Oが供給される第2のトラ
ンジスタ(3D)と、 第1の電流源(2A)と基準電源(1)の間に接続され
、出力電圧切換信号H/Lが供給される第3のトランジ
スタ(3B)と、 基準電源(1)と第2の電流源(2B)の間に接続され
、出力電圧切換信号H/Lが供給される第4のトランジ
スタ(3E)と、 第1の電流源(2A)とダイオード・ブリッジ(4)の
間に接続され、出力電圧切換信号 H/Lが供給される第5のトランジスタ(3C)と、 ダイオード・ブリッジ(4)と第2の電流源(2B)の
間に接続され、出力電圧切換信号H/Lが供給される第
6のトランジスタ(3F)と、 基準電源(1)とダイオード・ブリッジ(4)の間に接
続される抵抗(5)とを備え、 入出力モード切換信号I/Oの振幅を出力 電圧切換信号H/Lよりも大きくし、 出力電圧切換信号H/Lは、第3のトラン ジスタ(3B)と第6のトランジスタ(3E)、第5の
トランジスタ(3C)と第5のトランジスタ(3F)に
対しそれぞれ同相で供給され、第3のトランジスタ(3
B)と第6のトランジスタ(3E)、第5のトランジス
タ(3C)と第5のトランジスタ(3F)間は逆相で供
給されることを特徴とするI/Oスイッチつきドライバ
回路。[Claims] 1. When the output voltage is "H", V_O_H, the output voltage is "
When the voltage is V_O_L, the voltage (V_O_H+V_
When the resistance value of the reference power supply (1) where O_L) is set and the resistance value of the load resistor (6) is R_O, the current (V_O
A first current source ( _H−V_O_L)/R_O that supplies
2A) and a second current source (2B); and a first transistor (2A) connected between the first current source (2A) and the reference power supply (1) and supplied with an input/output mode switching signal I/O. 3A), a second transistor (3D) connected between the reference power supply (1) and the second current source (2B) and supplied with the input/output mode switching signal I/O, and the first current source. A third transistor (3B) is connected between the reference power source (2A) and the reference power source (1) and is supplied with the output voltage switching signal H/L; A fourth transistor (3E) is connected between the first current source (2A) and the diode bridge (4) and is supplied with the output voltage switching signal H/L. A fifth transistor (3C) is supplied with H/L, and a sixth transistor is connected between the diode bridge (4) and the second current source (2B) and is supplied with an output voltage switching signal H/L. transistor (3F) and a resistor (5) connected between the reference power supply (1) and the diode bridge (4), and converts the amplitude of the input/output mode switching signal I/O into the output voltage switching signal H/ The output voltage switching signal H/L is in phase with the third transistor (3B) and the sixth transistor (3E), and the fifth transistor (3C) and the fifth transistor (3F), respectively. and the third transistor (3
A driver circuit with an I/O switch characterized in that supplies are supplied in reverse phase between B) and the sixth transistor (3E), and between the fifth transistor (3C) and the fifth transistor (3F).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP764590A JPH03212018A (en) | 1990-01-17 | 1990-01-17 | Driver circuit with i/o switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP764590A JPH03212018A (en) | 1990-01-17 | 1990-01-17 | Driver circuit with i/o switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03212018A true JPH03212018A (en) | 1991-09-17 |
Family
ID=11671563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP764590A Pending JPH03212018A (en) | 1990-01-17 | 1990-01-17 | Driver circuit with i/o switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03212018A (en) |
-
1990
- 1990-01-17 JP JP764590A patent/JPH03212018A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02892B2 (en) | ||
JPH03212018A (en) | Driver circuit with i/o switch | |
US4048571A (en) | Frequency doubler | |
JPS6146566A (en) | Absolute value circuit | |
JPH04210776A (en) | Switching power supply | |
JPS61251214A (en) | Power supply circuit | |
JPH03175730A (en) | Output buffer | |
JP2944337B2 (en) | Level conversion circuit | |
JP3059517B2 (en) | Discharge lamp lighting device | |
JPH0540456Y2 (en) | ||
JPH0524226Y2 (en) | ||
JPS60121969A (en) | Constant current drive unit for switching power supply source | |
JPH04244778A (en) | Overcurrent detecting circuit | |
JPH0292044A (en) | Transmission circuit | |
JPH03153112A (en) | Method and circuit for shifting bias | |
JPS5899267A (en) | Dc-dc converter | |
JPH0526828Y2 (en) | ||
JPS647336Y2 (en) | ||
JPH0434104B2 (en) | ||
JPS61140206A (en) | Quadrature detecting circuit | |
JPH0236792A (en) | Induction load driving circuit | |
JPS63299506A (en) | Constant current drive circuit | |
JPS61191118A (en) | Ac three-terminal high speed switching circuit | |
JPH01174289A (en) | Speed control circuit of motor | |
JPH10256851A (en) | Gain control circuit |