JPH03210812A

JPH03210812A - 階段波発生回路

Info

Publication number: JPH03210812A
Application number: JP2005767A
Authority: JP
Inventors: Satoshi Takahashi; 聡高橋; Masanori Hirano; 平野　雅徳; Teruo Takeshita; 照雄竹下
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1990-01-12
Filing date: 1990-01-12
Publication date: 1991-09-13
Anticipated expiration: 2009-11-30
Also published as: GB2240018A; GB2240018B; GB9100645D0; US5196732A; JPH0697737B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は階段波発生回路に関するもので、例えばフレー
ミングカメラに好適に使用できるものである。

〔従来の技術〕

階段波発生回路として、従来がら種々の回路方式のもの
が提案されている。例えば「特許パルス回路技術辞典Ｊ
Ｐ、２９８〜３０７（オーム社）では、従来の階段波発
生回路を下記の４種に分類している。

■　回転スイッチやＤ／Ａコンバータなどを用いた電圧
値切換えによる階段波発生回路。

■　方形波、のこぎり波等の波形加算による階段波発生
回路。

■　ストレージカウンタを用いてクロックパルスを積分
する階段波発生回路。

■　エザキダイオード、サーミスタなどの特殊素子を用
いた階段波発生回路。

ところで、フレーミングカメラなどに好適される階段波
発生回路では、高圧の階段波を極短の立ち上り又は立ち
下り時間で生成させること、すなわち高圧かつ高速の特
性が必要される。このため、かかる用途の従来の階段波
発生回路では、上記■の電圧切換方式が用いられ、回路
中には三極管、アバランシェトランジスタ、遅延線など
の素子が適用されていた。

上記の事情を、第８図および第９図により詳しく説明す
る。

従来は、フレーミングカメラに応用される階段波発生方
法として、のこぎり波とランプ電圧の合成による方法が
知られている（米国特許Ｎｏ、　３　。

８８７．８４１　Ｊｕｎｅ　３．１９７５　）　、これ
について第８図、第９図を用いて説明する。被測定光１
１１は、レンズ１１０を介してストリーク管１１３の光
電面１１２に結像される。光電面１１２からは入射光量
に応じた光電子が放出され、ここで光電面ゲート回路１
２９からのパルス電圧が印加されると、グリッド１１４
との間の電位差ｖｓＧ−ｖＳＰにより加速される。そし
てさらにアノード電極１１５で加速され、偏向電極１１
７、偏向電極１１９を通り螢光面１２０に入射される。

ここで偏向電極１１７へは、のこぎり波発生回路１２４
からののこぎり波（第９図（ａ）図示）が印加され、ま
た偏向電極１１９へは、ランプ電圧発生回路１２６から
のランプ電圧（第９図（ｂ）図示）が印加される。なお
、このランプ電圧発生回路１２６にはトリガ回路１２７
が接続されている。

光電子がこの２対の偏向電極１１７，１１９を通過する
ことにより、光電子は結果として第９図（ｃ）の電圧で
偏向されたことと同じになる（ストリーク管内で波形を
たしあわせている）。

また、光電面ゲートパルスが光電面１１２に印加されて
いるため、螢光面１２０では、第９図（ｄ）に示す時間
範囲の像が位置をずらせて形成させる。すなわち、第８
図中に示す螢光面１２０上の位置（１）、（２）、（３
）において各時間範囲の螢光像が形成される。

〔発明が解決しようとする課題〕

しかしながら上記従来例による階段波発生回路では、ラ
ンプ電圧の精度（リニアリティ）やのこぎり波の傾斜と
ランプ電圧の傾斜を正確に合わせることが困難なため、
正確な像が得られない。また、偏向板−も２対必要であ
った。他方、先に説明した■〜■の方式によれば、シャ
ープに立ち上る階段波電圧は得られるものの、高圧かつ
高速の条件を満足できない。また、波形加算法、ストレ
ージカウンタ法、特殊素子を用いる方法では、素子の時
定数によって平坦度が低下し、解像度が悪くなる欠点が
あった。

本発明は上記のような問題点を解決することを課題とし
ている。

〔課題を解決するための手段〕

本発明の階段波発生回路は、互いに電圧レベルが異なる
２つの電源の間に直列接続された複数の分圧要素を有し
、これら電源間の電位差を複数のレベルに分圧する分圧
手段と、２つの電源間に直列に接続された複数のスイッ
チ素子を有し、これら複数のスイッチ素子の一方側の電
源に接続された出力端子から階段波電圧を出力するスイ
ッチ手段と、複数のスイッチ素子を出力端子側から順次
にオンさせるトリガ手段と、オンとなったスイッチ素子
を流れた電流が同じくオンとなっているスイッチ素子に
対応する分圧要素を流れることを阻止する逆流阻止手段
とを備えることを更に有する。

〔作用〕

本発明によれば、電源電圧が分圧手段によって複数レベ
ルの電圧に分圧され、複数のスイッチ素子を順次にオン
させることにより複数レベルの分圧電圧が順次出力され
る。

〔実施例〕

以下、添付図面を参照して本発明の詳細な説明する。

第１図は実施例の回路の基本構成を示している。

図示の通り、ｎ個の抵抗Ｒ，Ｒ，Ｒ３，・・・２Ｒの直列回路によって分圧手段が構成され、これは高レ
ベルの電源Ｖ　と低レベルの電源■Ｌの間に接続される
。この間の電位差Ｖ　　−Ｖ、は各抵抗Ｒ−Ｒにより分
圧され、分圧電圧Ｖ　ｉ　。

ｎ ■　、・・・Ｖ　　が得られる。また、例えばＦＥＴ２
　　　　　　ｎ−２やバイポーラトランジスタからなるｎ個のスイッチ素子
Ｓ、ＳＳ、・・・Ｓ　が直列接続され、１　２°　８ｎこれによってスイッチ手段が形成される。このスイッチ
手段も電源Ｖ　と電源Ｖ、の間に接続され、スイッチ素
子Ｓ　−５の相互間と抵抗Ｒ２〜ｎＲの相互間は逆流阻止用のダイオードＤ１〜Ｄ　　で接
続される。なお、スイッチ素子Ｓ１と−２スイッチ素子Ｓ２の間は出力端子ＯＵＴに接続され、こ
の出力端子ＯＵＴと電源■Ｌの間には抵抗Ｒが接続され
る。さらに、スイッチ素子８１〜Ｓ　はトリガ手段４か
らのトリガ信号ＴＲ１〜ＴＲによりオンされる。トリガ
手段４はＥＣＬやＴＴＬで構成される。

上記の階段波発生回路は、第２図のタイミングチャート
のように動作する。

まず、スイッチ素子５１〜Ｓｏは全部で５個であるとし
、従って得られる電圧レベルは電源Ｖｎ−電源ｖ　の２
つのレベルの他に、分圧電圧Ｖｔ〜ｖ３の合計５種類の
レベルであるとする。第２図（ａ）のように、全てのス
イッチ素子Ｓ　　−Ｓ５がオフのときには、出力端子Ｏ
ＵＴは抵抗Ｒｏで電源ｖＬに短絡しているので、出力レ
ベルはＶ　　−■　となる。トリガ信号Ｔ　Ｒ２によっ
てＯＵＴ　　　　　Ｌスイッチ素子Ｓ２のみがＯＮになると、出力レベルＶ　
　はＶ　となり、スイッチ素子Ｓ２に加えＯＵＴ　　　
　　　１てスイッチ素子Ｓ　がトリガ信号ＴＲ３によりＯＮとな
ると、出力レベルＶ　　はＶ　となる。

ＯＵＴ　　　２このとき、レベル■２はレベルＶ１よりも高くなってい
るので、ダイオードＤ１は逆バイアスとなって電流の逆
流が阻止される。さらに、スイッチ素子Ｓ、Ｓ３に加え
てスイッチ素子Ｓ４がトリガ信号ＴＲ４てＯＮになると
、出力レベルＶ。Ｕ。

はＶ３となり、更にスイッチ素子Ｓ５もトリガ信号Ｔ　
Ｒ５でＯＮになると、出力レベル”　ＯＵＴは電源Ｖｕ
と同電位になる。最後に、スイッチ素子Ｓ　がトリガ信
号ＴＲでＯＮになると、出力端１Ｌ　　　　−■と子ＯＵＴは電源Ｖ　は短絡されてＶ。ＵＴ　　　Ｌなる
。このとき、スイッチ素子８２〜Ｓ５はＯＦＦになるの
で、電源Ｖ　と電源ｖＬが短絡されることはない。従っ
て、４段階の階段波電圧が得られる。

一方、第２図（ｂ）のように、スイ・ソチ素子Ｓ２．Ｓ
３を同時にＯＮにすると、出力レベルＶ　　は’ｔｉ源
ｖ　　のレベルからｖ２に上り、続けＯＵＴ　　　　　
　　　　してスイッチ素子Ｓ　、Ｓ　を同時にＯＮにすると、５は■　から電源ｖＨのレベルに出力レベルｖｏＵＴ２上る。従って、この場合には、上記第２図（ａ）とは膜
幅および段差が共に異なる２段階の階段波電圧が得られ
る。

このため本発明によれば、ＦＥＴやノくイポーラトラン
ジスタのような、高速スイッチングをいわゆるスイッチ
ングモードで実現することが可能な素子をスイッチ素子
Ｓとして用いることにより、１０ｎｓ以下の高速階段波
電圧が得られるだけでなく、スイッチ素子Ｓをトリガす
るタイミングを変えるだけで、その膜幅を容易に変更で
きる。また、各段の自力電圧は分圧手段による分圧電圧
となっているため、平坦度を極めて良好になし得る。更
に、本発明の階段波発生回路は１ｋＶ程度以上の高耐圧
が可能なＦＥＴ、ダイオード、抵抗などの素子で回路が
構成できるので、高圧の階段波電圧が容易に得られる。

第３図は本発明の第２実施例に係る階段波発生回路を示
している。

この実施例では、分圧手段を抵抗Ｒ１と可変抵抗Ｒ２〜
Ｒ５で構成し、分圧電圧ｖ１〜ｖ４を可変設定できるよ
うにしている。また、電流バッファとして分圧抵抗Ｒ２
〜Ｒ５がらの電流取り出しのためバイポーラトランジス
タＱ１〜Ｑ４を用い、分圧手段の出力インピーダンスを
下げている。また、スイッチ素子Ｓ　−８５をＦＥＴで
構成すると共に、そのゲート・ソース間にダイオードＤ
１１〜Ｄ　を接続し、逆電圧からスイッチ素子８１〜５Ｓ　を保護している。更に、スイッチ素子８１〜Ｓ　と
トリガ手段４の間はパルストランスＴｌ〜Ｔ５で接続し
、電源からのフローティングを可能にしている。そして
、トリガ手段４からのトリガ信号ＴＲ〜ＴＲは、バッフ
ァＢ　　””　Ｂ　ｓとコ１　　　　　　　５　　　　
　　　　　　　　　　１ンデンサＣ−Ｃを介してスイッ
チ素子８１〜５Ｓ５に入力している。

この第３図の回路も、第２図のタイムチャートと同様に
動作する。本発明者の試作によれば、電源Ｖ　　−５０
０Ｖ、電源ＶＬ−−５００Ｖとして、２５０ｖステツプ
の階段波電圧が得られた。このとき、階段波電圧の立ち
上り時間は約１０ｎｓで、平坦度は士数Ｖであった。ま
た、繰り返し周波数は１０ＫＨｚとなった。

第３図の回路では、トリガ手段４とスイッチ素子Ｓを構
成するＦＥＴの間がトランス結合となっているため、階
段波電圧の膜幅が長時間になると、ＦＥＴがＯＮ状態か
ら徐々にＯＦＦ状態となる可能性がある。そこで、この
ＦＥＴ　（スイッチ素子Ｓ）がＯＮ状態であってほしい
期間は、ＦＥＴのゲートに電荷を補給し続けるバースト
パルスを加え続けるようにする。第４図はトリガ信号Ｔ
Ｒ１〜Ｔ　Ｒ４と、階段波電圧の波形と、バーストパル
スの関係を示す。

第５図は本発明の第３実施例に係る階段波発生回路の要
部を示している。

この実施例では、スイッチ素子Ｓ、−Ｓ５をフォトカブ
ラで構成している。このようにすれば、トリガ手段４と
高圧階段波電圧発生のためのスイッチ素子Ｓとの間を絶
縁できるため、パルストランスを用いた第２実施例と同
様に、電源のフローティングが容易になる。

次に、本発明の階段波発生回路を適用したフレーミング
カメラの具体例を説明する。

第６図はその具体例構成図であり、第７図は動作を示す
タイムチャートである。図示の通り、ストリーク管２０
の垂直偏向電極２６には垂直偏向電圧発生回路１３から
の高圧階段波電圧（第７図（ｂ）図示）が印加され、水
平偏向電極２７には水平偏向電圧発生回路１４からの高
圧方形波電圧（第７図（ｄ）図示）が印加される。また
、ＭＣＰ２８にはゲート電圧発生回路１５からのＭＣＰ
ゲート電圧（第７図（Ｃ）図示）が印加される。

なお、第７図（ａ）の波形は、第６図のロジック回路６
１に入力されるトリガパルスＴＲＩＧ、ＩＮを示す。

上記のように構成されるフレーミングカメラでは、被測
定光（画像）がストリーク管２０の光電面２２に入射さ
れと、光電面２２からは光電子が放出され、電子光学系
によってＭＣＰ２８に結像される。このとき、垂直偏向
電極２６には階段波電圧が印加されているので、電子ビ
ームはこの電圧変化に応じて４段階に垂直方向に偏向さ
れる。

また、水平偏向電極２７には方形波が印加されているの
で、垂直方向に偏向された電子ビームは更に水平方向の
２段階に偏向される。従って、ＭＣＰ２８には８フレー
ムの像が異なる位置に形成される。更に、ＭＣＰ２８に
はゲート電圧が印加されているので、これがシャッタと
して機能し、従って螢光面３０に形成される像は第６図
および第７図（ｅ）に（１）、（２）、（３）、・・・
（７）。

（８）として示すように、８枚の並んだ像となる。

そして、この８フレームの像は第７図（ｄ）の期間（１
）、（２）、・・・（７）、（８）の被測定光画像に対
応することになる。

本発明は上記実施例に限定されるものではなく、種々の
変更が可能である。

例えば、本発明の回路による階段波電圧は低圧から高圧
に変るものに限らず、素子や電源の極性を反転させれば
高圧から低圧に変るものとすることもできる。また、実
施例ではフレーミングカメラへの適用のみを示したが、
ＣＲＴなどに広く応用することも可能であり、このよう
にすれば高速高分解能の連続撮像が可能になる。

〔発明の効果〕

以上、詳細に説明した通り本発明によれば、電源電圧が
分圧手段によって複数レベルの電圧に分圧され、複数の
スイッチ素子を順次にオンさせることにより複数レベル
の分圧電圧が順次出力される。このため、高圧かつ高速
でありながら立ち上り又は立ち下りが極めてシャープで
、しかも平坦度の高い階段波電圧が得られる。

【図面の簡単な説明】

第１図は本発明の実施例に係る階段波発生回路の基本構
成図、第２図はその動作を説明するタイムチャート、第
３図は本発明の第２実施例に係る階段波発生回路の構成
図、第４図はその動作を説明するタイムチャート、第５
図は本発明の第３実施例に係る階段波発生回路の要部構
成図、第６図は本発明を適用したフレーミングカメラの
構成図、第７図はその動作を説明するタイムチャート、
第８図は従来のフレーミングカメラの構成を示す図、第
９図はその動作を説明するタイムチャートである。４・・・トリガ手段、１４・・・水平偏向電圧発生回路
、１５・・・ゲート電圧発生回路、２０・・・ストリー
ク管、２１・・・受光面板、２２・・・光電面、２３・
・・グリッド、２４・・・電子レンズ、２５・・・アノ
ード電極、２６・・・垂直偏向電極、２７・・・水平偏
向電極、２８・・・マイクロチャンネルプレート（ＭＣ
Ｐ）、２９・・・出力面板、３０・・・螢光面、８１〜
Ｓ、・・・スイッチ素子、ｖ　−■　　・・・分圧電圧
、ｉ　　　ｎ−２Ｄ　　−Ｄ　　　・・・逆流阻止用ダイオード、ｎ−２Ｒ２−Ｒｎ・・・分圧用抵抗、ＯＵＴ・・・出力端子。

Claims

【特許請求の範囲】１、互いに電圧レベルが異なる２つの電源の間に直列接
続された複数の分圧要素を有し、前記２つの電源間の電
位差を複数のレベルに分圧する分圧手段と、前記２つの電源間に直列に接続された複数のスイッチ素
子を有し、これら複数のスイッチ素子の前記２つの電源
の一方側に接続された出力端子から階段波電圧を出力す
るスイッチ手段と、前記複数のスイッチ素子を前記出力端子側から順次にオ
ンさせるトリガ手段と、オンとなった前記スイッチ素子を流れた電流が同じくオ
ンとなっている前記スイッチ素子に対応する前記分圧要
素を流れることを阻止する逆流阻止手段とを備えることを特徴とする階段波発生回路。２、前記分圧手段は、前記複数の分圧要素の直列回路に
並列接続された複数のトランジスタからなる直列回路を
有し、前記複数のトランジスタのベースもしくはゲート
に前記複数の分圧要素による分圧出力が与えられている
請求項１記載の階段波発生回路。３、前記分圧要素は抵抗である請求項１または２記載の
階段波発生回路。４、前記分圧要素はツェナーダイオードである請求項１
または２記載の階段波発生回路。５、前記分圧要素は抵抗とツェナーダイオードを有して
なる請求項１または２記載の階段波発生回路。６、前記スイッチ手段は、前記出力端子に最も近い前記
スイッチ素子と前記出力端子に近い方の電源との間に接
続されて前記トリガ手段の出力によりオン、オフされる
復帰用スイッチ素子を更に有する請求項１ないし５のい
ずれか記載の階段波発生回路。７、前記トリガ手段は前記スイッチ素子を複数個同時に
オンさせ得るように構成されている請求項１ないし６の
いずれか記載の階段波発生回路。８、前記逆流阻止手段は、前記複数の分圧要素の相互接
続部分と前記複数のスイッチ素子の相互接続部分との間
にそれぞれ接続された複数のダイオードを有する請求項
１ないし７のいずれかに記載の階段波発生回路。