JPH03209729A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JPH03209729A
JPH03209729A JP30399290A JP30399290A JPH03209729A JP H03209729 A JPH03209729 A JP H03209729A JP 30399290 A JP30399290 A JP 30399290A JP 30399290 A JP30399290 A JP 30399290A JP H03209729 A JPH03209729 A JP H03209729A
Authority
JP
Japan
Prior art keywords
source
semi
insulating
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30399290A
Other languages
English (en)
Other versions
JP2532162B2 (ja
Inventor
Yasuo Nemoto
根本 泰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2303992A priority Critical patent/JP2532162B2/ja
Publication of JPH03209729A publication Critical patent/JPH03209729A/ja
Application granted granted Critical
Publication of JP2532162B2 publication Critical patent/JP2532162B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、例えばガリウム・ヒ素(GaAs)等ででき
た半絶縁性(i型)の基板を有する電界効果型半導体装
置に係り、特にはそのソース・ドレイン電極間の破壊耐
圧を向上させるための改良に関する。
(2)技術の背景 従来、電界効果型半導体装置のソース・ドレイン電極間
の破壊耐圧を向上させるために種々の提案がなされてい
る。
その最も一般的な解決方法はソースとドレイン間の間隔
を拡げたり、ゲート下にリセスと称する掘り込みを設け
て電界集中を防いだり、また活性層内のソース、ドレイ
ン電極下に高濃度層を形成する等が提案されているが、
ソースとドレイン間の間隔を拡げるにも限度があり、ま
た、活性層のゲートにリセスを設けて電界集中を防いだ
り、ソース、ドレイン電極下を高濃度層とするものでは
活性層内のみでなく活性層をはずれた部分で破壊を起こ
すという問題を生じ、これら問題を解決した電界効果型
半導体装置が要望されていた。
(3)従来技術と問題点 第1図及び第2図(A)、(B)、(C)は従来の電界
効果型半導体装置であり、第1図は側断面図、第2図(
A)は第2図(B)のA−A断面矢視図、第2図(B)
は平面図、第2図(C)は第2図(B)のF−F断面矢
視図である。第1図においては、GaAs等の半絶縁性
基vi、1に活性層2を形成し、その上にソース(S)
用の電極4とドレイン(D)用の電極3を設けると共に
、活性層2の上面のうち画電極3.4間に位置する部分
を掘り込んでリセス6を形成し、このリセス上にゲート
(G)用の電極5を設けている。このようにソース、ド
レイン電極4,3間の活性層2にリセス6を形成するこ
とにより、ソース電極4から活性層2を介してドレイン
電極3に向かう電子によって生ずる電界集中を防いで、
ソース・ドレイン間の破壊耐圧を向上させている。
更に、活性層2上のソース電極4とドレイン電極3間の
間隔りを大きくとることによっても、ソース・ドレイン
電極間の破壊耐圧を向上させることができる。
更に他の方法として、第2図(A)、(B)。
(C)に示すようにソース及びドレイン電極4゜3下の
活性層2部分のみに高濃度層73.7Dを設けることで
、ソース・ドレイン電極間の破壊耐圧を向上させること
ができる。
上記構成によると活性層内では電界集中を防いで、ソー
ス・ドレイン電極間の破壊耐圧をある程度向上させるこ
とができるが、第2図(B)。
(C)に示すように、例えばソース電極4の引き出し配
線9とドレイン電極3(活性層2の斜線で示す部分)と
の対向部分10で電界11を生じて電気力線はllaで
示すように引き出し配線9の端部の1ケ所に集中し、半
絶縁性基板lはその質によっては完全な絶縁性を保つこ
とができずに絶縁破壊を生ずる欠点があった。
(4)発明の目的 本発明は上記従来の欠点に鑑み、電界効果型半導体装置
におけるソース・ドレイン電極間の電界集中を防いで破
壊耐圧を向上させることを目的とするものである。
(5)発明の構成 そして、この目的は本発明に於いては、半絶縁性基板上
に設けた活性層にゲート電極とソース及びドレイン電極
を有する電界効果型半導体装置に於いて、該半絶縁性基
板の活性領域外の半絶縁性の表面を挟んで対向する前記
ソース及びドレイン電極下に位置する部分に絶縁層を設
けた電界効果型半導体装置を提供することによって達成
される。
なお、ここで言う「ソース電極」、「ドレイン電極」と
は、活性領域上に形成された電極だけでなく、活性領域
上から半絶縁性の表面領域上まで延設された、いわゆる
「引き出し配線」をも含む意味である。
(6)発明の実施例 以下、本発明の実施例を図面によって詳記する。
第3図は、本発明の一実施例の電界効果型半導体装置を
イオン注入技術によって得る場合の製作工程を示すもの
である。まず、第3図(A)及びそのB−B断面図矢視
図である第3図(a)に示すように、GaAs等の半絶
縁性(i型)基板1に、将来のソース領域、ドレイン領
域及びその間のチャネル領域となる部分を作るためにシ
リコンを選択注入し、例えば矩形状に活性層2を形成す
る。
次に、第3図(B)及びそのC−C断面矢視図である第
3図(b)に示すように、活性層2のうちソース領域及
びドレイン領域となる部分に、半絶縁性基板lに達する
深さまでシリコンを高濃度に選択注入することで、N型
の高濃度層(N”層)7S、7S’及び7D、7D’を
形成する。
その後、第3図(C)及びそのD−D断面矢視図である
第3図(c)に示すように、活性層2の外部に存在する
半絶縁性基板1の表面であって、その上に将来ソース領
域(高濃度層7S)及びドレイン領域(高濃度層7D)
からの引き出し配線が形成される部分に、5iOz等の
絶縁膜13゜12を形成する。
次に、通常の如くイオン注入後のアニールを行った後、
第3図(D)及びそのE−E、G−C断面矢視図である
第3図(d)、(e)に示すように、活性領域2内のソ
ース領域(高濃度層73)及びドレイン領域(高濃度層
7D)上にそれぞれソース電極4及びドレイン電極3を
形成すると共に、これら電極から連なる引き出し配線1
4.9を絶縁膜13.12上に形成する。また、活性層
2の上面におけるソース電極4とドレイン電極3の中間
に位置する部分を掘り込んでリセス6を形成し、このリ
セス6上にゲート電極5を形成すると共に、これに連な
る引き出し配線15を形成する。
以上の工程により、本実施例の電界効果型半導体装置が
得られる。本実施例によれば、半絶縁性基板1の表面(
活性層2の表面を除()である半絶縁性(i型)の表面
を挟んでソース電極4(またはその引き出し配wA14
)とドレイン電極3(またはその引き出し配線9)とが
対向する部分には、その下部に絶縁膜が形成されている
(ただし、ソース領域上及びドレイン領域上には、絶縁
膜を形成しない)。すなわち、第3図(e)に明らかな
ように、ソース電極4と半絶縁性の表面を挟んで対向す
るドレイン電極3の引き出し配線9の下部には、半絶縁
性基板lとの間に5i02等の絶縁膜12が形成されて
いる。このような構成としたことにより、半絶縁性の表
面を介してソース電極4とドレイン電極3との間に電界
が加わった場合であっても、第3図(e)に示すように
、高濃度層(ソース領域)73から引き出し配線9へ向
かおうとする電気力線11が絶縁膜12で遮断されるた
め、ソース電極4と引き出し配線9との間の半絶縁性の
表面部分には電界が発生せず、従来のように電界が電極
の角の部分に集中するようなこと(第2図(C)参照)
がなくなる。よって、ソース・ドレイン電極間における
半絶縁性の表面の絶縁破壊耐圧を著しく向上させること
ができる。
しかも、第1図や第2図と同様に、ゲート電極5下の活
性層2の表面部にリセス6を形成すると共に、活性層2
内のソース、ドレイン電極4.3下に高濃度層7S、7
Dを設けたことにより、活性層2の内部での電界集中を
も防止することができるので、ソース・ドレイン電極間
の絶縁破壊耐圧はより一層高いものとなる。
なお、ソース電極とドレイン電極(及びそこから延びる
引き出し配線)のパターンは、上記実施例を示したパタ
ーン以外にも、各種のパターンを採用可能である。その
場合、絶縁性の表面を挟んでソース電極とドレイン電極
とが対向する部分は各パターンに応じて異なるが、どの
ようなパターンであっても、その対向部分で電界集中を
防止。
緩和する効果は同様に期待できる。
(7)発明の効果 以上、詳記したように、本発明の電界効果型半導体装置
によれば、絶縁性の表面を挟んでソース電極とドレイン
電極とが対向する部分での電界集中を防止又は緩和させ
ることができるので、ソース・ドレイン電極間の破壊耐
圧を向上させることができる効果を有する。
【図面の簡単な説明】
第1図は従来の電界効果型半導体装置の一例を示す断面
図、 第2図(A)は第2図(B)のA−A断面矢視図、 第2図(B)は従来の電界効果型半導体装置の平面図、 第2図(C)は第2図(B)のF−F断面矢視図、 第3図(A)〜(D)は本発明の一実施例の電界効果型
半導体装置の製作工程を説明するための平面図、 第3図(a)〜(e)はそれぞれ第3図(A)〜(D)
のB−B、 C−C,D−D、 E−E、 G−G断面
矢視図である。 1・・・半絶縁性基板、 2・・・活性層、 3・・・ドレイン電極、 4・・・ソース電極、 5・・・ゲート電極、 6・・・リセス、 7D  73・・・高濃度層、 9・・・引出し配線、 11・・・電気力線、 12.13・・・絶縁膜、 14.15・・・引出し配線。

Claims (1)

  1. 【特許請求の範囲】  半絶縁性基板上に設けた活性層にゲート電極とソース
    及びドレイン電極を有する電界効果型半導体装置に於い
    て、 該半絶縁性基板の活性領域外の半絶縁性の表面を挟んで
    対向する前記ソース及びドレイン電極下に位置する部分
    に絶縁層を設けることを特徴とする電界効果型半導体装
    置。
JP2303992A 1990-11-13 1990-11-13 電界効果型半導体装置 Expired - Lifetime JP2532162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303992A JP2532162B2 (ja) 1990-11-13 1990-11-13 電界効果型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303992A JP2532162B2 (ja) 1990-11-13 1990-11-13 電界効果型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21119381A Division JPS58115867A (ja) 1981-12-28 1981-12-28 電界効果型半導体装置

Publications (2)

Publication Number Publication Date
JPH03209729A true JPH03209729A (ja) 1991-09-12
JP2532162B2 JP2532162B2 (ja) 1996-09-11

Family

ID=17927747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303992A Expired - Lifetime JP2532162B2 (ja) 1990-11-13 1990-11-13 電界効果型半導体装置

Country Status (1)

Country Link
JP (1) JP2532162B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104183A (en) * 1977-02-23 1978-09-11 Nec Corp Junction gate-type field effect transistor
JPS54148487A (en) * 1978-04-27 1979-11-20 Xerox Corp Method of fabricating metallic semiconductor field effect transistor
JPS56153771A (en) * 1980-04-30 1981-11-27 Nec Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104183A (en) * 1977-02-23 1978-09-11 Nec Corp Junction gate-type field effect transistor
JPS54148487A (en) * 1978-04-27 1979-11-20 Xerox Corp Method of fabricating metallic semiconductor field effect transistor
JPS56153771A (en) * 1980-04-30 1981-11-27 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JP2532162B2 (ja) 1996-09-11

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
KR20030067889A (ko) 감소된 표면 전계 구조를 갖는 수평형 디모스 트랜지스터및 그 제조방법
US20210367062A1 (en) Hemt transistor of the normally off type including a trench containing a gate region and forming at least one step, and corresponding manufacturing method
JP2003188379A (ja) 半導体装置およびその製造方法
KR20000076791A (ko) Soi 구조 반도체장치 및 그 제조방법
JPS6331945B2 (ja)
CA1244966A (en) Schottky-gate field effect transistor with trapezoidal gate
JP3602963B2 (ja) Mosトランジスタ
JPS61241978A (ja) 半導体装置
US5502322A (en) Transistor having a nonuniform doping channel
JPH03209729A (ja) 電界効果型半導体装置
JPH04229662A (ja) 縦型mosトランジスタとその製造方法
JPH06302825A (ja) 半導体装置
JP7055087B2 (ja) 半導体装置およびその製造方法
US5883410A (en) Edge wrap-around protective extension for covering and protecting edges of thick oxide layer
JPH044751B2 (ja)
KR0166501B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR0143709B1 (ko) 반도체 소자의 소자분리막 형성방법
JPS6352479A (ja) GaAs電界効果型トランジスタ及びその製造方法
KR100313958B1 (ko) 반도체소자 및 그의 제조방법
JPS5832508B2 (ja) ソウゲ−トセツゴウガタデンカイコウカトランジスタ
JPH08204189A (ja) 半導体装置の製造方法
JPS6146984B2 (ja)
KR19990062425A (ko) 반도체 소자 및 그 제조방법
JPH0346345A (ja) 半導体装置