JPH0320756B2 - - Google Patents

Info

Publication number
JPH0320756B2
JPH0320756B2 JP59049446A JP4944684A JPH0320756B2 JP H0320756 B2 JPH0320756 B2 JP H0320756B2 JP 59049446 A JP59049446 A JP 59049446A JP 4944684 A JP4944684 A JP 4944684A JP H0320756 B2 JPH0320756 B2 JP H0320756B2
Authority
JP
Japan
Prior art keywords
line
character
counter
events
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59049446A
Other languages
English (en)
Other versions
JPS604982A (ja
Inventor
Reonaado Haroei Buraian
Jeemuzu Reuerin Rojaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS604982A publication Critical patent/JPS604982A/ja
Publication of JPH0320756B2 publication Critical patent/JPH0320756B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は陰極線管のためのプログラム可能タイ
ミング回路に関する。
周知の如き、陰極線管は正しく動作させるため
に種々のタイミング信号を必要とする。例えば水
平同期の開始/停止、開始/停止時ブランキン
グ、ラスタ走査線の終り、フレームの終り、カー
ソル、表示子行等には信号が必要とされる。初期
の陰極線管は専用のタイミング回路を使用した
が、近年はプログラム可能タイミング回路が与え
られている。この様な回路は種々のパラメータを
与えることによつて特定の陰極線管(CRT)に
適合できる様にされている。
[従来技術] この様なプログラム可能なタイマの代表的なも
のはモトローラ6845(登録商標)回路として、モ
トローラ社によつて販売されている。従来のタイ
マでは、各プログラム可能な時間を得るためには
その時間を記憶するレジスタ及びレジスタの内容
をカウンタの内容とを比較する比較装置を通常必
要とする。一致が検出されたときに、適当なタイ
ミング信号が誘導されている。
ドイツ特許明細書GB−A第2075791号は記憶
された各語がタイミング状態に対応し、各出力ビ
ツトが同期ビデオ関連信号を与える小さなランダ
ム・アクセス・メモリを含むプログラム可能タイ
ミング信号発生装置を開示している。しかしなが
ら、この装置はスクリーン上の特定点で制御出力
を与える様に設計された発生装置ではなく、文字
カウンタ、行もしくは線カウンタを持たない。こ
の装置は長い時間間隔で分離された短かい高分解
能バーストをなす完全なパルス列を与えるだけで
ある。
[発明が解決しようとする問題点] 本発明の目的は一度所望の値がロードされる
と、必要な信号を誘導するのに簡単な巡回動作及
びアドレツシングだけを必要とする。大規模集積
回路で容易に具体化できるプログラム可能CRT
タイミング回路を与えることにある。
[問題点を解決するための手段] 本発明に従う陰極線管のためのプログラム可能
タイミング回路は電子ビームがCRTの表面を横
切る時の電子ビームの位置を示すカウントを含む
カウンタ、記憶された値とカウンタ中のカウント
を比較し、或る事象を発生すべき事を示す比較装
置及び一致が得られた時にタイミング信号を発生
する装置を含み、複数個の記憶された値が事象が
生ずべき時に正しい順序で上記比較装置に提示さ
れるようにレジスタ・スタツク中に記憶されてい
て、上記発生装置は上記一致が検出された時の事
象をフラツグを解読するように動作可能であるこ
とを特徴とする。
マイクロプロセツサで制御されるCRT表示装
置においては、レジスタ・スタツクはそのロード
可能な部分にマイクロプロセツサがロードするま
で使用される読取り専用記憶装置(ROS)を有
することが好ましい。省略状態、即ち電力がオン
になつた直後には、ROS中に符号化されている
事象のみが比較装置に提示されるようにアドレス
機構が働らく。
[実施例] 本発明と比較するために、従来の実施例を示し
た第2図を参照するに、タイミング信号を必要と
する各事象毎に一つ当て存在するタイミング1乃
至12が与えられた代表的なCRTタイマが示さ
れている。タイミング1乃至3には夫々同期開
始、同期停止、線の終りが含まれ、レジスタ5乃
至7には夫々カーソル・スイツチ、表示子行の最
後が、レジスタ9乃至11には垂直同期開始、垂
直同期停止、フレームの終りが、レジスタ4,
8,12には夫々その他の事象が含まれている。
レジスタ1乃至12には夫々比較装置13乃至2
5が関連している。レジスタ及び関連比較装置は
そのタイミング信号が文字位置、行位置もしくは
線位置のどれに依存しているかによつて3つの群
に分けられている。本明細書における文字位置と
は水平方向のラスタ走査線に沿つた水平方向位置
である。従つて仮りにCRT表示装置がスクリー
ンを横切つて80文字までを表示し得るものとすれ
ば、80文字位置に帰線のためのゆとりを与えるた
めの表示されない位置(例えば20)を加えた水平
位置が存在する。線位置は走査線の垂直位置であ
り、例えば各表示文字の各行に12本のラスタ走査
線を必要とするならば、24行で288本の走査線が
必要になる。
発振器OSCによつて線26上に与えられるパ
ルスによつてインクレメントされる文字カウンタ
25は電子ビームがスクリーンを横切つてラスタ
走査する時の電子ビームの現在の水平位置を含
む。行カウンタ27は現在の行位置を含み、線カ
ウンタ28は現在の走査線位置を含む。データ・
バス29を介して、種々の値をレジスタ1乃至1
2へ導入できる。
ビームの水平位置に依存する事象、即ち文字カ
ウントの代表的なものは水平同期開始、水平同期
停止、走査線の終り等であり、これらの事象が発
生すべき位置を示す適切なカウントがレジスタ1
乃至4にロードされる。一致が示されると、出力
線30乃至32上の信号がその事象の発生のタイ
ミングを示す。線の終り出力32は文字カウンタ
25をリセツトし、線カウンタ28をインクレメ
ントするのに使用される。第1図では行カウンタ
27をインクレメントするのに使用される出力線
32は簡単に示されているが実際には行カウンタ
は走査線が文字行の最後の走査線(例えば第8番
目)である時にのみ走査線の終りでインクレメン
トされる事に注意されたい。同様に、行カウント
もしくは線カウントに依存する事象のカウントは
データ・バス29を介して適切なレジスタにロー
ドされる。適切なカウントに達すると、出力が線
33乃至38上に出力される。このような回路の
配列は実際に動作するとはいえ、或る欠点を有す
る。即ちこの回路は各プログラム可能な時間を得
るのにレジスタ及び比較装置を必要とするので比
較的高価につく。同様に、基本的表示特性が固定
されると、現在の再タイミング機構を除き新しい
特徴を付加することは不可能ではないが相当困難
である。
しかし、本発明に従う第1図に示されたタイミ
ング回路は事象の各群に対して一個当て合計わず
か3つの比較装置を使用し、個別的レジスタに代
つて、レジスタ・スタツクを使用する。これによ
つてはるかに汎用性のある配列体が得られ、大規
模集積(LSI)回路で具体化するのにより適する
様になる。
第1図を参照するに、3つのカウンタ40乃至
42は夫々現在の文字、(走査)線及び行カウン
トを含んでいる。文字カウント40は線43を介
して発振器OSCのカウントによつてインクレメ
ントされる。しばしば生ずるが、文字カウンタ4
0がリセツトされる時は、文字カウンタ40は線
44を介して線カウンタ41をインクレメントす
る。同様に数走査線毎に行カウンタ42がインク
レメントされる。各カウンタは比較装置45,4
6もしくは47と関連している。従つて比較装置
45は文字事象の、比較装置46は線事象の及び
比較装置47は行事象のタイミングを誘導するの
に使用される。
タイミングを必要とする全ての事象は発生の順
序にレジスタ・スタツク48中にロードされる。
スタツク48中の各項目は発生時間が決められて
いる事象を同定するためのフラツグを有する。動
作中、アドレス回路49は最初の項目を比較装置
45に提示し、一致が得られた時は、各項目中の
フラツグがフラツグ解読装置50中において解読
され、事象の性質、例えば水平同期開始がその複
数の出力の1つに与えられる。一致が得られる各
度に、アドレス回路49はレジスタ・スタツク4
8中の次の項目を比較装置に提示する。
レジスタ・スタツク中の項目は文字カウンタも
しくは他のカウンタをリセツトするといつた内部
動作を必要とする事象を含んでいる。同様にレジ
スタ・スタツクの項目は例えば他のカウンタ、即
ち線カウンタもしくは行カウンタの内容と比較さ
れる線もしくは行タイミングを含む(順番になつ
ていない)スタツクの異なる領域を必要とする。
この様にして、全てのプログラム可能な事象はラ
ンダム・アクセス・メモリの単一の領域に含まれ
得る。文字、線もしくは行依存事象は互いに一群
にまとめる方が便利であるので、図示された配列
体が好ましいものである。もし文字カウントがス
クリーン最上部の左の0から始まつて最下部の右
の最大カウントに達する様に増大するならば、全
ての事象は文字カウントを基にして時間が与えら
れるので、唯一個のカウンタ及び一個の比較装置
を使用することが可能である。この場合、各事象
は厳密に順番にロードされる。
プログラム可能な時間がレジスタ・スタツクに
ロードされない時には、タイミングの省略時集合
を与えることが便利である。この場合、小さな読
取専用記憶装置(ROS、図示せず)がこの省略
時集合を与えることができる。省略時状態、例え
ば表示装置の電力がオンになつた直後には、アド
レイ回路49はROS中に符号化されている事象
のみが比較装置に提示されるよう確保する。
第3図は文字事象のための、レジスタ・スタツ
ク中の項目のフオーマツトを示している。一本の
走査線中には次の8つの事象が生じ得る。
水平同期開始/停止 ブランキングの開始/停止 画面移動(スクロール)領域への導入/退去 フレーム及びスライス位置チエツク 線の終り スタツク中の8個の位置はこれらの水平事象即
ち文字事象のために保存され、第3図に示された
如く符号化されている。フイールド0乃至7中に
ある文字位置番号が文字カウンタと一致する時
は、フイールド11乃至15中のフラツグが解読
装置50中で検査され、適切な動作が行われる。
例えば同期フラツグ上の「1」は図示されていな
い同期ラツチをセツトし、「0」はリセツトする。
線の終りフラツグは文字カウンタ40をリセツト
する。DO線及びスライス・フラツグは線スタツ
クの内容と線カウンタの内容を比較し、続いて同
様の比較をスライス及びスクロールされたスライ
ス・カウンタに対して行なう。
同様な符号化機構は垂直フレームもしくは線事
象を示した第4図及び垂直スライスもしくは行事
象を示した第5図の場合にも適用される。
文字事象スタツクの制御の下に、線毎に1回、
行カウンタ42はスライスもしくは行事象スタツ
クと比較される。もし番号が一致すると、フラツ
グが検査され、適切なラツチ(図示されず)がセ
ツトもしくはリセツトされる。もしスクロール・
オフセツトがアクテイブならば、行カウンタ42
がリセツトされ、スクロール制御論理装置(図示
されず)が信号を受取つて、行の境界が交差した
ことが示される。同様に行カウンタは一走査線当
り行事象スタツクの内容と比較され、行の走査線
上でアクテイブな事象を決定する。これらの事象
(例えば下線)は別個のラツチ(図示せず)に保
持される。
タイミング兼同期回路はスタツクからの事象の
順次検索に依存するので、マイクロコードもしく
は他の制御論理装置はスタツク中に対応する順序
でロードする必要がある。従つて、事象のタイミ
ングを変更した場合には、或る再配列が必要にな
る。
次はタイマ内でプログラムできるパラメータの
リストである。
(1) 水平走査線長 一走査線当りの文字の総数、即ち水平同期期間
を定める(8ビツトで帰線を含む256文字までが
可能である)。
(2) 水平同期開始位置 同期開始時の文字位置番号(8ビツト) (3) 水平同期停止位置 同期停止の文字位置番号(8ビツト) (4) 水平余白開始位置 これは水平ブランキングの開始位置を定める
(8ビツト) (5) 水平余白停止位置 これは水平ブランキングの停止位置を定める
(8ビツト) (6) 垂直表示 表示装置中の走査線の総数、即ち垂直同期期間
を定める(10ビツトにより帰線を含む1024本の線
までが可能になる) (7) 垂直同期開始位置 垂直同期パルスを開始させる線の番号(10ビツ
ト) (8) 垂直同期停止位置 垂直同期を停止させる線の番号(10ビツト) (9) 垂直余白開始位置 垂直ブランキングの開始を決定する線の番号
(10ビツト) (10) 垂直余白停止位置 垂直ブランキングの停止を決定する(10ビツ
ト) (11) 一文字行当りの走査線の数 一文字当りの走査線の総数を決定する(5ビツ
ト) (12) 下線を有する線 下線が現われる線の符号を決定する(5ビツ
ト) (13) カーソル開始線 可逆カーソルが出発すべき線番号を決定する
(5ビツト) (14) カーソル線 可逆カーソルが停止すべき、もしくは通常のカ
ーソルが引かれるべき線の番号を決定する(5ビ
ツト) (15) スクロール・オフセツト スクロール・カウンタが主行カウンタからオフ
セツトさせる走査線の番号を決定する(5ビツ
ト) (16) スクロール区画開始文字 スクロールさるべき区画が開始する文字の番号
を決定する(8ビツト) (17) スクロール区画停止文字 スクロールさるべき区画が停止する文字の番号
を決定する(8ビツト) (18) スクロール区画開始行 スクロールさるべき区画が開始する線の番号を
決定する(10ビツト) (19) スクロール区画停止行 スクロールされるべき区画が停止する線の番号
を決定する(10ビツト) 第1図に示されたタイマと協働する種々のアナ
ログ回路は本発明とは直接関係がないので図示さ
れていない。同様に表示装置の全体的制御論理装
置の詳細は示されていない。しかしながら、表示
装置は周知のIBM8775表示装置ステーシヨンと
同様にマイクロプロセツサによつて制御される。
しかしながら本発明はマイクロプロセツサ制御表
示装置中で使用されるのに制限されない。
[発明の効果] 本発明により、少ない数の比較装置によつて、
従来の多数の比較装置を有する回路と同じ効果が
得られ、レジスタ・スタツクにより個々のレジス
タを入れ換れ、必要な信号を得るのに簡単な操作
しか要しないCRTタイミング回路が得られた。
【図面の簡単な説明】
第1図はレジスタ・スタツクを使用した本発明
の好ましい実施例のブロツク図である。第2図は
代表的な従来プログラム可能なCRTタイマのブ
ロツク図である。第3図、第4図、第5図はレジ
スタ・スタツク中の種々の項目のフオーマツトを
示した図である。 40…文字カウンタ、41…線カウンタ、42
…行カウンタ、45,46,47…比較装置、4
8…レジスタ・スタツク、49…アドレス回路、
50…フラツグ解読装置。

Claims (1)

  1. 【特許請求の範囲】 1 電子ビームが陰極線管の表面を横切つて走査
    する時の電子ビームの位置を示すカウントを含む
    複数のカウンタと、いつくかの事象を発生すべき
    時を示す複数の記憶値を記憶するレジスタ・スタ
    ツクと上記カウントを比較する複数の比較装置
    と、上記比較の結果一致が得られた時にタイミン
    グ信号を発生する発生装置とより成り、 複数の上記記憶値は事象を発生すべき正しい順
    序で上記複数の比較装置に供給されるようにレジ
    スタ・スタツク中に記憶されているとともに、上
    記複数のカウンタのリセツトおよび増大動作を指
    示する記憶値も上記レジスタ・スタツク中に記憶
    されていて、上記発生装置は上記一致が検出され
    た時に事象を示すフラツグを解読するとともに上
    記複数のカウンタに対してリセツト信号および増
    大信号を供給する事を特徴とする陰極線管のため
    のプログラム可能タイミング装置。
JP59049446A 1983-06-30 1984-03-16 陰極線管のためのプログラム可能タイミング回路 Granted JPS604982A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP83303792.2 1983-06-30
EP83303792A EP0130247B1 (en) 1983-06-30 1983-06-30 Programmable timing circuit for cathode ray tube

Publications (2)

Publication Number Publication Date
JPS604982A JPS604982A (ja) 1985-01-11
JPH0320756B2 true JPH0320756B2 (ja) 1991-03-20

Family

ID=8191201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59049446A Granted JPS604982A (ja) 1983-06-30 1984-03-16 陰極線管のためのプログラム可能タイミング回路

Country Status (4)

Country Link
US (1) US4644340A (ja)
EP (1) EP0130247B1 (ja)
JP (1) JPS604982A (ja)
DE (1) DE3370090D1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837563A (en) * 1987-02-12 1989-06-06 International Business Machine Corporation Graphics display system function circuit
US4874992A (en) * 1988-08-04 1989-10-17 Honeywell Inc. Closed loop adaptive raster deflection signal generator
JP2628590B2 (ja) * 1990-10-11 1997-07-09 シャープ株式会社 走査線位置検出装置
US10416703B2 (en) * 2017-08-10 2019-09-17 Ambiq Micro, Inc. Counter/timer array for generation of complex patterns independent of software control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742081A (en) * 1980-08-28 1982-03-09 Tokyo Shibaura Electric Co Display unit
JPS5745587A (en) * 1980-08-30 1982-03-15 Fujitsu Ltd Figure enlargement display unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3396377A (en) * 1964-06-29 1968-08-06 Gen Electric Display data processor
US3522597A (en) * 1965-11-19 1970-08-04 Ibm Execution plotter
US4232374A (en) * 1977-08-11 1980-11-04 Umtech, Inc. Segment ordering for television receiver control unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742081A (en) * 1980-08-28 1982-03-09 Tokyo Shibaura Electric Co Display unit
JPS5745587A (en) * 1980-08-30 1982-03-15 Fujitsu Ltd Figure enlargement display unit

Also Published As

Publication number Publication date
DE3370090D1 (en) 1987-04-09
EP0130247B1 (en) 1987-03-04
US4644340A (en) 1987-02-17
EP0130247A1 (en) 1985-01-09
JPS604982A (ja) 1985-01-11

Similar Documents

Publication Publication Date Title
US4425559A (en) Method and apparatus for generating line segments and polygonal areas on a raster-type display
US4203107A (en) Microcomputer terminal system having a list mode operation for the video refresh circuit
GB1311503A (en) Display device including roll and crawl capabilities
US4486856A (en) Cache memory and control circuit
US4117469A (en) Computer assisted display processor having memory sharing by the computer and the processor
US3579225A (en) Light probe circuit for persistent screen display system
US4011556A (en) Graphic display device
US4119953A (en) Timesharing programmable display system
US4379293A (en) Transparent addressing for CRT controller
EP0004797A2 (en) Video display control apparatus
US3858198A (en) Fixed format video data display employing crossed-line pattern format delineation
GB1251689A (ja)
JPH0320756B2 (ja)
US3827041A (en) Display apparatus with visual segment indicia
US4648032A (en) Dual purpose screen/memory refresh counter
US5012232A (en) Bit mapped memory plane with character attributes for video display
US4197534A (en) Control apparatus for displaying alphanumeric characters
CA1236601A (en) Window borderline generating circuit for crt display
EP0057314B1 (en) Lsi timing circuit for a digital display employing a modulo eight counter
JPS58182193A (ja) リフレツシユ制御装置
JPS5967585A (ja) 表示制御装置
JPS58225B2 (ja) ヒヨウジソウチ
KR960004653B1 (ko) 모니터 리프레쉬용 어드레스 생성 회로
RU1795509C (ru) Устройство дл отображени графической информации
JPS6216430B2 (ja)