JPH03207262A - 昇圧コンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の昇圧回路を直列に接続し、入力直流電圧を必要な
電圧に昇圧して負荷に供給する昇圧コンバータに関し、 １個のスイッチング素子を複数の昇圧回路に共通に使用
することにより昇圧コンバータの回路構成を簡略化する
ことを目的とし、 複数の昇圧回路により入力の直流電圧を昇圧して負荷に
供給する昇圧コンバータにおいて、入力直流電圧と負荷
の間に直列に接続する複数の回路を設け、それぞれの回
路を、入力部の１対の線間に第１の容量素子、該１対の
線の一方の線に直列に誘導素子と導通方向の第１の整流
素子、該第１の整流素子の出力端と１対の線の他方の線
との間に第２の容量素子をそれぞれ接続し、前記誘導素
子と第１の整流素子の接続点を第２の整流素子のアノー
ドに接続して構成し、第１及び第２の回路の前記第２の
整流素子のカソードを共通に接続してスイッチング素子
の一方の端子に接続し、該スイッチング素子の他方の端
子を前記１対の線の他方の線に接続し、該スイッチング
素子の駆動端子に制御回路より出力される駆動パルスを
接続して駆動する如く構成する。

〔産業上の利用分野〕

本発明は、複数の昇圧回路を直列に接続し、入力直流電
圧を必要な電圧に昇圧して負荷に供給する昇圧コンバー
タに関する。

近年、電池または論理回路用電源の低圧直流電圧（例え
ば＋５Ｖ）を負荷が必要とする電圧（例えば＋１２Ｖ）
に昇圧する昇圧コンバータが多（用いられている。

第３図はかかる昇圧コンバータの基本回路を示した図で
ある。

第３図においては制御回路２１のＰＷＭ（パルス幅変調
）変換回路２２よりＰＷＭパルスを送出してトランジス
タＴ　Ｒ２１を駆動し、入力直流電圧を昇圧する。昇圧
されて負荷に出力される電圧は制御回路２１の誤差増幅
回路２３に入力され、基準の電圧との誤差を比較し、該
誤差電圧を増幅して前記ＰＷＭ変換回路２２に出力する
。該ＰＷＭ変換回路２２は入力される誤差電圧の値に応
じて出力するＰＷＭパルスのパルス幅を変え、昇圧電圧
を変化させて基準電圧に近づける。

第３図の回路において、入力電圧をＶｌｆｉ、出力電圧
をＶ。ｕｌ、トランジスタＴ　Ｒ２１の断続周期をＴ、
オン時間をｔ、、、、オンの比率をＤとすれば、Ｄ＝　
ｔ　、ｎ／Ｔ ■。−ｔ＝　［１／　（Ｉ　　Ｄ））ｘＶ＋。

となる。

即ち、オンとなる比率Ｄ（Ｄ＜１）を変化させることに
より出力電圧を変えることができる。上式より明らかな
如く、Ｄを１に近づければ理論上無限に昇圧できること
となるが、現実には制御ＩＣや主スィッチの特性等の制
約により　Ｄ＝０〜０．６　　の範囲が限度である。

このため、高い電圧が必要な場合には第３図の如き回路
を複数組直列に接続する。例えば２組直列にすれば、 ｖ、、ｔ　＝　［ｔ／　（ｔ−Ｄ））”　ｘＶ＋ｍとな
り、１組の回路の場合より高い電圧に昇圧ができる。

しかし、複数組の回路を使用する場合は、各回路の構成
素子はそれぞれ複数倍となる。特に主要部品であるスイ
ッチング素子を複数個使用することは、価格及び所要ス
ペースが増加し、かつ複数のスイッチング素子を同期さ
せて駆動する制御回路が複雑になるなどの問題を生ずる
。

このため、複数の昇圧回路を１個のスイッチング素子で
動作させる昇圧コンバータが求められている。

〔従来の技術〕

第４図は従来技術の昇圧コンバータの回路ブロック図で
ある。

第４図は２組の昇圧回路を直列に用いた昇圧コンバータ
の例を示している。それぞれの昇圧回路は第３図の基本
回路と同一動作を行なうが、コンデンサＣＳｔは第１の
昇圧回路の出力端に接続されるコンデンサの役割と第２
の昇圧回路の入力端に接続されるコンデンサの役割を兼
ねている。

それぞれの昇圧回路のスイッチング素子には電界効果型
（ＦＥＴ）ｈランジスタＴ　Ｒｓ　＋　、　Ｔ　Ｒａ　
ｔが使用されているが、バイポーラ型トランジスタであ
っても原理的には変わらない。該トランジスタＴ　Ｒｓ
　＋、　Ｔ　Ｒ３２は制御回路３１内のＰＷＭ変換回路
２２よりのＰＷＭパルスにより制御され、入力直流電圧
は昇圧されて出力される。

昇圧回路１段の入出力電圧の関係は前記の如（、Ｖｏ。

、＝　　［１／　（１−Ｄ）Ｅ　　ｘｖ、。

である。今入力電圧　Ｖ、、＝５Ｖ　　であるとすると
、前記の如＜Ｄ＝０．６　程度が限度であるため、Ｄ＝
０．４　　とすれば、 ■。。、−［ｌ／　（ｉ−Ｄ））ｘｖ、。

＝２．５Ｖ、、　　＝１２．５　　Ｖ となる。出力電圧として　Ｖ、、、＝１２Ｖ　　が必要
であるとすると、上記の値は目的を達するが入力電圧の
変動を考慮すると余裕がない。このような場合、或いは
更に高い出力電圧が必要な場合は、第４図の如く昇圧回
路を２段に接続する。

２段の場合は、Ｄ＝０．４　　で、 ■。、ｔ　＝　［：ｌ／　（１−Ｄ）］　２ｘＶ＋ｎ＝
６．２５Ｖ、、、＝３１．２５　　Ｖとなり、高い出力
電圧が得られる。

しかし、複数組の昇圧回路を使用する場合、各回路の構
成素子がそれぞれ複数倍となり、特にスイッチング素子
のトランジスタの増加は価格及び所要スペースを増加さ
せるほか、複数のスイッチング素子を同期させて駆動す
るためにＰＷＭ変換回路２２が複雑になると言う問題が
ある。

〔発明が解決しようとする課題〕

以上のように、複数の昇圧回路を使用する昇圧コンバー
タは個々の昇圧回路ごとにスイッチング素子が必要とす
るため、価格とスペースが増加するうえ、制御回路が複
雑になると言う問題がある。

本発明は、１個のスイッチング素子を複数の昇圧回路に
共通に使用することにより昇圧コンバータの回路構成を
簡略化することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図中、Ｉａ、　ｌｂは昇圧コンバータの入力直流電圧と
負荷の間に直列に接続する複数の回路、Ｃ１，。

Ｃ＋ｂは回路１ａ、ｌｂのそれぞれ入力部の１対の線間
に接続される第１の容量素子、Ｌ＋ａ、Ｌ＋ｂは該１対
の線の一方の線に直列に接続される誘導素子、Ｄ＋ａ　
　Ｄａｂは誘導素子Ｌ＋ａ、Ｌ＋ｂと直列に導通方向に
接続される第１の整流素子、Ｃ２ｍ　、　Ｃ２ｂは該第
１の整流素子ＤＩＭ、Ｄｌｂの出力端と前記１対の線の
他方の線との間に接続される第２の容量素子、Ｄ２１．
Ｄ２ｂはアノードが前記誘導素子Ｌ　Ｉａ　、　Ｌ　＋
ｂと第１の整流素子Ｄｒ、、Ｄ＋ｂの接続点に接続され
、カソードが第１及び第２の回路１ａ、　ｌｂに共通に
接続されてスイッチング素子２に接続される第２の整流
素子、２は前記第１及び第２の回路１ａ、　ｌｂの第２
の整流素子ＩＬａ、Ｄｚｂのアノードと前記１対の線の
他方の線の間に接続されるスイッチング素子、３は該ス
イッチング素子２を駆動する制御回路である。

〔作　用〕

第１図において、制御回路３はスイッチング素子２に対
しパルス幅を変化できるＰＷＭパルスにより該スイッチ
ング素子を駆動し、該スイッチング素子２をオン／オフ
させる。該スイッチング素子２がオン状態となると第１
の回路１ａの入力直流電圧及び第１の容量素子ＣＩｍの
蓄積電荷より誘導素子Ｌ１ｍ及び第２の整流素子Ｄｚａ
を通して電流が流れ、誘導素子Ｌｅａにエネルギーが蓄
積される。

同時に第２の容量素子Ｃ２ｍ及び第２の回路１ｂの第１
の容量素子Ｃ１ｂの蓄積電荷から第２の回路１ｂの誘導
素子Ｌｌｂ及び第２の整流素子Ｄ２ｂを通して電流が流
れ、誘導素子Ｌ＋ｂにもエネルギーが蓄積される。

次にスイッチング素子２がオフ状態になると、第１の回
路１ａの誘導素子Ｌｒａに蓄えられたエネルギーは第１
の整流素子Ｄ１ｍを通して第２の容量素子Ｃ２ｍに移動
し、同様に第２の回路１ｂの誘導素子Ｌ＋ｂに蓄えられ
たエネルギーは第１の整流素子Ｄ１、を通して第２の容
量素子Ｃ２ｂに移動し、負荷に対して出力電圧として供
給される。

なお、以上においては、第１の回路１ａの第２の容量素
子Ｃ２４と第２の回路１ｂの第１の容量素子Ｃ１、を別
個のものとして説明したが、実際には両容量素子Ｃ２ａ
＋　　Ｃ＋ｂは１つの容量素子として機能する。

以上の如（、第１図の回路においては１個のスイッチン
グ素子２によって第１及び第２の回路をそれぞれ昇圧回
路として動作させるため、スイッチング素子の価格及び
所要スペースを減少することができ、また制御回路３に
おける制御も複数のスイッチング素子を駆動する場合に
比して簡単となる。

〔実施例〕

第２図は本発明の一実施例の回路ブロック図である。

図中、１１は制御回路、１２はＰＷＭ変換回路、１３は
誤差増幅回路、Ｃ＋ｔ〜ＣＩ３はコンデンサ、Ｌ１１＋
Ｌｌ□は誘導線輪、Ｄ＋＋−Ｄ目はダイオード、ＴＲ１
１はトランジスタである。

第２図において、制御回路１１のＰＷＭ変換回路１２は
ＦＥＴ型のトランジスタＴ　Ｒ＋　ｒのゲットに対して
ＰＷＭパルスを送出し、該トランジスタＴＲ目をオン／
オフさせる。該トランジスタＴ　Ｒｒ　＋がオンになる
と、入力直流電圧及びコンデンサＣ＋＋の蓄積電荷より
誘導線輪Ｌ１１及びダイオードＤＩ２を通して電流が流
れ、誘導線輪Ｌ１１にエネルギーが蓄積される。同時に
コンデンサＣ１２の蓄積電荷から誘導線輪ＬＩ２及びダ
イオードＤＩ４を通して電流が流れ、誘導線輪Ｌｒｔに
もエネルギーが蓄積される。

次に前記トランジスタＴ　Ｒｒ　＋がオフになると、誘
導線輪Ｌｌｌに蓄えられたエネルギーはダイオードＤ　
１１を通してコンデンサＣＩ２に移動し、該コンデンサ
Ｃ＋２に移る。具体的には、誘導線輪り、に蓄えられた
エネルギー、即ち、入力直流電圧と同一極性で発生する
逆起電力が入力直流電圧に重畳された形で高い電圧とな
り、コンデンサＣＩ２を高い端子電圧で充電する。同様
に誘導線輪Ｌ１２に蓄えられたエネルギーはダイオード
ＤＩ３を通してコンデンサＣｐｓに移動し、高い端子電
圧を負荷に対して出力電圧として供給する。

以上においては、コンデンサＣｌｌＩＣＩ２、誘導素子
り目、ダイオードＤＩｌｌＤＩ２及びトランジスタＴ　
Ｒ＋　＋からなる回路が第１の昇圧回路を構成し、また
コンデンサＣ１２１Ｃ＋ｓ、誘導素子Ｌ１２、ダイオー
ドＤＩ３．　ＤＩ４及びトランジスタＴ　Ｒｔ　＋から
なる回路が第２の昇圧回路を構成するが、コンデンサＣ
＋ｚは２つの昇圧回路に兼用され、またトランジスタＴ
　Ｒ、ｓは２つの昇圧回路を共通にスイッチングする。

上記の如くして出力された電圧は負荷に供給されると同
時に誤差増幅回路１３に入力され、予め設定された基準
出力電圧との差を比較し、誤差があれば誤差電圧を増幅
して前記ＰＷＭ変換回路１２に出力する。該ＰＷＭ変換
回路１２は入力された誤差電圧の値に応じて出力するＰ
ＷＭパルスのパルス幅を変え、昇圧電圧を変化させて基
準電圧に近づける。

以上の如く、第２図の回路においては１個のトランジス
タＴ　ＲＩｒにより２段の昇圧回路をスイッチングする
ため、スイッチング素子の価格及び所要スペースを減少
することができ、また複数のスイッチング素子を同期さ
せて駆動する必要がないため制御回路ｌ吉の構成を簡略
化することができる。

なお、以上の説明においては、スイッチング素子のトラ
ンジスタＴ　Ｒｒ　＋をＦＥＴ型トランジスタ（ＭＯＳ
）ランジスタ）としたが、バイポーラ型のトランジスタ
でスイッチングを行なっても同様な効果が得られる。ま
た、実施例として２段の昇圧回路の例について説明した
が、３段以上の昇圧回路を用いる昇圧コンバータについ
てもダイオードを用いて１個のトランジスタに接続し、
第２図と同様に構成することが可能なことは明らかであ
る。

〔発明の効果〕

以上説明したように、本発明によれば、複数の昇圧回路
からなる昇圧コンバータを１個のスイッチング素子によ
りオン／オフを行なって入力電圧を昇圧することが可能
となるため、スイッチング素子の価格及び所要スペース
を削減することが可能となるほか、制御回路を簡略化で
きるため、かかる昇圧コンバータの経済化並びに小形化
に資するところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
回路ブロック図、第３図は昇圧コンバータ基本回路、第
４図は従来技術の回路ブロック図である。 図中、 １ａ、１ｂ　　−・−・−・・　回路（昇圧回路の一部
分）２　−一−−−−−−−−−−−スイッチング素子
３　−一一一−−・・・・−・・制御回路Ｃ＋ａ〜Ｃ２
ｂ　”’−’−容量素子 Ｌ　Ｉａ＋　Ｌ　Ｉ　ｂ　”””−誘導素子Ｄｚａ〜Ｄ
　２　ｂ−−一整流素子 である。

Claims (1)

1. 【特許請求の範囲】 複数の昇圧回路により入力の直流電圧を昇圧して負荷に
   供給する昇圧コンバータにおいて、入力直流電圧と負荷
   の間に直列に接続する複数の回路（１ａ、１ｂ）を設け
   、それぞれの回路（１ａ、１ｂ）を、 入力部の１対の線間に第１の容量素子（Ｃ＿１＿ａ、Ｃ
   ＿１＿ｂ）、該１対の線の一方の線に直列に誘導素子（
   Ｌ＿１＿ａ、Ｌ＿１＿ｂ）と導通方向の第１の整流素子
   （Ｄ＿１＿ａ、Ｄ＿１＿ｂ）、該第１の整流素子（Ｄ＿
   １＿ａ、Ｄ＿１＿ｂ）の出力端と１対の線の他方の線と
   の間に第２の容量素子（Ｃ＿２＿ａ、Ｃ＿２＿ｂ）をそ
   れぞれ接続し、前記誘導素子（Ｌ＿１＿ａ、Ｌ＿１＿ｂ
   ）と第１の整流素子（Ｄ＿１＿ａ、Ｄ＿１＿ｂ）の接続
   点を第２の整流素子（Ｄ＿２＿ａ、Ｄ＿２＿ｂ）のアノ
   ードに接続して構成し、 第１及び第２の回路（１ａ、１ｂ）の前記第２の整流素
   子（Ｄ＿２＿ａ、Ｄ＿２＿ｂ）のカソードを共通に接続
   してスイッチング素子（２）の一方の端子に接続し、該
   スイッチング素子（２）の他方の端子を前記１対の線の
   他方の線に接続し、該スイッチング素子（２）の駆動端
   子に制御回路（３）より出力される駆動パルスを接続し
   て駆動する如く構成したことを特徴とする昇圧コンバー
   タ。