JPH03203245A - Thin film transistor array - Google Patents

Thin film transistor array

Info

Publication number
JPH03203245A
JPH03203245A JP34376389A JP34376389A JPH03203245A JP H03203245 A JPH03203245 A JP H03203245A JP 34376389 A JP34376389 A JP 34376389A JP 34376389 A JP34376389 A JP 34376389A JP H03203245 A JPH03203245 A JP H03203245A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film transistor
transistor array
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34376389A
Other languages
Japanese (ja)
Inventor
Takeshi Tsunohashi
角橋 武
Kazuhito Goto
後藤 和仁
Akira Namikawa
亮 並河
Motoshige Tatsumi
元茂 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP34376389A priority Critical patent/JPH03203245A/en
Publication of JPH03203245A publication Critical patent/JPH03203245A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To make it possible to obtain a liquid crystal display panel which has a recessed display surface and reduces reflected light toward the user by using a specific board and combining liquid crystal with a transparent conductive film on the rear side. CONSTITUTION:At least a thin film 3 is formed on one side of a transparent polymer film-made substrate 2 selected out of SiOx (x: 1 to 2), ZrO2, Al2O3, SiC, TiC, SiN and TiN. A thin film transistor array 1 which comprises a gate electrode 4, a gate insulation film 5, a semiconductor layer 6 and source drain electrodes 7 and 8, is formed on the side where the thin film 3 is formed or on the side opposite to the thin film 3. This construction makes it possible to manufacture a liquid crystal display panel whose display surface is properly curved and hence to reduce reflected light.

Description

【発明の詳細な説明】 (a)産業上の利用分野 本発明は基板に可視性の透明高分子フィルムを用い、曲
面化及び大面積化が可能であり、軽量、薄型及び連続生
産が可能な液晶表示パネルのスイッチング素子として使
用される薄膜トランジスタアレイに関する。
Detailed Description of the Invention (a) Industrial Application Field The present invention uses a visible transparent polymer film for the substrate, which allows for curved surfaces and large areas, and enables lightweight, thin and continuous production. The present invention relates to a thin film transistor array used as a switching element in a liquid crystal display panel.

(b)従来の技術 近年、液晶表示パネルの一方の基板である透明性基板上
にゲートライン(走査線)及びドレインライン(信号線
)を多数互に絶縁した状態で直交させ、これら各ライン
の交差点に薄膜トランジスタ(以下TPTと略記する)
をスイッチング素子として設け、これを開閉駆動させて
各交差点ごとに配置された表示電極に信号を与え、この
部分の液晶を表示駆動させることにより、テレビ等の画
像表示を行う、いわゆるアクティブマトリクス方式の液
晶表示パネルの開発が行なわれている。
(b) Conventional technology In recent years, a large number of gate lines (scanning lines) and drain lines (signal lines) are arranged perpendicularly to each other in an insulated state on a transparent substrate, which is one substrate of a liquid crystal display panel. Thin film transistor (hereinafter abbreviated as TPT) at the intersection
This is a so-called active matrix system in which images are displayed on televisions, etc. by providing a switching element as a switching element and driving it to open and close to give a signal to the display electrodes placed at each intersection, driving the display of the liquid crystal in this area. Liquid crystal display panels are being developed.

例えば、透明性基板として石英ガラス板を使用し、多結
晶シリコンのTPTを形成した液晶表示駆動用TFTア
レイや、ガラス板を基板とし、ア2− モル77スシリコンのTPTを形成したTFTアレイが
実用化されている。
For example, there are TFT arrays for driving liquid crystal displays that use a quartz glass plate as a transparent substrate and a TPT of polycrystalline silicon formed thereon, and TFT arrays that use a glass plate as a substrate and form a TPT of a2-mol 77 silicon. It has been put into practical use.

これらのTFTアレイを使用する液晶表示パネルは、陰
極線管と比較して、駆動電圧、消費電力、重量及び小型
化などの面で多くのメリットがあり、広範な応用が期待
される。
Liquid crystal display panels using these TFT arrays have many advantages over cathode ray tubes in terms of driving voltage, power consumption, weight, and miniaturization, and are expected to have a wide range of applications.

(c)発明が解決しようとする課題 ところで、これらの石英ガラス板やガラス板を基板とす
るT F Tアレイには種々の欠点がある。
(c) Problems to be Solved by the Invention However, TFT arrays using these quartz glass plates or glass plates as substrates have various drawbacks.

即ち、石英ガラスは耐熱性に優れ、しかもコンタミネー
ションの問題が生じにくいという点で有利であるが、反
面、大面積のデイスプレィの製作や、−枚の基板への多
面付けによる7オトリソグラフイエ程等の合理化による
低コスト化に不可欠である基板の大面積化に対しては着
しいコスト高の問題がある。
In other words, quartz glass is advantageous in that it has excellent heat resistance and is less likely to cause contamination problems, but on the other hand, it is difficult to manufacture large-area displays and to 7-otolithography due to multiple-sided mounting on a single substrate. Increasing the area of the substrate, which is essential for cost reduction through rationalization, poses the serious problem of high costs.

又、ガラス基板は大面積化に対してもコスト的な問題は
ないが、石英ガラスとの共通の欠点として、表面が一般
に平坦であるため、これらのTFTアレイを使用する液
晶表示パネルの表示面も曲面化が困難であるという問題
を有する。
In addition, glass substrates do not have any cost problems when increasing in area, but they have a common drawback with quartz glass: their surfaces are generally flat, so the display surface of liquid crystal display panels that use these TFT arrays is It also has the problem that it is difficult to curve the surface.

表示面の形状については、外光の反射によるグレアを低
減して見やすさを改良する観点から検討がなされている
The shape of the display surface has been studied from the viewpoint of improving visibility by reducing glare caused by reflection of external light.

表示面は凸形(陰極線管の表示面など)から平坦形(ガ
ラス基板表示パネルの表示面など)を経て凹形になるに
従って、外光取り込み角が縮小し、眼に入射する反射光
が減少する。
As the display surface changes from a convex shape (such as the display surface of a cathode ray tube) to a flat shape (such as the display surface of a glass substrate display panel), and then to a concave shape, the external light intake angle decreases, and the amount of reflected light that enters the eye decreases. do.

勿論、ガラス板などでも、技術的には曲面化は可能であ
るが、平坦なものに比してコスト高であり、又、フォト
リングラフィ工程では極めて高度な技術が必要とされて
いる。
Of course, it is technically possible to curve a glass plate or the like, but the cost is higher than that of a flat plate, and extremely advanced technology is required in the photolithography process.

そして、表示装置が一般の業務に広範に普及するにつれ
、疲労防止の観点より一層の改警が望まれ、その構成部
品たる薄膜トランジスタアレイにも改良が要求されてい
る。
As display devices become more widespread in general business, further improvement is desired from the viewpoint of fatigue prevention, and improvements are also required in the thin film transistor arrays that are their constituent parts.

一方、液晶ポケットカラーテレビなど簡便性の求められ
る汎用製品は、液晶表示パネルの特徴が最も発揮される
ものであり、軽量で薄型であると共に、ロールツーロー
ル方式による連続生産等に3− 4− よる低コスト化が特に求められている。
On the other hand, general-purpose products that require simplicity, such as LCD pocket color televisions, make the most of the characteristics of LCD panels, and are lightweight and thin, as well as being suitable for continuous production using the roll-to-roll method. There is a particular need for cost reduction.

ロール状連続生産の特徴として、連続プロセス自体のコ
ストメリットを強調してきたが、これに加わるに、この
方法による生産の歩留りの向上につき記述しなければな
らない。
As a feature of roll-shaped continuous production, we have emphasized the cost advantage of the continuous process itself, but in addition to this, we must also describe the improvement in production yield by this method.

即ち、TFTアレイを構成する個々のTPTは、表示パ
ネルの個々の画素を形成するものであるため非常に微細
で、アレイは膨大な数のTPTから構成されている。そ
のため塵埃により不良品が多数発生する。ロール状連続
生産のメリットは、真空雰囲式内で連続して加工が行な
われるため塵埃の管理が容易になり、着しい歩留り向上
が達成できるのである。
That is, the individual TPTs constituting the TFT array are extremely minute because they form individual pixels of the display panel, and the array is composed of a huge number of TPTs. Therefore, many defective products are generated due to dust. The advantage of continuous production in roll form is that since processing is performed continuously in a vacuum atmosphere, dust can be easily controlled and yields can be significantly improved.

ところで、TFTアレイの生産においては、ゲート電極
、絶縁膜、アモルファスシリコン層、ソース電極及びド
レイン電極等のほとんど総ての製作工程で真空雰四スで
の処理がなされる。
By the way, in the production of TFT arrays, almost all manufacturing steps of gate electrodes, insulating films, amorphous silicon layers, source electrodes, drain electrodes, etc. are processed in a vacuum atmosphere.

しかし、基板がガラス板等の短尺の基板では、上記の工
程での連続処理は極めて困難である。
However, if the substrate is a short substrate such as a glass plate, continuous processing in the above steps is extremely difficult.

本発明者らはかがる観点より鋭意検討の結果、光透過性
の基板として、透明高分子フィルムを用い、該高分子フ
ィルムの少なくとも片面にSiOx(Xは1〜2〉、Z
rO2、Al2O,、T 8705、SiC。
As a result of intensive studies from the viewpoint of light transmission, the present inventors found that a transparent polymer film was used as a light-transmissive substrate, and at least one side of the polymer film was coated with SiOx (X is 1 to 2>, Z
rO2, Al2O,, T 8705, SiC.

TiC5SiN又はTiNのうちの少なくとも1種の薄
膜を形成し、この薄膜によって、アモルファスシリコン
等の半導体層形歳時の高温環境下において上記基板を保
護12、且つ半導体層堆積後室温に取り出したときの基
板のカールも着しく小さく、更にTPTとしての特性も
ガラス基板製のTPTに充分匹敵することを見い出し、
本発明を完成するに至ったものである。透明な高分子フ
ィルムどじでは、−窓以上の光透過率と耐熱性があれば
、特別の材質のフィルムを使用する必要がなく、可撓性
で、薄型、軽量の薄膜トランジスタアレイを製作するこ
とができる。
A thin film of at least one of TiC5SiN or TiN is formed, and this thin film protects the substrate 12 in a high temperature environment during aging of a semiconductor layer such as amorphous silicon, and protects the substrate 12 when taken out to room temperature after depositing the semiconductor layer. We discovered that the curl of the substrate was small and the characteristics as TPT were fully comparable to TPT made of glass substrate.
This has led to the completion of the present invention. Transparent polymer films can produce flexible, thin, and lightweight thin film transistor arrays without the need for special film materials, as long as they have light transmittance and heat resistance that are better than windows. can.

以下、先ず本jII請求項1の薄膜トランジスタアレイ
について詳細に説明する。
Hereinafter, first, the thin film transistor array according to claim 1 will be explained in detail.

本願請求項1の薄膜トランジスタアレイにおいては、透
明高分子フィルム製の基板、該基板の片面に形成された
SiOx(xは1〜2)、ZrO2、A15− 6− 2O3、T a70 s、SiC,Tie、SiN又は
TiNのうちの少なくとも1種からなる薄膜、該薄膜の
形成面測成いは該薄膜の形成面側と反対側に形成された
、ゲート電極、ゲート絶縁膜、半導体層及びソース・ド
レイン電極からなるものである。
The thin film transistor array according to claim 1 of the present application includes a substrate made of a transparent polymer film, SiOx (x is 1 to 2) formed on one side of the substrate, ZrO2, A15-6-2O3, Ta70s, SiC, Tie. , a gate electrode, a gate insulating film, a semiconductor layer, and a source/drain formed on the formation surface of the thin film or on the side opposite to the formation surface of the thin film. It consists of electrodes.

本発明で用いられる透明高分子フィルム製基板としては
、−窓以上の光線透過率と耐熱性があれば、可視性及び
電気絶縁性を有するものであれば特に限定されるもので
はなく、具体的な代表例としてはポリエチレンテレフタ
レート、ポリエチレンナフタレート、ポリエーテルサル
7オン、ポリスルフォン、ポリエーテルイミド、4−メ
チルペンテンテレフタレート、ポリフェニレンサルファ
イド、透明ポリイミド等を列挙することができる。
The transparent polymer film substrate used in the present invention is not particularly limited as long as it has light transmittance and heat resistance equal to or higher than that of a window, and has visibility and electrical insulation properties. Typical examples include polyethylene terephthalate, polyethylene naphthalate, polyether sulfone, polysulfone, polyetherimide, 4-methylpentene terephthalate, polyphenylene sulfide, and transparent polyimide.

そして、本発明においては、上記透明高分子フィルム製
基板の片面にSiOx(xは1〜2)、ZrO2、A1
2os、Ta2O3、SiC,TiC5SiN又はTi
Nのうちの少なくとも1種の薄膜が形成される。
In the present invention, SiOx (x is 1 to 2), ZrO2, A1
2os, Ta2O3, SiC, TiC5SiN or Ti
A thin film of at least one type of N is formed.

これらの薄膜の形成法としては、スパッタリング法、電
子線蒸着法、プラズマCVD法等が適宜使用される。
As a method for forming these thin films, a sputtering method, an electron beam evaporation method, a plasma CVD method, etc. are appropriately used.

例えばSiOxillllをスパッタリング法で形成す
るには、カソードとしてSiOxを用い、透明高分子フ
ィルム製基板温度100℃前後で、圧力2×10 ””
Torr、スハッタ電圧2KV、周波数13゜56MH
zの高周波を用いる方法が採用される。
For example, to form SiOxillll by sputtering, SiOx is used as a cathode, the temperature of the transparent polymer film substrate is around 100℃, and the pressure is 2×10.
Torr, shatter voltage 2KV, frequency 13゜56MH
A method using a high frequency of z is adopted.

このSiOに等の薄膜の膜厚としては2O〜300 n
m、好ましくは30〜2O0nnの範囲が適当であり、
この膜厚が2O膜m未満では、アモルファスシリコン等
の半導体層堆積時の高温環境下において透明高分子フィ
ルム製の基板を保護し、又カールを防止する効果が小さ
くなり、一方300nmを超えるとSiOxll膜等の
可視光線等の透過性が悪くなり、薄膜の基板からの剥離
が発生し易くなるから、好ましくない。
The thickness of this thin film such as SiO is 20 to 300 nm.
m, preferably in the range of 30 to 2O0nn,
If the film thickness is less than 20 m, the effect of protecting the transparent polymer film substrate in the high temperature environment during deposition of a semiconductor layer such as amorphous silicon and preventing curling will be reduced, while if it exceeds 300 nm, the SiOxll This is not preferable because the transparency of the film, etc. to visible light, etc. becomes poor, and the thin film is likely to peel off from the substrate.

本発明では、上記透明高分子フィルム製の基板における
、上記薄膜の形成面測成いは上記薄膜の形成面側と反対
側に、ゲート電極、ゲート絶縁膜半導体層及びソース・
ドレイン電極からなる薄膜トランジスタアレイが形成さ
れる。
In the present invention, in the substrate made of the transparent polymer film, a gate electrode, a gate insulating film semiconductor layer, and a source layer are formed on the surface on which the thin film is formed, or on the side opposite to the surface on which the thin film is formed.
A thin film transistor array consisting of drain electrodes is formed.

7− この薄膜トランジスタアレイとしてはスタガ形成いはコ
プラナ形など種々の構造のものが挙げられるのであり、
又、その形成方法としては公知の方法等、特に限定され
るものではない。
7- This thin film transistor array can have various structures such as staggered or coplanar.
Further, the method for forming it is not particularly limited, and may be a known method.

ところで、本発明によZ薄膜トランジスタアレイの製作
においては、透明高分子フィルム製の基板の片面に、上
記の薄膜がコートしであると、驚くべきことには、薄膜
の形成面側であると、或いは上記薄膜の形成面側と反対
側であると、を問わず、アモルファスシリコン等の半導
体層を形成するに必要な2O0℃程度の温度に基板が耐
え、又カールの発生が実質的に防止され、優れた特性の
TPTが得られるのであり、しかも可撓性が保持される
のである。
By the way, in the production of the Z thin film transistor array according to the present invention, when the above thin film is coated on one side of the substrate made of a transparent polymer film, surprisingly, when the thin film is formed on the side on which the thin film is formed, Or, regardless of whether it is on the side opposite to the side on which the thin film is formed, the substrate can withstand temperatures of about 200°C necessary for forming a semiconductor layer such as amorphous silicon, and curling is substantially prevented. , TPT with excellent properties can be obtained, and flexibility is maintained.

次に、本願請求項2の薄膜トランジスタアレイにつき説
明する。
Next, the thin film transistor array according to claim 2 of the present application will be explained.

即ち、本願請求項2の薄膜トランジスタアレイにおいて
は、透明高分子フィルム製の基板、該基板の両面に形成
されたSiOx(xは1〜2)、ZrO2、A12O.
、Ta2C)、、SiC,TiC,SiN又はTiNの
うちの少なくとも1種からなる薄膜、該11膜のいずれ
か片方の面上に形成された、ゲート電極、ゲート絶縁膜
、半導体層及びソース・ドレイン電極からなるものであ
る。
That is, in the thin film transistor array according to claim 2 of the present application, a substrate made of a transparent polymer film, SiOx (x is 1 to 2), ZrO2, A12O.
, Ta2C), SiC, TiC, SiN, or TiN, a gate electrode, a gate insulating film, a semiconductor layer, and a source/drain formed on one side of the 11 films. It consists of electrodes.

本願請求項2の薄膜トランジスタアレイにおいては、本
HM求項1のものが透明高分子フィルム製の基板の片面
にSiOx(xは1〜2)等の薄膜を形成しているのに
対し、透明高分子フィルム製の基板の両面にSiOx(
xは1〜2)等の薄膜を形成している点に大きな特徴を
有し、その他の点は本願請求項1の場合と同様であるの
で省略する。
In the thin film transistor array of claim 2 of the present application, whereas the thin film transistor array of claim 1 of the present application has a thin film of SiOx (x is 1 to 2) formed on one side of a substrate made of a transparent polymer film, SiOx (
The major feature of x is that it forms a thin film such as 1 to 2), and the other points are the same as those in claim 1 of the present application, so a description thereof will be omitted.

このように透明高分子フィルム製の基板の両面にSiO
x(xは1〜2)等の薄膜を形成すると、半導体層形成
時の苛酷な環境に当該基板がこの薄膜により一層保mさ
れるため、カールが更に小さくなり、しかも可撓性で軽
量であり、しかも−層優れた特性の薄型の薄膜トランジ
スタ7レイが得られるのである。
In this way, SiO
When a thin film such as Moreover, a thin thin film transistor 7 layer with excellent characteristics can be obtained.

ところで、本発明の薄膜トランジスタアレイを製造する
にあたり、各薄膜層及び7オトリソグラ10− フイ等の工程ではガラス基板を扱うときと同様に表面を
平坦にして各種の処理を行うことが可能である。又、液
晶表示パネルの組立時に湾曲をもたせたことで表示面で
の適度の曲面化(カマボコ型)を行うことができるため
、上述の作業者への反射光を減少することが可能である
By the way, in manufacturing the thin film transistor array of the present invention, it is possible to flatten the surface and perform various treatments in the steps of forming each thin film layer and the 7th lithography 10-fi, etc., in the same manner as when handling a glass substrate. Further, by providing curvature when assembling the liquid crystal display panel, the display surface can be appropriately curved (hinged-back shape), so it is possible to reduce the above-mentioned reflected light to the operator.

又、本発明の薄膜トランジスタアレイの生産方式として
はいわゆるロールツーロール式の連続生産が採用できる
のでコストの低減を図ることができる。更にロール状連
続生産による塵埃管理の容易さから生産歩留りが者しく
向上するのである。
Further, as a production method for the thin film transistor array of the present invention, so-called roll-to-roll continuous production can be adopted, so that costs can be reduced. Furthermore, the production yield is significantly improved due to the ease of dust control due to continuous roll production.

(e)作用 ガラス板等平坦で、短尺の基板上にTPTを設けたTF
Tアレイでは、液晶表示パネルの製作に用いた場合、表
示面は平坦になり、外光取込み角の縮小による反射光の
減少には限度がある。
(e) TF with TPT provided on a flat, short substrate such as a working glass plate
When the T-array is used to manufacture a liquid crystal display panel, the display surface becomes flat, and there is a limit to the reduction in reflected light due to the reduction of the external light intake angle.

又、アモルファスシリコン層や各電極形成用薄膜の製作
では、真空雰囲気での処理が行なわれるが、短尺故に低
コスト化に有利な連続生産が困難であり、更に、各真空
装置に上る処稈後は、大気雰囲気に取り出さざるを得す
、この間に塵埃による歩留り低下の原因になる。
Furthermore, in the production of amorphous silicon layers and thin films for forming each electrode, processing is carried out in a vacuum atmosphere, but because of the short length, continuous production, which is advantageous for reducing costs, is difficult. must be taken out into the atmosphere, and during this time dust can cause a decrease in yield.

本発明による透明高分子フィルム基板の片面又は両面を
特定の薄膜でコートしたTFTアレイの場合には、液晶
の層を介して、反対側で使用される透明導電性基板とし
て透明導電フィルムと組み合わせることにより表示面を
適度に湾曲させた液晶表示パネルの製作が可能であり、
反射光を大幅に減少させることができる作用を有する。
In the case of a TFT array in which one or both sides of a transparent polymer film substrate according to the present invention is coated with a specific thin film, it can be combined with a transparent conductive film as a transparent conductive substrate used on the opposite side via a layer of liquid crystal. This makes it possible to manufacture liquid crystal display panels with appropriately curved display surfaces.
It has the ability to significantly reduce reflected light.

又、生産ではほとんど総ての工程で、透明高分子フィル
ム基板をロール状に巻回して連続的に処理できるメリッ
トがあるので、特に高い生産性が求められるアモルファ
スシリコン薄膜、各電極形成用薄膜及び絶縁膜の真空雰
囲気での堆積工程では、同一チャンバー内にロール状で
基板を保持し、連続して薄膜を形成1.うると共に、致
命的歩留1)低下の原因になる塵埃の問題をほぼ解決で
きる作用を有するのである。
In addition, in almost all production processes, the transparent polymer film substrate has the advantage of being rolled into a roll and processed continuously, so it can be used for amorphous silicon thin films, thin films for forming various electrodes, and thin films for forming various electrodes, which require particularly high productivity. In the process of depositing an insulating film in a vacuum atmosphere, the substrate is held in a roll in the same chamber and a thin film is continuously formed.1. In addition, it has the effect of almost solving the problem of dust, which causes a critical decrease in yield.

又、従来のガラス板等を基板とするTFTアレイと同様
に、適当なカラーフィルターと組み合ゎせることで、フ
ルカラーの表示に使用できる作用を有する。
Furthermore, like the conventional TFT array using a glass plate or the like as a substrate, it can be used for full-color display by combining with an appropriate color filter.

(f)実施例 以下、本発明を実施例に基づき詳細に説明するが、本発
明はこれに限定されるものではない。
(f) Examples Hereinafter, the present invention will be explained in detail based on Examples, but the present invention is not limited thereto.

第1図(a)〜第1図(c)及び第2図更に第3図並び
に第4図はそれぞれ異なる本発明の薄膜トランジスタア
レイの要部拡大断面図を示し、第1図(a)〜第1図(
c)はスタが型薄膜トランジスタアレイの構造を示し、
第2図は他のスタガ型薄膜トランジスタアレイの構造を
示し、第3図及び第4図はコブラナ型薄膜トランジスタ
アレイの構造を示す。
1(a) to 1(c), FIG. 2, furthermore, FIG. 3, and FIG. 4 respectively show enlarged cross-sectional views of main parts of different thin film transistor arrays of the present invention. Figure 1 (
c) shows the structure of a star type thin film transistor array;
FIG. 2 shows the structure of another staggered thin film transistor array, and FIGS. 3 and 4 show the structure of a cobrana thin film transistor array.

第1図(a)において、(1)はスタガ型薄膜トラン型
薄膜トランジスタアレイ、該スタが型薄膜トランジスタ
アレイ(1)は以下の如く形成される。
In FIG. 1(a), (1) is a staggered thin film transistor array, and the staggered thin film transistor array (1) is formed as follows.

即ち、透明高分子フィルム製の基板(2〉上に特定の薄
膜(3)を介して、蒸着、スパッタリング法等によ1)
ITO膜(酸化インンウムー酸化錫膜)等の透明導電層
、又はクロム、モリブデン、アルミニウム、ニッケル等
の導電金属層、を形成した後、7オトリソグラフイによ
りパターン化してゲート電極(4)を形成する。次に、
このゲート電極(4〉上にゲート絶縁膜(5)を形成す
る。このゲート絶縁膜(5)の材質としては、上記の薄
膜形成用の5i0x(xは1〜2)等のの絶縁材料が、
同様に使用できる。
That is, a transparent polymer film substrate (2) is coated with a specific thin film (3) by vapor deposition, sputtering, etc. (1).
After forming a transparent conductive layer such as an ITO film (indium oxide tin oxide film) or a conductive metal layer such as chromium, molybdenum, aluminum, nickel, etc., patterning is performed by 7 otolithography to form a gate electrode (4). . next,
A gate insulating film (5) is formed on this gate electrode (4).The material of this gate insulating film (5) is an insulating material such as 5i0x (x is 1 to 2) for forming a thin film described above. ,
Can be used similarly.

このゲート絶縁膜(5)の形成は、上述した方法のなか
から同様に適宜選択され、更に7オトリソグラフイによ
りパターン加工される。その後、ブラXマCVD法等に
よりアモルファスシリコン系半導体膜を形成し、フォト
リングラフィによりパターン化して半導体層(6)を形
成する。
The gate insulating film (5) is formed by appropriately selecting one of the methods described above, and is further patterned by 7-otolithography. Thereafter, an amorphous silicon-based semiconductor film is formed by a Blastoma CVD method or the like, and patterned by photolithography to form a semiconductor layer (6).

次いで、ソース電極(7)とドレイン電極(8)を形成
するためにスパッタリング法や蒸着法でITO層やアル
ミニウム層等を堆積し、7オトリソグラフイによりパタ
ーン加工してソース電極(7)及びドレイン電極(8)
を形成する。更にソース電極(7)に電気的に接触して
、表示電極(図示せず)を13− 14− 形成し、これによって、薄膜トランジスタアレイが完成
する。表示電極は、ITO膜を蒸着又はスパッタ法によ
り堆積し、7オトリソグラフイによりパターン加工され
るものである。
Next, to form a source electrode (7) and a drain electrode (8), an ITO layer, an aluminum layer, etc. are deposited by sputtering or vapor deposition, and patterned by 7 otolithography to form a source electrode (7) and a drain electrode. Electrode (8)
form. Further, a display electrode (not shown) 13-14- is formed in electrical contact with the source electrode (7), thereby completing the thin film transistor array. The display electrode is an ITO film deposited by vapor deposition or sputtering, and patterned by 7 otolithography.

実施例1 基板(2)として厚み75μmのポリエチレンテレフタ
レートフィルムを用い、その片面に、電子線蒸着により
常法によ1)厚み2.000人のAl2O、の薄膜(3
)を形成した。
Example 1 A polyethylene terephthalate film with a thickness of 75 μm was used as the substrate (2), and on one side thereof, a thin film (3
) was formed.

この基板の片面にAbOsの薄膜を介して基板温度10
0 ’Cでスパッタリングにより厚み2,000人のク
ロム膜を付したのち、フォトリングラフィによりパター
ン加工してゲート電極(4)を形成した。
A thin film of AbOs is placed on one side of this substrate at a substrate temperature of 10°C.
A chromium film with a thickness of 2,000 yen was deposited by sputtering at 0'C, and then patterned by photolithography to form a gate electrode (4).

次にその上に全面に亘って厚み2,000人のシリコン
ナイトライド(S i、N t)から成るゲート絶縁膜
(5)をスパッタリング法により設けた。
Next, a gate insulating film (5) made of silicon nitride (Si, Nt) having a thickness of 2,000 yen was formed over the entire surface by sputtering.

スパッタリングの条件は、基板温度100℃、カソード
としてS i3N 、を使用して圧力5×10’Tor
r、スパッタ電圧2KV、周波数13.56 M Hz
の高周波を用いた。
The sputtering conditions were as follows: substrate temperature was 100°C, Si3N was used as a cathode, and pressure was 5 x 10' Tor.
r, sputtering voltage 2KV, frequency 13.56 MHz
high frequency was used.

その後、プラズマCVD法により下記の条件で厚み2,
500人のノンドープアモルファスシリコンから成る半
導体層(6)を堆積した。
After that, a thickness of 2,
A semiconductor layer (6) consisting of 500% undoped amorphous silicon was deposited.

この条件は、基板温度180℃、原料ガスとして10モ
ル%に希釈したシランを用い、その流量が2O08CC
M、圧力0.2Torrx高周波電力密度0 、 1 
Watt/ aLI2である。
The conditions are that the substrate temperature is 180°C, silane diluted to 10 mol% is used as the raw material gas, and the flow rate is 2O08CC.
M, pressure 0.2 Torrx high frequency power density 0, 1
Watt/aLI2.

次に7オトリソグラフイによりトランジスタ形成領域に
アモルファスシリコンのパターンを形成した。
Next, an amorphous silicon pattern was formed in the transistor formation region by 7-otolithography.

しかる後、スパッタ法により厚み3,000人のアルミ
ニウム膜を選択的に堆積し、ソース電極(7)及びドレ
イン電極(8)を形成した。
Thereafter, an aluminum film with a thickness of 3,000 wafers was selectively deposited by sputtering to form a source electrode (7) and a drain electrode (8).

更にスパッタ法により厚み300人のITO膜を堆積し
、7オトリングラフイにより表示用電極を形成した。
Furthermore, an ITO film with a thickness of 300 mm was deposited by sputtering, and display electrodes were formed by 700 mm thick.

かくして得られた薄膜トランジスタアレイはソース−ド
レイン間の電圧Vsdが10V1ゲート電圧がOV〜+
5Vの範囲でドレイン電流比(オン・オフ比)は4桁、
0■から+10Vの範囲で5桁であり、基板としてガラ
ス板を用いたものと比較して何ら遜色がなく、しかも可
撓性があり、曲率半径7問まで湾曲させても特性に変化
が表れなかった。
The thin film transistor array thus obtained has a source-drain voltage Vsd of 10V1 and a gate voltage of OV~+
Drain current ratio (on/off ratio) is 4 digits in the 5V range,
It is 5 digits in the range of 0 to +10V, and is no inferior to that using a glass plate as a substrate.Moreover, it is flexible, and the characteristics change even when curved with a radius of 7. There wasn't.

実施例2 基板として75μ哨のポリエチレンテレフタレートを用
い、その片面に厚み250OAのTa2O5の薄膜をス
パッタリング法により形成した。スパッタ条件は、カソ
ードとしてTa=Os、圧力2X 10−3Torr、
スバ’yり電圧2KV、周波数13.56MHzの高周
波を用い、基板温度は100℃である。
Example 2 Polyethylene terephthalate with a thickness of 75 μm was used as a substrate, and a thin film of Ta2O5 with a thickness of 250 OA was formed on one side of the substrate by sputtering. The sputtering conditions were Ta=Os as the cathode, pressure 2X 10-3 Torr,
A voltage of 2 KV and a high frequency of 13.56 MHz were used, and the substrate temperature was 100°C.

次に、基板のTa2O5薄膜のない面側に、実施例1と
同様の条件で第1図(b)に示されるスタが型のTFT
アレイを製作した。
Next, under the same conditions as in Example 1, a star-shaped TFT as shown in FIG.
I made an array.

かくして得られたTFTアレイは、基板としてガラス板
を用いたものと比較して何ら遜色がなく、しかも可撓性
があり薄型で、曲率半径71I1mまで湾曲させても特
性に変化が表れなかった。
The thus obtained TFT array was comparable to one using a glass plate as a substrate, was flexible and thin, and exhibited no change in characteristics even when curved to a radius of curvature of 71I1 m.

実施例3 基板として100μmのポリエーテルサル7オンを用い
、その両面にプラズマCVD法により原料ガスとしてシ
ラン及びエチレンを用いて常法により厚み1500人の
SiCの薄膜を形成した。
Example 3 A 100 .mu.m thick polyether sal 7on was used as a substrate, and a thin film of SiC of 1500 mm thick was formed on both sides of the substrate by a conventional method using silane and ethylene as raw material gases by plasma CVD.

SiCの組成はSiが80atm%であった。The composition of SiC was 80 atm % Si.

次に実施例1と同様の方法で第1図(e)に示されるス
タが型のTFTアレイを製作した。
Next, a star-shaped TFT array shown in FIG. 1(e) was manufactured in the same manner as in Example 1.

かくして得られたTFTアレイは、基板としてガラス板
を用いたものと比較して何ら遜色がなく、しかも可撓性
があり薄型で、曲率半径811−まで湾曲させても特性
に変化が表れなかった。
The thus obtained TFT array was comparable to one using a glass plate as a substrate, was flexible and thin, and showed no change in characteristics even when curved to a radius of curvature of 811-. .

比較例 AN、O,の薄膜を形成しない以外は、実施例1と全く
同様の処理を行い、ポリエチレンテレフタレートフィル
ムを用いてTFTアレイを製作した。
A TFT array was manufactured using a polyethylene terephthalate film by performing the same process as in Example 1, except that the thin films of Comparative Examples AN and O were not formed.

得られたアレイは、基板側を内側にして曲率半径501
Iln+にカールしており、又、オン・オフ比はソース
−ドレイン間電圧Vspが10V1ゲート電圧OV〜+
5Vの範囲で3桁以下、Ov〜+1017 18− ■の範囲で4桁以下で特性は良くなかった。
The resulting array has a radius of curvature of 501 with the substrate side inside.
It is curled to Iln+, and the on-off ratio is such that the source-drain voltage Vsp is 10V1 and the gate voltage OV~+
The characteristics were not good as it was less than 3 digits in the range of 5V and less than 4 digits in the range from Ov to +1017 18-2.

(g)発明の効果 本発明のTFTアレイはその基板の片面又は両面に光透
過性で、且つ電気絶縁性の薄膜を形成てなり、このよう
な基板を用いることで、可撓性のTFTアレイを製作す
るのが可能となり、液晶と裏面側の透明導電膜と組み合
わせることで、使用者に対し、凹型の表示面を有する反
射光を減少した液晶表示パネルの製作ができるのである
(g) Effects of the Invention The TFT array of the present invention is formed by forming a light-transmitting and electrically insulating thin film on one or both sides of the substrate, and by using such a substrate, a flexible TFT array can be obtained. By combining the liquid crystal with a transparent conductive film on the back side, users can create a liquid crystal display panel with a concave display surface and reduced reflected light.

又、基板をロール状に巻回した状態で連続して製造工程
にかけられるため、連続生産が可能となり、この結果、
生産コストを大幅に削減できると同時に、各プロセスを
真空雰囲気から大気下に取り出すことなく、継続して行
えるので7レイの管理が容易で製品歩留りが大幅に向上
する上、信頼性が高<、シかも特性の優れたアレイが得
られるのである。
In addition, since the substrate is rolled into a roll and subjected to the manufacturing process continuously, continuous production is possible.
It is possible to significantly reduce production costs, and at the same time, each process can be performed continuously without taking it out from the vacuum atmosphere to the atmosphere, making it easy to manage 7 rays, greatly improving product yield, and providing high reliability. Therefore, an array with excellent characteristics can be obtained.

又、本発明のTFTアレイは軽量、薄型のため、ポータ
プルな装置への応用に適した液晶表示用TFTアレイを
容易に製造できるなどの効果を奏するのである。
Further, since the TFT array of the present invention is lightweight and thin, it has the advantage that a TFT array for a liquid crystal display suitable for application to a portable device can be easily manufactured.

更に、基板、透明導電層及び液晶等の層をはさんで互に
張り合わされて成る積層フィルムを、適度に湾曲した形
状のアクリル樹脂等の成形パネルに重りて使用すること
もでき、この結果、湾曲させた液晶表示パネルの製作が
可能であるので極めて有用である。
Furthermore, a laminated film consisting of a substrate, a transparent conductive layer, a liquid crystal layer, etc. that are pasted together can also be used over a moderately curved shaped panel made of acrylic resin, etc., and as a result, This method is extremely useful because it allows the production of curved liquid crystal display panels.

【図面の簡単な説明】[Brief explanation of drawings]

pIS1図(a)〜第1図(c)及び第2図更に第3閃
並びに第4図はそれぞれ異なる本発明のvI膜トランジ
スタアレイの要部拡大断面図を示し、第1図(a)〜第
1図(e)はそれぞれスタが型薄膜トランジスタアレイ
の要部拡大断面図、第2図は他のスタガ型薄膜トランジ
スタアレイの要部拡大断面図、第3図及び第4図はそれ
ぞれ異なるコブラナ型薄膜トランジスタアレイの要部拡
大断面図を示す。 (1)・・・薄膜トランジスタアレイ、(2)・・・基
板、(3)・・・薄膜、(4)・・・ゲート電極、(5
)・・・ゲート絶縁膜、(6〉・・・半導体屑、(7)
・・・ソース電極、(8)・・・ドレイン電極。 1・・・薄膜トランジスタアレイ 2・・・基板 3・・・薄膜 4・・・ゲート電極 5・・・ゲート絶縁膜 6・・・半導体層 259
pIS1 Figures (a) to 1(c), Figure 2, Figure 3, and Figure 4 respectively show enlarged sectional views of main parts of different vI membrane transistor arrays of the present invention, and Figures 1(a) to 1(c). FIG. 1(e) is an enlarged cross-sectional view of a main part of a staggered thin film transistor array, FIG. 2 is an enlarged cross-sectional view of a main part of another staggered thin film transistor array, and FIGS. 3 and 4 are different cobrana thin film transistors. An enlarged cross-sectional view of the main part of the array is shown. (1) Thin film transistor array, (2) Substrate, (3) Thin film, (4) Gate electrode, (5
)...Gate insulating film, (6>...Semiconductor scrap, (7)
...source electrode, (8)...drain electrode. 1... Thin film transistor array 2... Substrate 3... Thin film 4... Gate electrode 5... Gate insulating film 6... Semiconductor layer 259

Claims (2)

【特許請求の範囲】[Claims] (1)透明高分子フィルム製の基板、該基板の片面に形
成されたSiO_x(xは1〜2)、ZrO_2、Al
_2、O_3、Ta_2O_5、SiC、TiC、Si
N又はTiNのうちの少なくとも1種からなる薄膜、該
薄膜の形成面側或いは該薄膜の形成面側と反対側に形成
された、ゲート電極、ゲート絶縁膜、半導体層及びソー
ス・ドレイン電極からなる薄膜トランジスタアレイ。
(1) A transparent polymer film substrate, SiO_x (x is 1 to 2), ZrO_2, and Al formed on one side of the substrate.
_2, O_3, Ta_2O_5, SiC, TiC, Si
A thin film made of at least one of N or TiN, a gate electrode, a gate insulating film, a semiconductor layer, and a source/drain electrode formed on the side where the thin film is formed or on the side opposite to the side where the thin film is formed. Thin film transistor array.
(2)透明高分子フィルム製の基板、該基板の両面に形
成されたSiO_x(xは1〜2)、ZrO_2、Al
_2O_3、Ta_2O_5、SiC、TiC、SiN
又はTiNのうちの少なくとも1種からなる薄膜、該薄
膜のいずれか片方の面上に形成された、ゲート電極、ゲ
ート絶縁膜、半導体層及びソース・ドレイン電極からな
る薄膜トランジスタアレイ。
(2) A transparent polymer film substrate, SiO_x (x is 1 to 2), ZrO_2, and Al formed on both sides of the substrate.
_2O_3, Ta_2O_5, SiC, TiC, SiN
or a thin film transistor array consisting of a thin film made of at least one kind of TiN, a gate electrode, a gate insulating film, a semiconductor layer, and a source/drain electrode formed on one side of the thin film.
JP34376389A 1989-12-28 1989-12-28 Thin film transistor array Pending JPH03203245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34376389A JPH03203245A (en) 1989-12-28 1989-12-28 Thin film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34376389A JPH03203245A (en) 1989-12-28 1989-12-28 Thin film transistor array

Publications (1)

Publication Number Publication Date
JPH03203245A true JPH03203245A (en) 1991-09-04

Family

ID=18364054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34376389A Pending JPH03203245A (en) 1989-12-28 1989-12-28 Thin film transistor array

Country Status (1)

Country Link
JP (1) JPH03203245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176417A1 (en) * 2011-06-24 2012-12-27 シャープ株式会社 Active matrix substrate and display device equipped with same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176417A1 (en) * 2011-06-24 2012-12-27 シャープ株式会社 Active matrix substrate and display device equipped with same

Similar Documents

Publication Publication Date Title
JP2637079B2 (en) Method of fabricating a thin film field effect transistor in an active matrix liquid crystal display
KR100241828B1 (en) Semiconductor device and manufacturing method thereof
US5319479A (en) Deposited multi-layer device with a plastic substrate having an inorganic thin film layer
EP0376982B1 (en) Liquid crystal light valve and associated bonding structure
EP0211402B1 (en) Process and structure for thin film transistor matrix addressed liquid crystal displays
CN100543539C (en) Method for manufacturing semi-reflective semi-transmitting liquid crystal display device
US20140138671A1 (en) Display substrate and method of manufacturing the same
JPH1039334A (en) Array substrate and liquid crystal display device
JP3121005B2 (en) Thin film semiconductor device, method of manufacturing the same, manufacturing apparatus, and image processing apparatus
CN102810558A (en) Thin film transistor, array substrate and preparation methods of thin film transistor and array substrate, and liquid crystal display
JPH03203245A (en) Thin film transistor array
JPH02192766A (en) Thin film semiconductor element
JP2002184242A (en) Substrate with electrode and method of manufacturing the substrate
JP2885458B2 (en) Thin film transistor
JPH06338613A (en) Manufacture of thin-film transistor
KR101322314B1 (en) Method of fabricating oxide thin film transistor
JPH07297404A (en) Manufacture of thin film transistor
JPH03116778A (en) Manufacture of active matrix substrate and manufacture of display device
JPH09146080A (en) Liquid crystal display device and its production
JP3086134B2 (en) Liquid crystal light valve manufacturing method
KR920003706B1 (en) Plate type thin film transistor and its manufacturing method
JP2986933B2 (en) Thin film stacking device
JPH1022505A (en) Thin film transistor array and its manufacture
JP3186285B2 (en) Thin-film two-terminal element
JPH03257829A (en) Manufacture of transparent insulating layer and indicator