JPH0319553B2 - - Google Patents

Info

Publication number
JPH0319553B2
JPH0319553B2 JP55176564A JP17656480A JPH0319553B2 JP H0319553 B2 JPH0319553 B2 JP H0319553B2 JP 55176564 A JP55176564 A JP 55176564A JP 17656480 A JP17656480 A JP 17656480A JP H0319553 B2 JPH0319553 B2 JP H0319553B2
Authority
JP
Japan
Prior art keywords
picture element
electrodes
electrode
layer
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55176564A
Other languages
English (en)
Other versions
JPS57100466A (en
Inventor
Isao Oota
Mamoru Takeda
Kazuo Eda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP55176564A priority Critical patent/JPS57100466A/ja
Publication of JPS57100466A publication Critical patent/JPS57100466A/ja
Publication of JPH0319553B2 publication Critical patent/JPH0319553B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 この発明は、各絵素のサイズが数mmないし数cm
オーダで、全表示面のサイズが数10cmないし数m
のオーダとなるような公共掲示等に使用される大
型のマトリツクス表示パネルの改良に関するもの
である。
一般に、マトリツクス表示パネルにおいては、
各絵素間でのクロストークを軽減するために、各
絵素に非直線抵抗素子やスイツチング素子が接続
されている。そして、このような非直線抵抗素子
やスイツチング素子を、表示パネルの裏面を形成
している基板上に配置するため、この基板にバリ
スタ基板を用いたり、薄膜トランジスタアレーが
形成されたガラス基板やMOS−FETもしくはダ
イオードアレーが形成されたシリコン基板が用い
られていた。
しかし、バリスタ基板やシリコン基板もしくは
表面に薄膜トランジスタアレーが形成されたガラ
ス基板等は、現時点で入手できるものは、そのサ
イズが小さく、例え大型化し得えたとしても非常
に高価である。また、表示面積が数mオーダとも
なるようなマトリツクス表示パネルにおける各絵
素のサイズは、数mmないし数cmというように、そ
の絵素密度が低く、時計や電卓等に使用される小
型のマトリツクス表示パネルのような稠密で高分
解能を要求されるものと同様な構成を採ること
は、高価なバリスタ基板やシリコン基板等の利用
効率の低下を招き、資源の浪費にもなると共に、
製造工程も高集積化された素子を作るのと同じよ
うな工程を必要とするので実用的ではない。
この発明の目的は、このような問題を解決する
ために、表示パネルを形成している各絵素の数に
相当する電極を全て絵素リード電極によつて表示
領域外に引き出し、高集積化された非直線性素子
のアレーと接続するように構成された大型のマト
リツクス表示パネルを提供することである。
次に、この発明のマトリツクス表示パネルを、
その実施例に基づいて説明する。第1図は、一般
的なマトリツクス表示パネルの電気的等価回路を
示す図であつて、行電極1(X1〜XM)および列
電極2(Y1〜YN)の各交点Aijには、非直線性素
子3および絵素4とが接続されている。この発明
においては、この各絵素に対して1個づつ必要と
なる非直線性素子3を、各絵素の裏面近傍に配置
するのではなく、表示パネルの表示領域外に設置
するために、各絵素および行電極、列電極は、第
2図に示されたように構成されている。
第2図は、この発明に係るマトリツクス表示パ
ネルの上面図であつて、ガラス等の透明絶縁基板
5の内層部には帯状の行電極6(X1〜XM)が設
けられ、また透明絶縁基板5の裏面には、例えば
電気泳動表示用分散層、液晶層、エレクトロクロ
ミツク層、EL層等の表示媒体層を介して絵素電
極A11〜AMNが設けられている。そして、表示領
域外部の絶縁基板5′上には、非直線性素子アレ
ーZ1〜ZNが形成されており、列電極7(X1
XM)と各行絵素とは、この非直線性素子アレー
Z1〜ZNを介して接続されている。
第3図は、第2図において一点鎖線で示された
1つの列部分の拡大図であつて、1個の列端子
Y5は、例えば櫛状凸起部8を有しており、非直
線性素子9を介して絵素リード群10に接続され
ている(第4図参照)。この絵素リード群10は、
絶縁層11の下側を通り、この絶縁層11に設け
られている小孔C1N…CMNを介して、絶縁層11
の表面の各絵素電極A1N…AMNに接続されている
(第5図および第6図参照)。
上述の非直線性アレーZ1〜ZNは、グレーズバ
リスタを使用することができ、この場合には絶縁
基板5′に設けられた列端子Y1〜YNの櫛状凸起部
8と絵素リード群10との上からグレーズバリス
タインキを印刷して形成することができる。ま
た、この非直線性素子アレーZ1〜ZNは、セラミ
ツクバリスタの板状体によつても形成することが
できる。さらに、この非直線性素子アレーZ1
ZNは、非直線性抵抗素子に限られることなく、
シリコン基板に形成されたダイオードもしくはツ
エナーダイオードまたはMOS−FETのアレーを
有すチツプでも良く、櫛状凸起部8と絵素リード
電極群10との間にグロー放電分解法等でアモル
フアスシリコンのP−Nジヤン層もしくはシヨツ
トキバリヤ層の薄膜を形成してもよい。
そして、上述のグレーズバリスタもしくはセラ
ミツクバリスタの板状体を使用する場合には、膜
厚方向に対向電極が形成されている方が非直線抵
抗係数が大きくなるので、第4図に示されたよう
に櫛状凸起部8と絵素リード群10との間で非直
線性抵抗素子を挾込む構造が望ましい。
このような固体デイバイスの非直線性素子以外
にも、櫛状凸起部8と絵素リード群10との間に
ネオンやアルゴン等の希ガスを充填して放電区間
を形成することも良い。この場合には、隣接した
電極対に放電が波及しないように電極ピツチを充
分にあけるか、隔壁を設ける必要がある。
これら非直線性素子としては、表示媒体層の特
性に応じて両方向性素子もしくは片方向性素子の
いずれかが選択されると共に、非直線抵抗素子を
使用する場合には、選択された絵素AijのXi,Yj
電極間にイオン信号が印加されたときに、絵素
Aijには十分なオン電圧が印加されはするが、他
の絵素電極の交点にはクロストークを起すような
電圧がかからない特性のものが選択される。
また、表示媒体層に液晶、電気泳動表示媒体も
しくはエレクトロクロミツクのように数ミリ秒も
の時間を要する応答性の遅い表示媒体を使用した
場合には、1回の走査で表示すべき絵素をオンさ
せるには少なくとも応答時間に対応するだけの通
電時間を必要とするので、絵素数が多い場合には
1フイールド走査するには時間がかかりすぎ、他
方、絵素自体にメモリ機能を持たない表示媒体を
使用した場合には、常に走査しただけではフリツ
カを起すことになる。このため、各絵素に対して
並列に蓄積容量を接続して、フイールド走査時間
の短縮や記憶性を持たせること、ならびに低電圧
駆動をも可能とするための機能を付加することが
行なわれている。
第5図および第6図は、このような機能を付加
するための構成を示すものである。図において、
透明絶縁基板5上に設けられている絵素リード電
極群10を覆つている絶縁層11上に第2の行電
極12が設けられており、この第2の行電極12
と絵素電極Aij(図ではA3N)との間に誘電体層1
3が形成されて、表示媒体を挾むべき片側基板が
構成されている。この第2の行電極12は、これ
と対応する第1の行電極と例えばパネル周辺部で
接続されており、絵素電極Aijと誘電体層13と
第2の行電極12とで、第5図における斜線で示
される各領域で蓄積容量を形成するコンデンサー
を構成している。
なお、これら絶縁層11および誘電体層13
は、有機もしくは無機の絶縁耐力の高い材料を印
刷、蒸着、スパツタリング、フイルムラミネート
等により形成されていると共に、絵素電極Aijと、
これと対応する絵素リード電極群10とを接続す
るための小孔Cijは、リフトオフ、フオトエツチ
ング等の技術もしくは予め印刷成膜によるなどし
て形成されている。また各電極Aij、絵素リード
電極群10等は、金属膜、導電ペースト、酸化ス
ズ、酸化インジウム等の透明電極材料を蒸着、印
刷、スパツタリング等の技術によつて形成されて
いる。そして、これらを構成する材料には、透過
型表示のように基板5の方から観察する形式の表
示パネルを構成する表示媒体の場合には、絶縁層
11、誘電体層13および絵素電極Aij、絵素リ
ード電極群10等および絶縁基板5′には光透過
性の材料が選定され、また絶縁基板5′側から見
る反射型パネルを構成するには、各層11,13
および電極Aij、絵素リード電極群10等は不透
明材料を使用することが可能であり、行電極およ
び絶縁基板だけを透明材料とすれば十分である。
この実施例においては、列側電極に接続されて
いる絵素リード電極群10は、一方向にのみ集約
されて導出され、かつこれと関連する非直線性素
子Z1〜ZNも片側にのみ集積化されているが、各
列に連なる絵素の数が多い場合には、絵素リード
電極群10を各列電極毎に交互に上、下に振り分
け、これに関連する非直線性素子も上、下に集積
化するのが望ましい。
以上説明したように、この発明のマトリツクス
表示パネルは、次のような優れた効果を奏するも
のである。
(イ) 基板と絵素電極間には絶縁層が設けられてお
り、各行の絵素電極は前記絶縁層に設けられた
コンタクト用の小孔を通して絵素リード電極に
接続されるようになつているから、絵素電極群
と絵素リード電極とを全く別の独立した、しか
も最も適した方法で能率的に形成することがで
き、製造工程の簡略化、合理化ができる。
(ロ) 絵素の数に対応する電極を絵素リード群によ
つて集約的に表示領域外に引き出して、この表
示領域外で非直線性素子と接続するように構成
しているから、本来機能的には微少面積で済む
非直線性素子のアレーを高集積化することが可
能となり、また、非直線性素子アレーを構成す
る材料の種類を従来技術で確立されたものから
選択できると共に、その使用量も少なくて済
む。
(ハ) 非直線性素子が外部接続されているので、非
直線性素子自体が故障した場合における交換が
容易であると共に、その厚みにも従来の積層型
におけるギヤツプ間の距離の制限もなく、基板
タイプに形成された非直線性素子も使用でき、
また表示媒体層に直接、接触しないので表示媒
体層と反応したり、これを汚染するなどの問題
も生せず、そのため非直線性素子を構成する材
料の選択度および表示媒体の寿命が大きくでき
る。
【図面の簡単な説明】
第1図は、各絵素に非直線性素子が接続されて
いるマトリツクス表示パネルの電気的等価回路を
示す図、第2図ないし第6図は、この発明に係る
マトリツクス表示パネルの実施例を示す図であつ
て、第2図は基本構成を示す上面図、第3図は第
2図に示された第5列における各電極部の部分拡
大上面図、第4図は第3図に示された非直線性素
子アレー部の拡大上面図、第5図は絵素に並列容
量が付加された場合の絵素電極部分における部分
拡大上面図、第6図は第5図の線P−P′における
断面構造を示すための断面図である。 1……行電極、2……列電極、3……非直線性
素子、4……絵素、5……透明絶縁基板、6……
行電極、7……列電極、8……櫛状凸起部、9…
…非直線性素子、10……絵素リード電極群、1
1……絶縁層、12……第2の行電極、13……
誘電体層、A11〜AMN……絵素(電極)、C1N〜CMN
……コンタクト用の小孔、Z1〜ZN……非直線性
素子アレー。

Claims (1)

  1. 【特許請求の範囲】 1 M個の第1の行電極の各々にN個の絵素電極
    が非直線性素子を介して接続され、かつ前記行電
    極と前記絵素電極間に表示媒体がはさまれたN行
    M列から成り、表示部にマトリツクス状に絵素を
    有するマトリツクス表示パネルにおいて、基板と
    前記絵素電極間には絶縁層が設けられており、各
    行のM個の絵素電極は前記絶縁層に設けられたコ
    ンタクト用の小孔を通して各々M個の絵素リード
    電極に接続され、前記絵素リード電極は表示パネ
    ル周辺部に導かれ、パネル表示領域の外に前記表
    示部とは独立に設けられた非直線性素子アレーを
    介して所定の列電極にそれぞれ接続されているこ
    とを特徴とするマトリツクス表示パネル。 2 絵素電極が設けられている側の基板に対し
    て、前記絶縁層と前記表示媒体層との間に第2の
    行電極および誘電体層とが順次形成されており、
    前記絵素電極は前記誘電体層および前記絶縁層と
    に形成されたコンタクト用の小孔を通して前記リ
    ード電極に接続されていると共に、第1の行電極
    と第2の行電極とが電気的に接続されており、前
    記第2の行電極と前記絵素電極と、これら両電極
    間の誘電体層とで形成されたコンデンサが、これ
    に関連する絵素に対する付加的並列容量として作
    用することを特徴とする特許請求の範囲の第1項
    記に記載されたマトリツクス表示パネル。 3 前記表示媒体が、液晶層、電気泳動分散層、
    エレクトロルミネセツンス層、エレクトロクロミ
    ツク層の内のいずれか1つで形成されていること
    を特徴とする特許請求の範囲の第1項もしくは第
    2項に記載されたマトリツクス表示パネル。 4、前記パネル表示領域の外に前記表示部とは独
    立に設けられた前記非直線性素子が、グレーズバ
    リスタ、セラミツクバリスタ薄板、P−N接合も
    しくはシヨツトキバリヤ層を有する半導体薄膜、
    ダイオードもしくはツエナーダイオードアレーが
    形成された液晶シリコンチツプ、布ガス放電素子
    アレーの内のいずれか1つで構成されていること
    を特徴とする特許請求の範囲の第1項ないし第3
    項の内のいずれか1項に記載されたマトリツクス
    表示パネル。
JP55176564A 1980-12-16 1980-12-16 Matrix display panel Granted JPS57100466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55176564A JPS57100466A (en) 1980-12-16 1980-12-16 Matrix display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55176564A JPS57100466A (en) 1980-12-16 1980-12-16 Matrix display panel

Publications (2)

Publication Number Publication Date
JPS57100466A JPS57100466A (en) 1982-06-22
JPH0319553B2 true JPH0319553B2 (ja) 1991-03-15

Family

ID=16015769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55176564A Granted JPS57100466A (en) 1980-12-16 1980-12-16 Matrix display panel

Country Status (1)

Country Link
JP (1) JPS57100466A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318335A (ja) * 1986-07-10 1988-01-26 Tokuyama Soda Co Ltd エレクトロクロミツクデイスプレイ素子

Also Published As

Publication number Publication date
JPS57100466A (en) 1982-06-22

Similar Documents

Publication Publication Date Title
CA1242783A (en) Displays and subassemblies having improved pixel electrodes
US4024626A (en) Method of making integrated transistor matrix for flat panel liquid crystal display
CA1262954A (en) Displays and subassemblies having optimized capacitance
US4728172A (en) Subassemblies for displays having pixels with two portions and capacitors
US20010045934A1 (en) Printable electronic display
US8593604B2 (en) Electrode structure which supports self alignment of liquid deposition of materials
KR960015017A (ko) 컬러표시장치
US5525867A (en) Electroluminescent display with integrated drive circuitry
JPH0535207A (ja) El駆動装置
US4820024A (en) Active matrix display
US2922076A (en) Display device
US4709992A (en) Liquid crystal matrix display device having opposed diode rings on substrates
US5508765A (en) Matrix-addressed type display device
JPH0244317A (ja) 補助容量を有する液晶表示装置
US5295008A (en) Color LCD panel
US4532454A (en) Electroluminescent display having dark field semiconducting layer
US5909261A (en) Plasma addressed electro-optical display
JPH0319553B2 (ja)
JPH0230019B2 (ja)
US3807036A (en) Direct current electroluminescent panel using amorphus semiconductors for digitally addressing alpha-numeric displays
JPH01277217A (ja) アクティブマトリックス型液晶表示素子アレイ
JPH0752266B2 (ja) 反射型液晶表示デバイス
JPH0230020B2 (ja)
US3073992A (en) Display device
JPH0617954B2 (ja) 液晶表示素子