JPH03195094A - 回路装置のシールド構造 - Google Patents
回路装置のシールド構造Info
- Publication number
- JPH03195094A JPH03195094A JP33607189A JP33607189A JPH03195094A JP H03195094 A JPH03195094 A JP H03195094A JP 33607189 A JP33607189 A JP 33607189A JP 33607189 A JP33607189 A JP 33607189A JP H03195094 A JPH03195094 A JP H03195094A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- conductive film
- coating layer
- circuit board
- insulating coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000011247 coating layer Substances 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 6
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012120 mounting media Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、回路基板に複数の電子部品が実装される混
成集積回路等に用いられる回路装置のシールド構造に関
する。
成集積回路等に用いられる回路装置のシールド構造に関
する。
従来、混成集積回路等の回路装置では、実装される回路
に応じてシールドが必要となるが、そのシールドにはシ
ールドケースとして、例えば、金属ケースに回路装置を
収容して外部回路との静電的又は磁気的に遮断する方法
が取られている。
に応じてシールドが必要となるが、そのシールドにはシ
ールドケースとして、例えば、金属ケースに回路装置を
収容して外部回路との静電的又は磁気的に遮断する方法
が取られている。
ところで、金属ケースでは、金属板で内蔵すべき回路装
置に対応する形状や容積等を持つ形態に金型等を用いて
成形加工するため、製造コストが高くなる。また、金属
ケースを用いた場合には、内蔵される回路装置の部品と
の絶縁間隔が必要となるので、その体積が大きくなり、
装置全体の小型化を妨げる。そして、金属ケースを回路
基板に取り付ける場合には、金属ケースに形成した接続
爪を回路基板に貫通させた後、回路基板上の導体パター
ンに半田付けして固定する等の手数があった。
置に対応する形状や容積等を持つ形態に金型等を用いて
成形加工するため、製造コストが高くなる。また、金属
ケースを用いた場合には、内蔵される回路装置の部品と
の絶縁間隔が必要となるので、その体積が大きくなり、
装置全体の小型化を妨げる。そして、金属ケースを回路
基板に取り付ける場合には、金属ケースに形成した接続
爪を回路基板に貫通させた後、回路基板上の導体パター
ンに半田付けして固定する等の手数があった。
このため、回路装置の表面部を絶縁被覆層で覆い、その
表面に導電性皮膜を設置してシールド構造とする回路装
置のシールド構造が提案されている。
表面に導電性皮膜を設置してシールド構造とする回路装
置のシールド構造が提案されている。
そこで、この発明は、回路装置の絶縁被覆と一体化され
たシールド構造を成す導電性皮膜及び端子リードを電気
的に接続してシールド効果を高めた回路装置のシールド
構造の提供を目的とする。
たシールド構造を成す導電性皮膜及び端子リードを電気
的に接続してシールド効果を高めた回路装置のシールド
構造の提供を目的とする。
即ち、この発明の回路装置のシールド構造は、回路基板
(14)に複数の電子部品(181,182・・・18
N)を実装するとともに、端子リード(40,41,4
2・・・4N)を取り付番才だ回路装置(2)と、前記
端子リードに前記回路基板に設置されている導体パター
ン(8)を介して接続され、かつ、前記回路基板上に突
設された接続子(基準電位点接続用のピン10)と、前
記回路装置の周面に前記端子リード及び前記接続子を露
出させて設置した絶縁被覆層(6)と、前記絶縁被覆層
の周面に設置されて前記接続子に電気的に接続された導
電性皮膜(12)とを備えたことを特徴とする。
(14)に複数の電子部品(181,182・・・18
N)を実装するとともに、端子リード(40,41,4
2・・・4N)を取り付番才だ回路装置(2)と、前記
端子リードに前記回路基板に設置されている導体パター
ン(8)を介して接続され、かつ、前記回路基板上に突
設された接続子(基準電位点接続用のピン10)と、前
記回路装置の周面に前記端子リード及び前記接続子を露
出させて設置した絶縁被覆層(6)と、前記絶縁被覆層
の周面に設置されて前記接続子に電気的に接続された導
電性皮膜(12)とを備えたことを特徴とする。
複数の電子部品が設置されているとともに、端子リード
が取り付けられた回路装置の周面に絶縁被覆層が設置さ
れている。接続子は、端子リードに回路基板上の導体パ
ターンを通して電気的に接続されて回路基板に突設され
、その先端部を絶縁被覆層から露出させる。そして、絶
縁被覆層の表面に導電性皮膜が形成され、この導電性皮
膜を接続子に接触させて絶縁被覆層上に形成すれば、絶
縁被覆層は接続子及び導体パターンを通じて端子リード
に接続される。そこで、回路装置は、その表面の導電性
皮膜によってシールドが構成され、端子リードを通じて
回路装置の表面を導電性皮膜で等電位面化することがで
き、シールド効果の向上が図られる。
が取り付けられた回路装置の周面に絶縁被覆層が設置さ
れている。接続子は、端子リードに回路基板上の導体パ
ターンを通して電気的に接続されて回路基板に突設され
、その先端部を絶縁被覆層から露出させる。そして、絶
縁被覆層の表面に導電性皮膜が形成され、この導電性皮
膜を接続子に接触させて絶縁被覆層上に形成すれば、絶
縁被覆層は接続子及び導体パターンを通じて端子リード
に接続される。そこで、回路装置は、その表面の導電性
皮膜によってシールドが構成され、端子リードを通じて
回路装置の表面を導電性皮膜で等電位面化することがで
き、シールド効果の向上が図られる。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第1図は、この発明の回路装置のシールド構造の一実施
例を示す。
例を示す。
回路装置2には、複数の端子リード40.41.42・
・・4Nが形成されており、この実施例では端子リード
40がアースや基準電位点に接続される基準電位用端子
に設定されている2回路装置2の表面部は絶縁性合成樹
脂等からなる絶縁被覆層6で覆われ、この絶縁被覆層6
には、端子リード40に導体パターン8を通じて電気的
に接続された接続子としての基準電位点接続用のピン1
0とともに端子リード40.41〜4Nが引き出されて
いる。そして、端子リード41〜4Nを避け、端子リー
ド40及びピン10と接触させた導電性皮膜I2が絶縁
被覆層6の表面に形成されている。
・・4Nが形成されており、この実施例では端子リード
40がアースや基準電位点に接続される基準電位用端子
に設定されている2回路装置2の表面部は絶縁性合成樹
脂等からなる絶縁被覆層6で覆われ、この絶縁被覆層6
には、端子リード40に導体パターン8を通じて電気的
に接続された接続子としての基準電位点接続用のピン1
0とともに端子リード40.41〜4Nが引き出されて
いる。そして、端子リード41〜4Nを避け、端子リー
ド40及びピン10と接触させた導電性皮膜I2が絶縁
被覆層6の表面に形成されている。
また、回路装置2には、第2図に示すように、任意の電
子部品を実装する実装媒体としての回路基板14が設置
され、この回路基板14の表面には特定の回路を構成す
るためのアースパターンとしての導体パターン8ととも
に、他の複数の導体パターン16が形成されており、そ
の導体パターン16上にコンデンサやIC等の複数の電
子部品181.182・・・18Nが固着されていると
ともに、各電極との電気的な接続が行われている。
子部品を実装する実装媒体としての回路基板14が設置
され、この回路基板14の表面には特定の回路を構成す
るためのアースパターンとしての導体パターン8ととも
に、他の複数の導体パターン16が形成されており、そ
の導体パターン16上にコンデンサやIC等の複数の電
子部品181.182・・・18Nが固着されていると
ともに、各電極との電気的な接続が行われている。
また、導体パターン8には、端子リード40が取り付け
られているとともに、回路基板14上でピン10が取り
付けられ、それぞれ半田20によって電気的に接続され
ている。また、回路基板I4の端部の導体パターン16
上には、第3図に示すように、端子リード41〜4Nが
取り付けられ、それぞれ半田20によって電気的に接続
されている。なお、22はソルダーレジストである。
られているとともに、回路基板14上でピン10が取り
付けられ、それぞれ半田20によって電気的に接続され
ている。また、回路基板I4の端部の導体パターン16
上には、第3図に示すように、端子リード41〜4Nが
取り付けられ、それぞれ半田20によって電気的に接続
されている。なお、22はソルダーレジストである。
そして、絶縁被覆層6の表面に形成されている導電性皮
膜12は、絶縁被覆層6から突出しているピン10を覆
って形成され名ので、そのピンIOに電気的に接続され
るとともに、端子リード40の一部に密着して電気的に
接続され、また、各端子リード41〜4Nに非接触状態
となるように形成されている。
膜12は、絶縁被覆層6から突出しているピン10を覆
って形成され名ので、そのピンIOに電気的に接続され
るとともに、端子リード40の一部に密着して電気的に
接続され、また、各端子リード41〜4Nに非接触状態
となるように形成されている。
このような構成とすれば、回路装置2の表面が絶縁被覆
層6によって電気的に絶縁されるとともに導電性皮膜1
2で覆われ、この導電性皮膜12を以てシールドが実現
されている。そして、導電0及び導体パターン8を通じ
て端子リード40に接続されている。そこで、端子リー
ド40を通じて導電性皮膜12を基準電位や接地点に接
続することにより、回路装置2の周面部を導電性皮膜1
2を通して等電位面で包囲することができ、静電的、磁
気的に隣接する外部回路との間を遮蔽することができる
。
層6によって電気的に絶縁されるとともに導電性皮膜1
2で覆われ、この導電性皮膜12を以てシールドが実現
されている。そして、導電0及び導体パターン8を通じ
て端子リード40に接続されている。そこで、端子リー
ド40を通じて導電性皮膜12を基準電位や接地点に接
続することにより、回路装置2の周面部を導電性皮膜1
2を通して等電位面で包囲することができ、静電的、磁
気的に隣接する外部回路との間を遮蔽することができる
。
また、このようなシールド構造では、回路装置2に一体
的に絶縁被覆層6が設置され、その表面に導電性皮膜1
2が形成されるので、従来の金属ケースを用いた場合の
ような金属板の成形による形態的な無駄がなく、最適な
シールド構造が実現できる。そして、導電性皮膜12に
よってシールドが構成されるため、金属ケースの場合の
成形作業や金型が不要であり、回路基板に実装する場合
にも、金属ケースに予め接続爪を形成してそれを接続す
る等の手数も全く不要となるので、製造コストの低減を
図ることができる。
的に絶縁被覆層6が設置され、その表面に導電性皮膜1
2が形成されるので、従来の金属ケースを用いた場合の
ような金属板の成形による形態的な無駄がなく、最適な
シールド構造が実現できる。そして、導電性皮膜12に
よってシールドが構成されるため、金属ケースの場合の
成形作業や金型が不要であり、回路基板に実装する場合
にも、金属ケースに予め接続爪を形成してそれを接続す
る等の手数も全く不要となるので、製造コストの低減を
図ることができる。
そして、絶縁被覆層6は、モールド用樹脂として、エポ
キシ変性フェノール樹脂、エポキシ樹脂、シリコーン、
ポリビニル、ポリブタジェン等の何れか又はそれらの2
以上を組み合わせて形成することができる。
キシ変性フェノール樹脂、エポキシ樹脂、シリコーン、
ポリビニル、ポリブタジェン等の何れか又はそれらの2
以上を組み合わせて形成することができる。
また、導電性皮膜12は、導体ペーストとしてCuペー
スト等を用いて形成することができ、その他の方法とし
て、絶縁被覆層6の上に触媒を付与して無電解メツキ処
理により形成することもできる。
スト等を用いて形成することができ、その他の方法とし
て、絶縁被覆層6の上に触媒を付与して無電解メツキ処
理により形成することもできる。
さらに、図示しないが、導電性皮膜12の上にニッケル
メッキ等・によって金属層を形成し、又は、絶縁被覆層
を形成してもよくシこのようにすれば、導電性皮膜12
を損傷から保護することができる。
メッキ等・によって金属層を形成し、又は、絶縁被覆層
を形成してもよくシこのようにすれば、導電性皮膜12
を損傷から保護することができる。
以上説明したように、この発明によれば、回路装置の絶
縁被覆層の表面に導電性皮膜を形成してシールド構造と
するとともに、端子リードに回路基板に突設された接続
子及び導体パターンを通じて導電性皮膜と電気的に接続
されているので、回路装置の表面に沿って設置された導
電性皮膜によってシールド効果が高められ、シールドケ
ースを除いてシールド構造の簡略化及び小型化とともに
、低コスト化を図ることができる。
縁被覆層の表面に導電性皮膜を形成してシールド構造と
するとともに、端子リードに回路基板に突設された接続
子及び導体パターンを通じて導電性皮膜と電気的に接続
されているので、回路装置の表面に沿って設置された導
電性皮膜によってシールド効果が高められ、シールドケ
ースを除いてシールド構造の簡略化及び小型化とともに
、低コスト化を図ることができる。
第1図はこの発明の回路装置のシールド構造の一実施例
を示す平面図、 第2図は第1図に示した回路装置のシールド構造の■−
■線断面図、 第3図は第1図に示した回路装置のシールド構造の■−
■線断面図である。 2・・・回路装置 6・・・絶縁被覆層 8・・・導体パターン 10・・・ビン(接続子) 12・・・導電性皮膜 14・・・回路基板 40.4142・・・4N・・・端子リード181.1
82・・・18N・・・電子部品第3図 (第1図の■−■線断面)
を示す平面図、 第2図は第1図に示した回路装置のシールド構造の■−
■線断面図、 第3図は第1図に示した回路装置のシールド構造の■−
■線断面図である。 2・・・回路装置 6・・・絶縁被覆層 8・・・導体パターン 10・・・ビン(接続子) 12・・・導電性皮膜 14・・・回路基板 40.4142・・・4N・・・端子リード181.1
82・・・18N・・・電子部品第3図 (第1図の■−■線断面)
Claims (1)
- 【特許請求の範囲】 回路基板に複数の電子部品を実装するとともに、端子
リードを取り付けた回路装置と、前記端子リードに前記
回路基板に設置されている導体パターンを介して接続さ
れ、かつ、前記回路基板上に突設された接続子と、 前記回路装置の周面に前記端子リード及び前記接続子を
露出させて設置した絶縁被覆層と、前記絶縁被覆層の周
面に設置されて前記接続子に電気的に接続された導電性
皮膜と、 を備えたことを特徴とする回路装置のシールド構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33607189A JPH03195094A (ja) | 1989-12-25 | 1989-12-25 | 回路装置のシールド構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33607189A JPH03195094A (ja) | 1989-12-25 | 1989-12-25 | 回路装置のシールド構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03195094A true JPH03195094A (ja) | 1991-08-26 |
Family
ID=18295395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33607189A Pending JPH03195094A (ja) | 1989-12-25 | 1989-12-25 | 回路装置のシールド構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03195094A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442521A (en) * | 1991-09-19 | 1995-08-15 | Nokia Mobile Phones Ltd. | Circuit board assembly |
WO2006033323A1 (ja) * | 2004-09-21 | 2006-03-30 | Olympus Corporation | 電子装置および被検体内導入システム |
-
1989
- 1989-12-25 JP JP33607189A patent/JPH03195094A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442521A (en) * | 1991-09-19 | 1995-08-15 | Nokia Mobile Phones Ltd. | Circuit board assembly |
WO2006033323A1 (ja) * | 2004-09-21 | 2006-03-30 | Olympus Corporation | 電子装置および被検体内導入システム |
JP2006087523A (ja) * | 2004-09-21 | 2006-04-06 | Olympus Corp | 電子装置および被検体内導入システム |
EP1795124A1 (en) * | 2004-09-21 | 2007-06-13 | Olympus Corporation | Electronic apparatus and introduction system into sample under test |
EP1795124A4 (en) * | 2004-09-21 | 2009-11-11 | Olympus Corp | ELECTRONIC APPARATUS AND SYSTEM FOR INTRODUCING IN A SAMPLE TESTED |
US8715163B2 (en) | 2004-09-21 | 2014-05-06 | Olympus Corporation | Electronic apparatus with noise shielding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3879936B2 (ja) | シールドハウジングおよびシールドハウジング製造方法 | |
US7261596B2 (en) | Shielded semiconductor device | |
US5414220A (en) | Flexible wiring cable | |
US7010858B2 (en) | Method of fabricating a shielded zero insertion force socket | |
JPH03195094A (ja) | 回路装置のシールド構造 | |
JP3853373B2 (ja) | 電気回路及び制御装置 | |
JPH06283883A (ja) | シールド基板 | |
JPH03190196A (ja) | 回路装置のシールド構造 | |
JPS60128643A (ja) | 集積回路周辺における電磁妨害および/または電磁ノイズ防止装置 | |
JP3071893B2 (ja) | ノイズフィルタ付コネクタ | |
JPS62235799A (ja) | 混成集積回路装置 | |
KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
JPH03179796A (ja) | ハイブリッド集積回路 | |
JP2013069781A (ja) | 電子装置 | |
JP3425085B2 (ja) | コネクタ、並びにそのコネクタの取付構造 | |
JPH0668920A (ja) | ケーブル用コネクタ | |
JPH0336061Y2 (ja) | ||
JPH0427131A (ja) | 電子部品搭載用基板 | |
JPH0729585Y2 (ja) | Emi対策用回路基板の接続構造 | |
JP3701242B2 (ja) | 接続システム | |
JP2827950B2 (ja) | 混成集積回路装置 | |
JPH0442598A (ja) | 高周波部品とその製造方法 | |
JPH11284291A (ja) | 回路基板およびこの回路基板を搭載した液晶表示装置 | |
JPH0876889A (ja) | 情報処理装置と周辺装置との接続構造 | |
JPH0638478Y2 (ja) | ハイブリッドic装置 |