JPH03192834A - Ｐｃｍ多重化装置 - Google Patents
Ｐｃｍ多重化装置Info
- Publication number
- JPH03192834A JPH03192834A JP33436089A JP33436089A JPH03192834A JP H03192834 A JPH03192834 A JP H03192834A JP 33436089 A JP33436089 A JP 33436089A JP 33436089 A JP33436089 A JP 33436089A JP H03192834 A JPH03192834 A JP H03192834A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- primary group
- circuit
- frequency dividing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期式データを扱うＰＣＭ多重化装置に関する
。
。
従来のＰＣＭ多重化装置は、多重化された同期式データ
を分離する際、予め設定されな分周比を持つ分周手段に
より周波数同期用の発信手段がら一義的に分周を行い送
信源同期式データのデータ速度を得る構成となっていた
。
を分離する際、予め設定されな分周比を持つ分周手段に
より周波数同期用の発信手段がら一義的に分周を行い送
信源同期式データのデータ速度を得る構成となっていた
。
上述した従来のＰＣＭ多重化装置は、多重化された同期
式データを分離する際、予め設定されな分周比を持つ分
周手段により周波数同期用の発信手段から一義的に分周
を行い送信源同期式データのデータ速度を得る構成とな
っているので、１本の１次群多重化信号を１次群レベル
で複数本に分岐し、複数の同一の１次群ＰＣＭ多重化信
号によりその分岐後の１次群多重化信号から多重化され
た同期式データを分離した場合、分離された同期式デー
タの位相関係がそれぞれのＰＣＭ多重化装置間で異なる
ため、サイマルキャスト等の応用分野へ適用できないと
いう欠点を有している。
式データを分離する際、予め設定されな分周比を持つ分
周手段により周波数同期用の発信手段から一義的に分周
を行い送信源同期式データのデータ速度を得る構成とな
っているので、１本の１次群多重化信号を１次群レベル
で複数本に分岐し、複数の同一の１次群ＰＣＭ多重化信
号によりその分岐後の１次群多重化信号から多重化され
た同期式データを分離した場合、分離された同期式デー
タの位相関係がそれぞれのＰＣＭ多重化装置間で異なる
ため、サイマルキャスト等の応用分野へ適用できないと
いう欠点を有している。
本発明のＰＣＭ多重化装置は、同期式データ回線終端機
能を持つ１次群のＰＣＭ多重化装置において、多重化同
期式データの受信分離部に受信１次群多重化信号を一時
記憶する一時記憶手段と、前記受信１次群多重化信号を
前記一時記憶手段に書き込むためのクロックを発生する
第１の分周手段と、前記一時記憶手段に書き込まれた受
信１次群多重化信号を読み出すためのクロックを発生す
る第２の分周手段と、前記第１の分周手段のクロックを
計数し前記第２の分周手段を制御する第１の制御手段と
、多重化されたデータ信号速度のＮ１倍（Ｎ１は正整数
）のクロックを発生するエツジコントロール型位相比較
器を有する位相制御ループと、前記Ｎ１倍のクロックを
１／Ｎ２（Ｎ２は正整数）に分周する第３の分周手段と
、前記受信１次群多重化信号を分離するに必要なチャネ
ル位置指定パルスを基に前記第３の分周手段を制御する
第２の制御手段とを有している。
能を持つ１次群のＰＣＭ多重化装置において、多重化同
期式データの受信分離部に受信１次群多重化信号を一時
記憶する一時記憶手段と、前記受信１次群多重化信号を
前記一時記憶手段に書き込むためのクロックを発生する
第１の分周手段と、前記一時記憶手段に書き込まれた受
信１次群多重化信号を読み出すためのクロックを発生す
る第２の分周手段と、前記第１の分周手段のクロックを
計数し前記第２の分周手段を制御する第１の制御手段と
、多重化されたデータ信号速度のＮ１倍（Ｎ１は正整数
）のクロックを発生するエツジコントロール型位相比較
器を有する位相制御ループと、前記Ｎ１倍のクロックを
１／Ｎ２（Ｎ２は正整数）に分周する第３の分周手段と
、前記受信１次群多重化信号を分離するに必要なチャネ
ル位置指定パルスを基に前記第３の分周手段を制御する
第２の制御手段とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、本実施例は受信１次群多重化信号の入
力端子１０１と、受信１次群多重化信号から抽出した受
信クロックの入力端子１０２と、受信１次群多重化信号
を分離するに必要な８ｋＨｚ周期のチャネル位置指定パ
ルスの入力端子１０３と、リセット情報の入力端子１０
４と、受信データの出力端子１０５と、受信信号エレメ
ントタイミングの出力端子１０６と、ファーストイン・
ファーストアウトメモリ（以後Ｆ Ｉ ＦＯＭと記する
）１０７と、カウンタ回路１０８．１０９と、制御回路
１１０，１１４とエツジコントロール型位相比較器を有
する位相制御ループく以下ＰＬＬ回路と記す）１１１と
、分周回路１１２，１１３と、フリップフロップ（以下
Ｆ／Ｆと記す）１１５と、レベル変換回路１１６゜１１
７とを有して構成している。
力端子１０１と、受信１次群多重化信号から抽出した受
信クロックの入力端子１０２と、受信１次群多重化信号
を分離するに必要な８ｋＨｚ周期のチャネル位置指定パ
ルスの入力端子１０３と、リセット情報の入力端子１０
４と、受信データの出力端子１０５と、受信信号エレメ
ントタイミングの出力端子１０６と、ファーストイン・
ファーストアウトメモリ（以後Ｆ Ｉ ＦＯＭと記する
）１０７と、カウンタ回路１０８．１０９と、制御回路
１１０，１１４とエツジコントロール型位相比較器を有
する位相制御ループく以下ＰＬＬ回路と記す）１１１と
、分周回路１１２，１１３と、フリップフロップ（以下
Ｆ／Ｆと記す）１１５と、レベル変換回路１１６゜１１
７とを有して構成している。
次に、本実施例の動作について説明する。
カウンタ回路１０８は入力端子１０２からの受信クロッ
クと入力端子１０３からのチャネル位置指定パルスによ
り生成した書き込みクロ・ンクにより、入力端子１０１
からの受信１次群多重化信号内のチャネル位置指定パル
スにより指定された多重化された同期式データの部分の
みＦ Ｉ ＦＯＭ１０７へ順次書き込む。エツジコント
ロール型の位相比較器を持つＰＬＬ回路１１１は多重化
同期式データのデータ速度のＮ１倍（Ｎｌは正整数）の
クロックを発生する。ＰＬＬ回路１１１の出力クロック
の変化点はエツジコントロール型位相比較器が分周回路
１１２で１／Ｎ５（Ｎ３は正整数〉に分周されたクロッ
クとチャネル位置指定パルスとを位相比較するため、チ
ャネル位置指定パルスと同位相となる。分周回路１１３
は予め設定された分周比Ｎ２（Ｎ２は正整数）に従い、
ＰＬＬ回路１１１の出力クロックから多重化同期式デー
タのデータ速度に合致したクロックを生成する。
クと入力端子１０３からのチャネル位置指定パルスによ
り生成した書き込みクロ・ンクにより、入力端子１０１
からの受信１次群多重化信号内のチャネル位置指定パル
スにより指定された多重化された同期式データの部分の
みＦ Ｉ ＦＯＭ１０７へ順次書き込む。エツジコント
ロール型の位相比較器を持つＰＬＬ回路１１１は多重化
同期式データのデータ速度のＮ１倍（Ｎｌは正整数）の
クロックを発生する。ＰＬＬ回路１１１の出力クロック
の変化点はエツジコントロール型位相比較器が分周回路
１１２で１／Ｎ５（Ｎ３は正整数〉に分周されたクロッ
クとチャネル位置指定パルスとを位相比較するため、チ
ャネル位置指定パルスと同位相となる。分周回路１１３
は予め設定された分周比Ｎ２（Ｎ２は正整数）に従い、
ＰＬＬ回路１１１の出力クロックから多重化同期式デー
タのデータ速度に合致したクロックを生成する。
制御回路１１４はＰＬＬ回路１１１の出力クロックとチ
ャネル位置指定パルスにより８ｋＨｚ間隔の制御パルス
を発生し分周回路１１３をリセットするため、分周回路
１１３からのクロックはチャネル位置指定パルスと常に
同位相となる。チャネル位置指定パルスは受信１次群多
重化信号を構成している１次群フレームに同期したパル
スであり、同一の装置間で同一の１次群多重化信号受信
した場合、装置間では同一位相となる。
ャネル位置指定パルスにより８ｋＨｚ間隔の制御パルス
を発生し分周回路１１３をリセットするため、分周回路
１１３からのクロックはチャネル位置指定パルスと常に
同位相となる。チャネル位置指定パルスは受信１次群多
重化信号を構成している１次群フレームに同期したパル
スであり、同一の装置間で同一の１次群多重化信号受信
した場合、装置間では同一位相となる。
カウンタ回路１０９は分周回路１１３の出力クロックに
よりＦ Ｉ ＦＯＭＩ ０７に書き込まれた内容を順次
読み出すためのクロックを生成する。制御回路１１０は
カウンタ回路１０８からの書き込みクロックを予め設定
された回数まで計数した後、カウンタ回路１０９を動作
させる。制御回路１１０は電源投入時のリセット及び受
信１次群多重化信号の入力障害時にリセット情報入力端
子１０４からの信号によりリセットされる。このため同
一のＰＣＭ多重化装置間では、Ｆ Ｉ ＦＯＭ１０７内
の遅延量も同じとなる。
よりＦ Ｉ ＦＯＭＩ ０７に書き込まれた内容を順次
読み出すためのクロックを生成する。制御回路１１０は
カウンタ回路１０８からの書き込みクロックを予め設定
された回数まで計数した後、カウンタ回路１０９を動作
させる。制御回路１１０は電源投入時のリセット及び受
信１次群多重化信号の入力障害時にリセット情報入力端
子１０４からの信号によりリセットされる。このため同
一のＰＣＭ多重化装置間では、Ｆ Ｉ ＦＯＭ１０７内
の遅延量も同じとなる。
ＦＩＦＯＭ１０７から送信源の同期式データのデータ速
度で読みだされた信号は、分周回路１１３からのクロッ
クで、Ｆ／Ｆ １１５により受信信号エレメントタイミ
ングとの位相合わせが行われた後、レベル変換回路１１
６でデータ端末装置との電気的条件に合うよう変換され
出力端子１０５から受信データとして出力される。また
分周回路１１３の出力クロックも同様に、レベル変換回
路１１７で電気的条件の変換を受け、出力端子１０６か
ら受信信号エレメントタイミングとして出力される。
度で読みだされた信号は、分周回路１１３からのクロッ
クで、Ｆ／Ｆ １１５により受信信号エレメントタイミ
ングとの位相合わせが行われた後、レベル変換回路１１
６でデータ端末装置との電気的条件に合うよう変換され
出力端子１０５から受信データとして出力される。また
分周回路１１３の出力クロックも同様に、レベル変換回
路１１７で電気的条件の変換を受け、出力端子１０６か
ら受信信号エレメントタイミングとして出力される。
以上説明したように本発明は、多重化同期式データの受
信分離部に受信１次群多重化信号を一時記憶する一時記
憶手段と、前記受信１次群多重化信号を前記一時記憶手
段に書き込むためのクロックを発生する第１の分周手段
と、前記一時記憶手段に書き込まれた受信１次群多重化
信号を読み出すためのクロックを発生する第２の分周手
段と、前記第１の分周手段のクロックを計数し前記第２
の分周手段を制御する第１の制御手段と、多重化された
データ信号速度のＮ１倍のクロックを発生ずるエツジコ
ントロール型位相比較器を有する位相制御ループと、前
記Ｎ１倍のクロックを１／Ｎ２に分周する第３の分周手
段と、前記受信１次群多重化信号を分離するに必要なチ
ャネル位置指定パルスを基に前記第３の分周手段を制御
する第２の制御手段とを有することにより、１本の１次
群多重化信号を１次群レベルで複数本に分岐し、複数の
同一の１次群ＰＣＭ多重化装置によりその分岐後の１次
群多重化信号から多重化された同期式データを分離した
場合でも、それぞれの分離された同期式データ間の位相
関係を常に一致させることができるのでサイマルキャス
ト等の応用分野へ適用できる効果がある。
信分離部に受信１次群多重化信号を一時記憶する一時記
憶手段と、前記受信１次群多重化信号を前記一時記憶手
段に書き込むためのクロックを発生する第１の分周手段
と、前記一時記憶手段に書き込まれた受信１次群多重化
信号を読み出すためのクロックを発生する第２の分周手
段と、前記第１の分周手段のクロックを計数し前記第２
の分周手段を制御する第１の制御手段と、多重化された
データ信号速度のＮ１倍のクロックを発生ずるエツジコ
ントロール型位相比較器を有する位相制御ループと、前
記Ｎ１倍のクロックを１／Ｎ２に分周する第３の分周手
段と、前記受信１次群多重化信号を分離するに必要なチ
ャネル位置指定パルスを基に前記第３の分周手段を制御
する第２の制御手段とを有することにより、１本の１次
群多重化信号を１次群レベルで複数本に分岐し、複数の
同一の１次群ＰＣＭ多重化装置によりその分岐後の１次
群多重化信号から多重化された同期式データを分離した
場合でも、それぞれの分離された同期式データ間の位相
関係を常に一致させることができるのでサイマルキャス
ト等の応用分野へ適用できる効果がある。
第１図は本発明の実施例を示すブロック図である。
１０１．１０２，１０３，１０４・・・入力端子、１０
５．１０６・・・出力端子、１０７・・・ファーストイ
ンファーストアウトメモリ（ＦＩＦＯＭ）１０８．１０
９・・・カウンタ回路、１１０，１１４・・・制御回路
、１１１・・・位相制御ループ（ＰＬＬ回路）、１１２
，１１３・・・分周回路、１１５・・・フリップフロッ
プ（Ｆ／Ｆ）、１１６，１１７・・・レベル変換回路。
５．１０６・・・出力端子、１０７・・・ファーストイ
ンファーストアウトメモリ（ＦＩＦＯＭ）１０８．１０
９・・・カウンタ回路、１１０，１１４・・・制御回路
、１１１・・・位相制御ループ（ＰＬＬ回路）、１１２
，１１３・・・分周回路、１１５・・・フリップフロッ
プ（Ｆ／Ｆ）、１１６，１１７・・・レベル変換回路。
Claims (1)
- 同期式データ回線終端機能を持つ１次群のＰＣＭ多重化
装置において、多重化同期式データの受信分離部に受信
１次群多重化信号を一時記憶する一時記憶手段と、前記
受信１次群多重化信号を前記一時記憶手段に書き込むた
めのクロックを発生する第１の分周手段と、前記一時記
憶手段に書き込まれた受信１次群多重化信号を読み出す
ためのクロックを発生する第２の分周手段と、前記第１
の分周手段のクロックを計数し前記第２の分周手段を制
御する第１の制御手段と、多重化されたデータ信号速度
のＮ＿１倍（Ｎ＿１は正整数）のクロックを発生するエ
ッジコントロール型位相比較器を有する位相制御ループ
と、前記Ｎ＿１倍のクロックを１／Ｎ＿２（Ｎ＿２は正
整数）に分周する第３の分周手段と、前記受信１次群多
重化信号を分離するに必要なチャネル位置指定パルスを
基に前記第３の分周手段を制御する第２の制御手段とを
有することを特徴とするＰＣＭ多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33436089A JPH03192834A (ja) | 1989-12-21 | 1989-12-21 | Ｐｃｍ多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33436089A JPH03192834A (ja) | 1989-12-21 | 1989-12-21 | Ｐｃｍ多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192834A true JPH03192834A (ja) | 1991-08-22 |
Family
ID=18276503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33436089A Pending JPH03192834A (ja) | 1989-12-21 | 1989-12-21 | Ｐｃｍ多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192834A (ja) |
-
1989
- 1989-12-21 JP JP33436089A patent/JPH03192834A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| US20040165606A1 (en) | Packet handler of audio data by isochronous mode | |
| JPH0828691B2 (ja) | フレーム同期方式 | |
| US4392234A (en) | PCM Signal interface apparatus | |
| US4993026A (en) | Multiplexer apparatus with auxiliary synchronization for compensating for cable delays | |
| US5550874A (en) | Clock synchronizing circuit of data transmission system | |
| GB1047639A (en) | Improvements in or relating to time division transmission systems | |
| EP0543327A1 (en) | A synchronous optical multiplexing system | |
| JPH03192834A (ja) | Ｐｃｍ多重化装置 | |
| JPS62254619A (ja) | サンプリング時刻同期方式 | |
| CA1285340C (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffingmethod | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPH0583224A (ja) | スタツフ多重化装置 | |
| JP2572674B2 (ja) | 信号同期装置 | |
| JPH0530068A (ja) | 調歩式データ多重化方式 | |
| JPH02254832A (ja) | スタッフ同期多重化システムにおける一時記憶回路のデータスリップ防止方式 | |
| JPH02119337A (ja) | データ送受信装置 | |
| JPS6151456B2 (ja) | ||
| JPH0115182B2 (ja) | ||
| EP0608578B1 (en) | Synchronizing circuit | |
| JP2004538718A (ja) | 電気通信ネットワーク | |
| JPS6350896B2 (ja) | ||
| JPS61171246A (ja) | 同期外れ検出回路 | |
| JP3047416B2 (ja) | インタフェース回路 |