JPH03192483A - シェーディングにおける演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、３次元物体を２次元デイスプレィ上に表示
させる際、３次元物体に陰影を付加するのに用いられる
シェーブイブにおける演算回路に関する。

〔発明の概要〕

この発明は、曲面を複数の多角形で近似し、多角形の各
頂点に値を入力し、多角形の各頂点に入力された値から
、多角形内の値を線形補間により求めるようにしたシェ
ーディングにおける演算回路において、加算器の出力を
ラッチ回路に供給し、ラッチ回路の出力を加算器に供給
する加算ループを用いて、変分を足し込んでいくＤＤＡ
演算とが行なえるとともに、初期位置での値と変分とを
乗算する補正演算が行なえるようにして、ハードウェア
の簡単化を図るようにしたものである。

〔従来の技術〕

コンピュータグラフィックスにおいて、２次元デイスプ
レィ上に３次元物体を表示する場合、３次元物体を写実
的に見せ、３次元物体の認識を高めるために、３次元物
体の表面に陰影を付加することが行われている。このよ
うに、３次元物体の表面に陰影を付加して表示する手法
は、シェーディングと呼ばれている。シェーディングの
表示方法としては、例えば点光源の位置を定め、点光源
からの光源に対して垂直な面を明るくし、面が光源に対
して垂直でなくなるに従って暗くするような方法が用い
られる。

２次元デイスプレィ上に表示される３次元物体は、複雑
な曲面をもっている。このような複雑な曲面を持つ３次
元物体に対して、曲面の形状に応じた自然で最適なシェ
ーディングを行うために、曲面を複数の多角形で近似し
、それぞれの多角形の各頂点座標の値を入力し、各頂点
座標に与えられた値から、多角形内の値を線形補間によ
り求めることが行われている。線形補間は、座標格子間
隔毎の値の変分を足し込んでいくＤＤＡ（ディジタル　
ディファレンシャル　アナライザ）演算により行なわれ
る（例えば特開昭６１−５２７３７号公報）。

２次元デイスプレィ上に３次３元物体を表示させる場合
、座標格子点上にピクセルが設けられ、このピクセルに
対応する値（深さ値、明るさ値）が入力される。

上述のように、曲面を複数の多角形で近似し、それぞれ
の多角形の各頂点座標の値を入力し、多角形内の値を線
形補間により求める場合、多角形の各頂点の座標が座標
格子点から外れた位置にくることがある。

ところが、従来では、座標格子点上以外の座標には値を
入力できない。このため、従来では、曲面を近似して得
られた多角形の頂点の座標が座標格子点から外れた位置
にくる場合には、その値を、その座標から最も近傍にあ
る座標格子点上の値として処理するようにしている。

この場合、座標格子点のピクセルに正しい値が入力され
るのではなく、座標格子点に近い座標の値が座標格子点
のピクセルに入力される。したがって、３次元物体を移
動させたり、変形させたり、光源を移動させたりすると
、１ピクセル以内で表示が揺らぐことになる。

そこで、本廓発明者は、多角形の各頂点の値に水平方向
の補正演算を施してスキャンライン端点での値を算出し
、このスキャンライン端点での値に水平方向の補正演算
を施して座標格子点上にあるスタート点に対応する値を
算出し、このスタート点での値に変分を足し込んで座標
格子点上での多値を求めるようにすることにより、座標
格子点での正確な値を入力でき、ちらつきがなく、自然
なシェーディングを行なえるようにしたものを提案して
いる。

（発明が解決しようとする課題） このようなシェーディング装置では、補正演算が必要に
なって（る。２点Ａ、Ｂ間で値Ａ　（Ｖ）、Ｂ（ｖ）が
直線的に変化している場合、２点Ａ、Ｂ間の点Ｒ（７）
値Ｒ（Ｖ）を、値Ａ　ｍ、Ｂ　（Ｖ）から求める補正演
算は、従来、 で行われている。

ところが、このような補正演算の場合、２回の乗算と１
回の割算が必要である。乗算や割算を多く行うと、回路
規模が増大する。

したがって、この発明の目的は、簡単なハードウェアで
補正演算が行なえるシェーディングにおける演算回路を
提供することにある。

この発明の他の目的は、ＤＤＡ演算と補正演算とが同一
のハードウェアで行なえるシェーディングにおける演算
回路を提供することにある。

［課題を解決するための手段］ この発明は、曲面を複数の多角形で近似し、多角形の各
頂点に値を入力し、多角形の各頂点に入力された値から
、多角形内の値を線形補間により求めるようにしたシェ
ーディングにおける演算回路であって、 加算器の出力をラッチ回路に供給し、ラッチ回路の出力
を加算器に供給する加算ループを有し、加算ループを用
いて、変分を足し込んでいくＤＤＡ演算とが行なえると
ともに、初期位置での値と変分とを乗算する補正演算が
行なえるようにしたシェーディングにおける演算回路で
ある。

（作用〕 ２点Ａ、Ｂ間で値Ａ　（Ｖ）、Ｂ　（Ｖ）が直線的に変
化している場合、２点Ａ、Ｂ間で点Ｒの値、Ｒ（Ｖ）は
、 Ｒ（Ｖ）　　＝Ａ（Ｖ）＋（Ｒ−Ａ）　　・ＤＤで求め
られる。

変分ＤＤは、ＤＤＡ演算を行うために予め求められてい
る。したがって、上式のように補正演算を行うと、１回
の乗算だけで補正演算が行なえるようになる。

そして、補正演算処理には、ＤＤＡ演算回路の一部が利
用できる。

すなわち、補正演算を行う際には、ゼロ判定回路３４に
、変分ＤＤがパラレルデータで供給されるとともに、補
正位置までの距離（Ｒ−Ａ）が最下位ビットからシリア
ルデータで供給される。加算器３５の出力は、マルチプ
レクサ３８で、ｌビットづつ右にシフトされながら、加
算器３５に供給され、累積される。このような加算を繰
り返すことにより、補正位置までの距離（Ｒ−Ａ）と変
分ＤＤとの乗算が実行される。

〔実施例〕

この発明の実施例について、以下の順序で説明する。

ａ、シェーディング方法の概要 す、補正演算について ｂｌ、補正演算の原理 ｂ２．補正演算機能付きＤＤＡ演算回路Ｃ，シェーディ
ング方法の説明 ｃｌ、処理に必要な演算 ｃ２．描画手順 ｃ３．任意の多角形への拡張 ｃ４．大きな演算誤差が発生する場合の処理ｄ、シェー
ディング装置 ｄｌ、シェーディング装置の構成 ｄ２．演算精度とビット数 ｅ、並列処理状態遷移回路 ｅｌ、基本回路の説明 ｅ２．　　シェーディング処理のための並列処理状態遷
移回路 ａ、シェーディング方法の概要 この発明は、曲面を複数の多角形で近似し、それぞれの
多角形の各頂点座標の値を入力し、各頂点座標に与えら
れた値から、多角形内の値を線形補間により求め、曲面
の形状に応じた自然で最適なシェーディングを行う場合
に適用される。

このように、曲面を複数の多角形で近似し、それぞれの
多角形の各頂点座標の値を入力し、多角形内の値を線形
補間により求める場合、多角形の各頂点の座標が座標格
子点から外れた位置にくることがある。

この発明の一実施例では、小数部分まで水平値Ｘ及び垂
直値Ｙを入力することで、座標格子点と座標格子点との
間のピクセルの無い座標に値を入力することが可能であ
る。このことを、以下、サブピクセルアドレシングと称
する。したがって、曲面を近似して得られた多角形の頂
点の座標が座標格子点から外れた位置にきても、そのま
まの頂点座標（水平値Ｘ、垂直値Ｙ）に対応する値（深
さ値Ｚ、明るさ値Ｒ（赤）、Ｇ（緑）、Ｂ（青））を入
力できる。

この発明の一実施例では、このように、サブピクセルア
ドレシングが行われる。そして、補正演算が行われ、各
スキャンラインでのＤＤＡ演算のスタート点の座標格子
点上のピクセルでの正しい値が求められる。以後、ＤＤ
Ａ演算が繰り返され、座標格子点上の各ピクセルの値が
求められる。

つまり、曲面を近似して得られた台形のプリミティブに
対して、左辺の縦方向の補正演算と、右辺の縦方向の補
正演算とが行われ、スキャンラインの左端（左側から右
側にスキャンしているので、スキャンラインの始端に対
応する）とスキャンラインの右端（スキャンラインの終
端に対応する）の値が求められる。スキャンラインの左
端の値とスキャンラインの右端の値から、水平方向の補
正演算により、スキャンラインの左端近傍の座標格子点
上にあるスタート点のビクセルの正しい値が求められる
。スタート点のピクセルの値に対して、水平方向の変分
を足し込んでいく水平方向のＤＤＡ演算を繰り返すこと
により、各スキャンラインの座標格子点上にあるビクセ
ルの正しい値が求められる。次のスキャンラインの左端
の値及び次のスキャンラインの右端の値は、前スキャン
ラインの左端の値及び前スキャンラインの右端の値に、
左辺の縦方向の変分及び右辺の縦方向の変分をそれぞれ
足し込んでいく縦方向のＤＤＡ演算により求められる。

この場合、座標格子点上のピクセルの正確な値を入力し
ているので、３次元物体の動きや光源の動きにリアルタ
イムでスムーズに対応でき、画面のちらつきがなく、精
度の高いシェーディングが行なえる。

ところで、曲面を複数の多角形で近似する際、任意の多
角形で近似できれば、効率良く曲面を分割でき、描画効
率が向上する。この発明の一実施例では、左辺の頂点と
右辺の頂点とが同じ水平ライン上にあった場合にのみ、
左辺の頂点の値と右辺の頂点の値とが同時に入力される
ようにし、方の頂点だけ入力された時には、他方の頂点
をナルとし、ナルの場合には、前回のＤＤＡ演算を引き
継ぐような処理が行われる。これにより、台形の演算処
理を任意の多角形に拡張できる。

ｂ、補正演算について ｂｌ、補正演算の原理 この発明の一実施例では、上述のように、左辺及び右辺
の縦方向の補正演算によりスキャンラインの端点の値を
求め、水平方向の補正演算によりスタート点の座標格子
点上のピクセルの正しい値を求め、以後、左辺縦方向及
び右辺縦方向のＤＤＡ演算と水平方向のＤＤＡ演算を繰
り返して、座標格子点上の各ビクセルの値を求めるよう
にしている。

このようなシェーディング処理の説明に先立って、この
補正演算について説明する。

第２図に示すように、２点Ａ及びＢに値Ａ（Ｖ）　、Ｂ
　（Ｖ）がそれぞれ与えられているとし、この値が直線
的に変化しているとする。そして、いま、２点Ａ、Ｂ間
の点Ｒの値Ｒ（Ｖ）を求めたいとする。

この場合、値が直線的に変化していれば、２点Ａ、Ｂ間
の点Ｒの値Ｒ（Ｖ）は、線形補間により求めることがで
きる。

すなわち、２点Ａ、　Ｂ間の点Ｒの値Ｒ（Ｖ）は、で求
められる。

このような線形補間演算の場合、２回の乗算と１回の割
算が必要である。乗算や割算を多く行うと、回路規模が
増大し、演算時間が長く必要になる。

そこで、上式が のように変形される。

上式で、 の項は変分ＤＤである。

したがって、２点Ａ、Ｂ間の点Ｒの値Ｒ（Ｖ）は、 Ｒ（Ｖ）　　＝Ａ（Ｖ）＋（Ｒ−Ａ）　　・ＤＤ　　・
＠）で求められる。

曲面を複数の多角形で近似し、各多角形内の値を線形補
間により求めるようなシェーディングを行う場合、変分
ＤＤは、ＤＤＡ演算を行うために予め求められている。

したがって、上式のように補正演算を変形すると、１回
の乗算だけで補正演算が行なえるようになる。そして、
補正演算処理には、ＤＤＡ演算回路の一部が利用できる
ことになる。このような、補正演算機能付きＤＤＡ演算
回路について、以下に説明する。

ｂ２．補正演算機能付きＤＤＡ演算回路補正演算処理は
、上述したように、初期位置Ａから補正位置Ｒまでの長
さ（Ｒ−Ａ）と変分ＤＤとの積に、初期位置での値Ａ　
（Ｖ）を加算して求められる。このような処理は、第１
図に示すような補正演算機能付きＤＤＡ演算回路で実現
できる。

この補正演算機能付きＤＤＡ演算回路は、３つのモード
に設定される。１つのモードは、補正値を求める補正値
演算モードである。この補正値演算モードの時には、入
力端子３０からの補正位置までの距離（Ｒ−Ａ）と、入
力端子３３から変分ＤＤとが乗算され、 （Ｒ−Ａ）　　・ＤＤ なる演算がなされる。なお乗算は、補正位置までの距Ｍ
　（Ｒ−Ａ）を最下位ビットからシリアルデータで与え
、この補正位置までの距離（Ｒ−Ａ）の各ビットと変分
ＤＤとをビット毎に乗算し、これを、右シフトさせなが
ら加算していくことにより求められている。

２つ目のモードは、補正値と初期位置での値とを加算し
、補正後の値を求めるモードである。これにより、 Ａ　（Ｖ）＋　　（Ｒ−Ａ）　　・ＤＤなる演算が行わ
れ、点Ｒでの値Ｒ（Ｖ）が求められる。

３つ目のモードは、ＤＤＡ演算を行うモードである。Ｄ
ＤＡ演算では、前回の値に変分ＤＤを加算していく処理
が繰り返される。

第１図において、マルチプレクサ３１の一方の入力端に
は、入力端子３２から初期位置での値Ａ（Ｖ）が供給さ
れる。マルチプレクサ３１の他方の入力端には、入力端
子３３からの変分ＤＤが供給される。この入力端子３２
からの初期位置での値Ａ　（Ｖ）及び入力端子３３から
変分ＤＤは、パラレルデータで入力される。

マルチプレクサ３１の出力がゼロ判定回路３４に供給さ
れる。ゼロ判定回路３４には、入力端子３０から、補正
位置までの距離（Ｒ−Ａ）が最下位ビットからシリアル
データで供給される。

ゼロ判定回路３４は、補正値演算モードの時に、補正位
置までの距離（Ｒ−Ａ）と変分ＤＤとの乗算を実行する
のに用いられる。

ゼロ判定回路３４は、第３図に示すように、ＡＮＤゲー
ト４２＋　、４２ｇ　、４２３　、”・４２ｎから構成
される。ＡＮＤゲート４２１，４２□、４２３、・・・
４２７のそれぞれの一方の入力端に、マルチプレクサ３
１の出力データの各ビットの出力が供給される。ＡＮＤ
ゲート４２＋、４２□、４２３、・・・４２．の他方の
入力端に、入力端子３０からのシリアルデータが供給さ
れる。

第１図において、ゼロ判定回路３４の出力が加算器３５
に供給される。加算器３５の出力がラッチ回路３６に供
給される。

ラッチ回路３６には、クロック入力端子３９からＤＤＡ
クロシ、りＤＤＡ　ＣＫが供給される。また、ラッチ回
路３６には、リセット端子４０から、リセット信号Ｒ５
Ｔが供給される。

ラッチ回路３６の出力が出力端子３７から取り出される
。これとともに、ラッチ回路３６の出力がマルチプレク
サ３８に供給される。

マルチプレクサ３８には、入力端子４１から補正ループ
信号ＡＪＬが供給される。マルチプレクサ３８に入力端
子４１からの補正ループ信号ＡＪＬが与えられると、ラ
ッチ回路３６の出力は、１クロツク毎に１ビツトづつ右
にシフトされながら、マルチプレクサ３８から出力され
る。

マルチプレクサ３８の出力が加算器３５に供給される。

最初に、ラッチ回路３６に、入力端子４０からリセット
信号ＲＳＴが供給される。このリセット信号Ｒ５Ｔによ
り、ラッチ回路３６がリセットされる。

そして、補正値演算モードに設定され、補正値が求めら
れる。補正値演算モードでは、マルチプレクサ３１で、
入力端子３３からの変分ＤＤが選択される。この変分Ｄ
Ｄがパラレルデータでマルチプレクサ３１からゼロ判定
回路３４に供給される。また、入力端子３０からは、補
正位置までの距離（Ｒ−Ａ）が最下位ビットから順にシ
リアルデータでゼロ判定回路３４に供給される。

ゼロ判定回路３４で、補正位置までの距離（Ｒ−Ａ）と
、変分ＤＤとの乗算が１ビツト毎に行われる。補正位置
までの距離（Ｒ−Ａ）の１つのビットが「１」なら、変
分ＤＤに「１」を乗じたことになるので、変分ＤＤがゼ
ロ判定回路３４を介してそのまま出力される。補正位置
までの距離（Ｒ−Ａ）の１つのビットが「０」なら、変
分ＤＤに「０」を乗じたことになるので、ゼロ判定回路
３４から「００・・・０」が出力される。

加算器３５の出力は、ラッチ回路３６を介して、マルチ
プレクサ３８に供給される。マルチプレクサ３８には、
入力端子４１から補正ループ信号ＡＪＬが供給される。

したがって、加算器３５の出力は、マルチプレクサ３８
で、１ビツトづつ右にシフトされながら、加算器３５に
供給され、累積される。

このような加算を繰り返すことにより、補正位置までの
距離（Ｒ−Ａ）と変分ＤＤとの乗算が実行される。

つまり、例えば変分ＤＤが４ビツトのデータ’ｄ：＋　
、ｄｚ　、ｄｌ　、ｄｏ　Ｊであり、補正位置までの距
離（Ｒ−Ａ）が４ピントのデータ「ａ。

ａｚ、ａ＋＋ａｏＪであったとする。この場合、補正位
置までの距離（Ｒ−Ａ）と変分ＤＤとの乗算は、第４図
に示すようにして実行できる。

ゼロ判定回路３４には、先ず、補正位置までの距離（Ｒ
−Ａ）の最下位ビット「ａｏ」が供給され、この最下位
ビット「ａｏ」とｒａ３．ｄ、。

ｄｌ、ｄｏＪとが乗算され、ｒａ、ｄ３．ａｏ　ｄｔ　
＋　　ａｏ　ｄｌ　＋　　ａｏ　ｄｏ　Ｊが求められる
。

次に、補正位置までの距離（Ｒ−Ａ）の下位２ビツト目
「ａ、」が供給され、この下位２ビットｒａ、Ｊと［ｄ
ｓ　、ｄｔ　、ｄｌ　、ｄｏ　Ｊとが乗算され、「ａｔ
　　ｄ３．ａｔ　　ｄｉ、ａｔ　　ｄｌ　ｌ　　ａｔ　
　ｄ。」が求められる。

この”ａｔ　　ｄｉ、ａｔ　　ｄｚ、ａｌ　　ｄｌ　、
ａＨｄ。」と、右に１ビツトシフトされたｒａ、ｄ３゜
ａｏａ２．ａｏ　ａ、ｌ　　ａｏ　ｄｏ　Ｊとが加算さ
れる。

以下、同様にして、’　ａ　ｚ　ｄ　３１　　ａ　２　
ｄ　２　、　　ａ２　ｄｌ　＋　　ａ２ｄｏ　ｊ、［ａ
ｓ　ｄ：＋、ａｚ　ｄｚ、ａ３　ｄｌ　、ａ＝　ｄｏ　
ｊが求められ、右に１ビツトづつシフトされながら、こ
れらが加算される。

これにより、「ｄｚ、ｄｚ、ｄｌ　、ｄｏ　Ｊ、と「ａ
３＋　　ａｚ　＋　　ａｔ　、ａｏ　Ｊとの乗算が実行
され、乗算値ｒｃ、、Ｃｂ＋　　Ｃ５ｔ　　Ｃ４＋　　
Ｃ３＋　　Ｃ２＋Ｃ＋、ＣｏＪが求められる。

第１図において、このようにして求められた補正値（（
Ｒ−Ａ）ＤＤ）は、ラッチ回路３６に格納される。ラッ
チ回路３６に、補正値（（Ｒ−Ａ）ＤＤ）が格納された
ら、補正値（（Ｒ−Ａ）ＤＤ）と初期位置での値Ａ　（
Ｖ）とを加算し、補正後の値を求めるモードとなる。

このモードの時には、マルチプレクサ３１から、入力端
子３２からの初期位置での値Ａ　（Ｖ）が出力される。

この初期位置での値Ａ　（Ｖ）がゼロ判定回路３４を介
して加算器３５に供給される。

ラッチ回路３６には、補正値演算値モードで求められた
補正値（（Ｒ−Ａ）ＤＤ）が格納されている。この補正
値（（Ｒ−Ａ）ＤＤ）がマルチプレクサ３８を介して加
算器３５に供給される。加算器３５で、補正値（（Ｒ−
Ａ）ＤＤ）と初期位置での値Ａ　（Ｖ）とが加算され、
この値がラッチ回路３６に蓄えられる。

ラッチ回路３６に、補正値（（Ｒ−Ａ）ＤＤ）と初期位
置での値Ａ　（Ｖ）とが加算された値（Ａ（Ｖ）　＋（
Ｒ−Ａ）ＤＤ）が蓄えられたら、ＤＤＡモードに設定さ
れる。

ＤＤＡモードでは、マルチプレクサ３１から、入力端子
３３からの変分ＤＤが出力される。この変分ＤＤがゼロ
判定回路３４を介して加算器３５に供給される。

加算器３５で、ラッチ回路３６に蓄えられていた前回ま
での値と、変分ＤＤとが加算され、この値がラッチ回路
３６に蓄えられる。このように、変分ＤＤを足し込んで
いく演算が繰り返される。

Ｃ，シェーディング方法の説明 この発明が適用されたシェーディング方法について、以
下に詳述する。

いま、曲面を複数の多角形で近似した時の一つのプリミ
ティブとして、第５図に示すような台形が得られたとす
る。第５図において、縦方向に並ぶ破線と横方向に並ぶ
破線との交点が座標格子であり、この座標格子点上にピ
クセルがある。各座標格子間の距離は１である。そして
、この台形の各頂点ＬＳ、ＬＥ、Ｒ３，ＲＥの値（水平
値Ｘ、垂直値Ｙ、深さ値Ｚ、明るさ値Ｒ（赤の値）、Ｇ
（緑の値）、Ｂ（青の値））を入力し、この各頂点ＬＳ
、ＬＥ、Ｒ３，ＲＥの多値から、台形内部の座標格子点
上にあるピクセルの多値を線形補間により求めることに
する。

ｃｌ、処理に必要な演算 このようなシェーディング処理を行う場合、以下のよう
な演算が行われる。

・左辺縦方向の変分の演算（０式） ・右辺縦方向の変分の演算（０式） ・左辺縦方向の補正演算（０式） ・右辺縦方向の補正演算（０式） ・左辺縦方向のＤＤＡ演算（０式） ・右辺縦方向のＤＤＡ演算（０式） ・水平方向の変分の演算（０式） ・水平方向の補正演算（０式） ・水平方向のＤＤＡ演算（０式） ・左辺縦方向の変分の演算 先ず、縦方向の演算について説明する。左辺での縦方向
の１座標格子間当たりの多値の変分ＤＬ（Ｘ、Ｚ。

Ｒ，Ｇ、Ｂ）　は、 ・・・■ ＬＳ（Ｘ、Ｙ）　　：左上の頂点ＬＳでの水平値Ｘ及び
垂直値Ｙ ＬＳ（Ｚ）　　：左上の頂点ＬＳでの深さ値ＺＬＳ　（
Ｒ，Ｇ、Ｂ）　：左上の頂点ＬＳでの明るさ値Ｒ，ＣＬ
Ｈ（Ｘ、Ｙ）　　：左下の頂点ＬＥでの水平値Ｘ及び垂
直値Ｙ ＬＥ（Ｚ）　　：左下の頂点ＬＥでの深さ値ＺＬＥ　（
Ｒ，Ｇ、Ｂ）　：左下の頂点ＬＥでの明るさ値Ｒ，Ｇで
求められる。

・右辺縦方向の変分の演算 同様に、右上の縦方向の１座標格子間当たりの多値の変
分ＤＲ（Ｘ、　Ｚ、　Ｒ，Ｇ、　Ｂ）は、・・・■ Ｒ３（Ｘ、Ｙ）　　：右上の頂点Ｒ３での水平値Ｘ及び
垂直値Ｙ Ｒ５（Ｚ）　　：右上の頂点Ｒ３での深さ値ＺＲＳ　（
Ｒ，Ｇ、Ｂ）　：右上の頂点Ｒ３での明るさ値Ｒ，Ｇ。

ＲＥ（Ｘ、Ｙ）　　：右上の頂点ＲＥでの水平値Ｘ及び
垂直値Ｙ ＲＥ（Ｚ）　　：右上の頂点ＲＥでの深さ値ＺＲＥ　（
Ｒ，Ｇ、Ｂ）　：右上の頂点ＲＥでの明るさ値Ｒ，Ｇ。

で求められる。

・左辺縦方向のＤＤＡ演算 サブピクセルアドレシングを行った場合、各ピクセル間
の距離が１なので、左上の頂点ＬＳから最も近傍のスキ
ャンラインｙ。までの縦方向の距離は、 １−（ＬＳ（Ｙ）−１ｎｔ（ＬＳ（Ｙ）））である。な
お、Ｉｎｔは、小数部分をＯにする演算である。（つま
り、（ＬＳ　（Ｙ）　−Ｉｎ　ｔ　（ＬＳ　（Ｙ）　）
）は、頂点ＬＳの垂直値Ｙの小数部を求めることである
。）したがって、スキャンラインｙ。の左端の値Ｈ５゜
（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　は、 １（Ｓｏ　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ） −ＬＳ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）＋　（１−（ＬＳ（Ｙ）
−１ｎｔ（ＬＳ（Ｙ）））ＯＬ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）
・・・■ で求められる。これを、左辺縦方向の補正演算とす、る
。なお、補正演算の求め方は、前述の＠弐と同様である
。

・右辺縦方向の補正演算 同様に、スキャンラインｙ０の右端の値ＨＥＯ（Ｘ、Ｚ
Ｒ，Ｇ、　Ｂ）　　は、 ＨＥｏ　（Ｘ、　Ｚ、　Ｒ，Ｇ、　Ｂ）＝ＲＳ（Ｘ、Ｚ
、Ｒ，Ｇ、Ｂ）＋　（１−（Ｒ５（Ｙ）−Ｉｎｔ（ＲＳ
（Ｙ）））ＤＲ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　　・・・■で
求められる。これを、右辺縦方向の補正演算とする。

・左辺縦方向のＤＤＡ演算 次のスキャンラインｙ、。１での左端の値ＨＳ、。。

（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）は、前回のスキャンラインｙ、
の左端の値ＨＳ、（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　ニ左辺縦方
向の変分ＤＬ（Ｘ、Ｚ。

Ｒ，Ｇ、Ｂ）を足し込んでいく左辺縦方向のＤＤＡ演算
により求められる。すなわち、次のスキャンラインＹ　
ｊ＋＋　での左端の値）ＩＳｊ−＋（Ｘ、Ｚ、Ｒ，Ｇ、
Ｂ）は、Ｈ５Ｊ４＋　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ） ＝ＨＳ、（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）＋０Ｌ（Ｘ、Ｚ、Ｒ，
Ｇ、Ｂ）・・・■で求められる。

・右辺縦方向のＤＤＡ演算 同様に、次のスキャンライン）’　ｊ＋１での右端の値
ＨＥ、。１は、右辺縦方向のＤＤＡ演算により求められ
る。すなわち、スキャンラインｙ、。ｌでの右端の値Ｈ
Ｅ、。、　（Ｘ、　Ｚ、　Ｉｌ、　Ｇ、　Ｂ）は、ＨＥ
Ｊ＋＋　（Ｘ、　Ｚ、　Ｒ，Ｇ、　Ｂ）＝ｔ（Ｅ＝（Ｘ
、Ｚ、Ｒ，Ｇ、Ｂ）＋ＤＲ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）・・
・■で求められる。

・水平方向の変分の演算 次に水平方向の演算について説明する。スキャンライン
ｙＪでの水平方向の１座標格子間当たりの多値の変分Ｄ
）ｌ、（Ｚ、Ｒ，Ｇ、Ｂ）は、スキャンラインｙｊでの
左端の値Ｈ５ｊ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　　（０式、０
式で求められる）と、スキャンラインｙＪでの右端の値
ＨＢ、（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　　（０式、■式テ求メ
ラレテる）とを用いて、 ・・・■ で求められる。

・水平方向の補正演算 スキャンラインｙ、での左端近傍の座標格子点上のビク
セルの値Ｈ４゜（Ｚ、Ｒ，Ｇ、Ｂ）は、スキャンライン
ｙ、の左端の値）１ｓＪ　（Ｚ、　Ｒ，Ｇ、　Ｂ）と、
水平方向の変分ＤＨ，（Ｚ、Ｒ，Ｇ、Ｂ）とを用いて、
■、。（Ｚ、Ｒ，Ｇ、Ｂ） ＝ＨＳｉ（Ｚ、Ｒ，Ｇ、Ｂ）＋　（１−（ＨＳｉ（Ｘ）
−Ｉｎｔ（ＨＳｊ（Ｘ））　ＨＤ）ｌｊ（Ｚ、　Ｒ，Ｇ
、　Ｂ） ・・・■ で求められる。これをスキャンラインｙ、での水平方向
の補正演算とする。そして、Ｈｊｏ　（Ｚ、Ｒ，Ｇ。

Ｂ）をスキャンラインｙｊでのスタート点の値とする。

・水平方向のＤＤＡ演算 スキャンラインｙ、でのスタート点以降の座標格子点上
の値は、水平方向のＤＤＡ演算を繰り返していくことに
より順次求められる。すなわち、スキャンラインｙ、で
の座標格子点上の値Ｈｊ　ｉ　＊　１（Ｚ、Ｒ，Ｇ、Ｂ
）は、 Ｈ４□。ｌ（Ｚ、Ｒ，Ｇ、Ｂ） −Ｈｊｉ（Ｚ、Ｒ，Ｇ、Ｂ）　＋ＤＨｊ（Ｚ、Ｒ，Ｇ、
Ｂ）　　・・・■で求められる。

ｃ２．描画手順 この発明が適用されたシェーディング方法の描画手順を
、第６図を参照しながら説明する。

先ず、０式に基づいて、頂点ＬＳと頂点ＬＥとを結ぶ左
辺での縦方向の変分ＤＬ（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）が求め
られる（ステップ１）。また、０式に基づいて・頂点Ｒ
３と頂点ＲＥとを結ぶ右辺での縦方向の変分ＤＲ（Ｘ、
Ｚ、Ｒ，Ｇ、Ｂ）が求められる（ステップ２）。

次に、０式に基づいて、左辺での縦方向の補正演算が行
われ、最初のスキャンラインｙ０の左端の値日Ｓ、　（
Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）が求メラレル（ステップ３）。ま
た、０式に基づいて、右辺での縦方向の補正演算が行わ
れ、最初のスキャンラインｙ０の右端の値ＨＥｏ　（Ｘ
、　Ｚ、　Ｒ，Ｇ、　Ｂ）が求められる（ステップ４）
。なお、ステップ３及びステップ４は、並列処理可能で
ある。

ステップ３及びステップ４で、最初のスキャンラインｙ
０の左端の値ＨＳｏ　（Ｘ、Ｚ、Ｒ，Ｇ、’Ｂ）と右端
の値ＨＥｏ　（Ｘ、　Ｚ、　Ｒ，Ｇ、　Ｂ）が求められ
たら、０式に基づいて、最初のスキャンラインｙ０での
水平方向の変分Ｄ）ｉｏ　（Ｚ、Ｒ，Ｇ、Ｂ）が求めら
れる（ステップ５）。

０式に基づいて、最初のスキャンラインｙ０での水平方
向の補正演算が行われ、最初のスキャンラインｙ０での
左端近傍の座標格子点の値Ｈ０゜（Ｚ、Ｒ，Ｇ、Ｂ）が
求められる（ステップ６）。

スキャンラインｙ０でのスタート点の値Ｈ０゜（Ｚ、Ｒ
，Ｇ、Ｂ）が求められたら、スキャンラインｙ０での水
平方向の変分ＤＨｏ　（Ｚ、Ｒ，Ｇ、Ｂ）を加算しして
い（ＤＤＡ演算が繰り返される（ステップ７）。

これにより、スタート点以降の座標格子点の値Ｈｏ１（
Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）、Ｈｏｔ　（Ｘ、Ｚ、Ｒ２Ｏ，Ｂ
）、・・・が順次求められる。

スキャンラインｙ０での座標格子点上の値Ｈ０゜（Ｘ、
　Ｚ、　Ｒ，Ｇ、　Ｂ）、Ｈｏｌ　（Ｘ、Ｚ、Ｒ，Ｇ、
Ｂ）、）（ｏｘ　（Ｘ、Ｚ、Ｒ。

Ｇ、Ｂ）・・・が全て求められたら、０式に基づく左辺
での縦方向のＤＤＡ演算により、次のスキャンラインｙ
Ｉの左端の値ＨＳＩ　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）が求めら
れる（ステップ８）。また、０式に基づ（右辺での縦方
向のＤＤＡ演算により、次のスキャンラインｙ１での右
端の値ＨＥＩ　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）が求められる（
ステップ９）。

ステップ８及びステップ９で、スキャンラインｙＩの左
端の値ＨＳ＋　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）と右端の値ＨＥ
。

（Ｘ、　Ｚ、　Ｒ，Ｇ、　Ｂ）が求められたら、ステッ
プ５に戻り、０式に基づいて、次のスキャンラインｙＩ
での水平方向の変分Ｄ）ｌ、　（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）
が求められる（ステップ５）。

ステップ６で、０式に基づいて、次のスキャンラインｙ
、での補正演算が行われ、次のスキャンラインｙ１での
座標格子上のスタート点の値Ｈ１゜（Ｘ、Ｚ、Ｒ，Ｇ、
Ｂ）が求められる。そして、ステップ７で、０式に基づ
く水平方向のＤＤＡ演算を繰り返していくことにより、
スキャンラインｙＩでの座標格子上の値Ｈ＋ｏ（Ｘ、Ｚ
、Ｒ，Ｇ、Ｂ）　、Ｈ＋＋（Ｘ、Ｚ、Ｒ，Ｇ。

Ｂ）・・・が順次求められる。

スキャンラインｙ、での座標格子上の値Ｈ１゜（Ｘ、Ｚ
。

Ｒ，Ｇ、Ｂ）　、Ｈ＋＋（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）　、Ｈ
Ｉ２（Ｘ、Ｚ、Ｒ，Ｇ、Ｂ）・・・が全て求められたら
、０式に基づく左辺での縦方向のＤＤＡ演算により、更
に次のスキャンラインｙ２での左端の値Ｈ３，（Ｘ、Ｚ
、Ｒ，Ｇ、Ｂ）が求められ（ステップ８）、また、０式
に基づく右辺での縦方向のＤＤＡ演算により、更に次の
スキャンライフｙ、の右端の値ＨＥｚ　（Ｘ、　Ｚ、　
Ｒ，Ｇ、　Ｂ）が求められる（ステップ９）。そして、
ステップ５に戻り、同様な処理が繰り返される。

ｃ３．任意の多角形への拡張 この発明の一実施例では、曲面を近似して得られた多角
形に対して、左辺の頂点と右辺の頂点とが同じ水平ライ
ン上にあった場合のみ、左辺の頂点の値と右辺の頂点の
値とが同時に入力されるようにし、一方の頂点だけ入力
された時には、他方の頂点をナルとし、ナルの場合には
、前回のＤＤＡ演算を引き継ぐような処理が行なわれる
。これにより、台形の演算処理を任意の多角形に拡張で
きる。

例えば、第８図に示すような凸多角形が与えられたとす
る。入力された図形は、ひとまず台形と見做し、左辺か
右辺かを判断しながら、上から下に、左上の頂点をＬＳ
、左下の頂点をＬＥ、右上の頂点をＲ３、右下の頂点を
ＲＥとしながら値を入力していく。

ラインＬ１では、左上の頂点ＬＳとして頂点ＡＩの値が
入力され、左下の頂点ＬＥとして頂点Ａ３の値が入力さ
れる。右上の頂点Ｒ３として頂点Ａ１の値が入力され、
右下の頂点ＲＥとして頂点Ａ２の値が入力される。

ラインＬ２で右辺の頂点Ａ２が見つかる。ラインＬ２で
、右上の頂点Ｒ３として頂点Ａ２の値が入力され、右下
の頂点ＲＥとして頂点Ａ５の値が入力される。頂点Ａ２
と同一の水平線上には、左辺の頂点は無い。そこで、左
辺はナルとされる。

ラインＬ３で左辺の頂点Ａ３が見つかる。ラインＬ３で
左上の頂点ＬＳとして頂点Ａ３の値が入力され、左下の
頂点ＬＥとして頂点Ａ４の値が入力される。頂点Ａ３と
同一の水平線上には、右辺の頂点は無いので、右辺はナ
ルとされる。

ラインＬ４で左辺の頂点Ａ４が見つがる。ラインＬ４で
は、左上の頂点ＬＳとして頂点Ａ４の値が人力され、左
下の頂点ＬＥとして頂点Ａ６の値が入力される。頂点Ａ
４と同一の水平線上には、右辺の頂点は無いので、右辺
はナルとされる。

ラインＬ５で右辺の頂点Ａ５が見つかる。ラインＬ５で
は、右上の頂点Ｒ３として頂点Ａ５の値が入力され、右
下の頂点ＲＥとして頂点Ａ８の値が入力される。頂点Ａ
５と同一の水平線上には、左辺の頂点は無いので、左辺
はナルとされる。

ラインＬ６で左辺の頂点Ａ６が見つかる。ラインＬ６で
は、左上の頂点ＬＳとして頂点Ａ６の値が入力され、左
下の頂点ＬＥとして頂点Ａ７の値が入力される。頂点Ａ
６と同一の水平線上には、右辺の頂点は無いので、右辺
はナルとされる。

ラインＬ７で左辺の頂点Ａ７が見つかる。ラインＬ７で
は、左上の頂点ＬＳとして頂点Ａ７の値が入力され、左
下の頂点ＬＥとして頂点Ａ８の値が入力される。頂点Ａ
７と同一の水平線上には、右辺の頂点は無いので、右辺
はナルとされる。

このように、左辺の頂点と右辺の頂点とが同じ水平ライ
ン上にあった場合のみ、左辺の頂点の値と右辺の頂点の
値とが同時に入力されるようにし、一方の頂点だけ入力
された時には、他方の頂点をナルとし、ナルの場合には
、前回のＤＤＡ演算を引き継ぐような処理を行うと、メ
モリ数を増加することなく、台形の処理を任意の多角形
に拡張できる。

つまり、ラインＬ１〜Ｌ２では、頂点Ａ１の値と頂点Ａ
３の値とを用いて左辺縦方向の変分が求められるととも
に、左辺縦方向の補正演算が行われる。頂点Ａ１の値と
頂点Ａ２の値とを用いて右辺縦方向の変分が求められる
とともに、右辺縦方向の補正演算が行われる。そして、
各スキャンラインでの左端の値及び右端の値が求められ
、これから水平方向の変分が求められ、水平方向の補正
演算が行われ、スタート点の値が求められる。そして、
水平方向のＤＤＡ演算により、ラインＬ１〜Ｌ２でのス
キャンラインの座標格子点上のピクセルのイ直が求めら
れる。

ラインＬ２〜Ｌ３では、左辺では、前回までの左辺縦方
向の変分が引き継がれ、左辺縦方向のＤＤＡ演算により
、スキャンラインでの左端の値が求められる。右辺では
、頂点Ａ２の値と頂点Ａ５の値とを用いて右辺での変分
が求められるとともに、右辺の補正演算が行われ、スキ
ャンラインでの右端の値が求められる。これから水平方
向の変分が求められ、水平方向の補正演算が行われ、ス
タート点での値が求められる。そして、水平方向のＤＤ
Ａ演算により、ラインＬ２〜Ｌ３でのスキャンラインの
座標格子点上のピクセルの値が求められる。

以下同様にして、ラインＬ３〜Ｌ４では、左辺では、頂
点Ａ３の値と頂点Ａ４の値とを用いて左辺縦方向の変分
が求められ、右辺では、前回までの変分が引き継がれる
。

ラインＬ４〜Ｌ５では、左辺では、頂点Ａ４と頂点Ａ６
の値を用いて左辺縦方向の変分が求められ、右辺では、
前回までの変分が引き継がれる。

ラインＬ５〜Ｌ６では、左辺では、前回までの変分が引
き継がれ、右辺では、頂点Ａ５と頂点Ａ８の値を用いて
右辺縦方向の変分が求められる。

ラインＬ６〜Ｌ７では、左辺では、頂点Ａ６と頂点Ａ７
の値を用いて左辺縦方向の変分が求められ、右辺では、
前回までの変分が引き継がれる。

ラインＬ７〜Ｌ８では、左辺では、頂点Ａ７と頂点へ８
の値を用いて左辺縦方向の変分が求められ、右辺では、
前回までの変分が引き継がれる。

任意の多角形を、このように処理していくと、頂点でだ
け演算処理が行われ、直線部分では演算処理が行われな
いので、図形の接続性が良好である。つまり、曲面を多
角形で近似した時に、第９図において、図形４５と図形
４６とが生じたとする。図形を所定の多角形で管理して
いこうとすると、図形４６を図形４６Ａと図形４６Ｂと
に分割しなければならなくなる。すると、図形４６Ａと
図形４６Ｂと、図形４５との接続部４７に演算誤差によ
る隙間が生じる可能性がある。

上述のように任意の多角形を処理する場合には、各図形
の直線部分と直線との接続部に隙間が生じることはない
、なぜなら、頂点の無い部分は、ナルとされ、前回のＤ
ＤＡ演算を引き継ぐ処理をするからである。

ｃ４．大きな演算誤差が発生する場合の処理曲面を近似
して得られた台形の縦方向の長さが１より小さくなる場
合がある。この場合、縦方向の変分を求める際、０に近
い数を除数として割算することになるので、割算器がオ
ーバーフローする可能性が高い。オーバーフローした値
で図形が表示されてしまうと、描画が乱れてしまう。

そこで、縦方向の長さがＯに近い図形は無視してしまう
ことが考えられる。

ところが、縦方向の長さが０に近い図形を無視してしま
うと、図形の接続性の問題が生じる。

そこで、この発明の一実施例では、縦方向の長さが１よ
り小さい台形を処理する場合、辺の長さが長くなり、割
算器がオーバーフローする可能性が高い水平に近い辺で
は、この辺が始点を同じにする垂直な辺に置き換えられ
る。このようにすると、割算器がオーバーフローする可
能性が回避できるとともに、図形の接続性が良好である
。

つまり、第１０図に示すように、縦方向の長さが１以下
の台形４８Ａが生じたとする。この図形は、座標格子点
上にあるので、この図形を表示しないと、図形の接続性
の問題が生じる。このような図形では、左上の頂点ＬＳ
Ｉと左下の頂点ＬＥ１とを結ぶ左辺での変分を求める際
に、左辺が水平に近く縦方向の長さに対して非常に長い
ので、割算器がオーバーフローする可能性がある。

そこで、第１０図において、頂点ＬＳ’ｌとＬＥｌとを
結ぶ左辺が第１１図に示すように始点ＬＳＩを同じにす
る垂直線（ＬＳＩ〜ＬＥ２）に置き換えられ、台形４８
Ｂとして処理される。水平に近い辺（ＬＳＩ〜ＬＥＩ）
が垂直な辺（ＬＳＩ〜ＬＥ２）に置き換えられれば、辺
の長さが短（なるので、左辺の変分を求める際に、割算
器がオーバーフローすることはなくなる。

そして、この時、台形４８Ａと隣接していた図形４９Ａ
の右辺についても、第１１図に示すように、水平に近い
右辺Ｒ３３〜ＲＥ３が始点Ｒ３３を同じにする垂直な辺
（Ｒ３３〜ＲＥ４）で置き換えられ、台形４９Ｂとして
処理される。

台形４８Ｂの左辺（ＬＳＩ〜ＬＥ２）と、台形４９Ｂの
右辺（Ｒ３３〜ＲＥ４）とを結ぶ右辺とは一致するので
、図形の接続性の問題が生じない。

ｄ、シェーディング装置 ｄｌ、シェーディング装置の構成 第７図は、前述のようにして、座標格子点上の各ビクセ
ルの深さ値Ｚ及び明るさ値Ｒ，Ｇ、Ｂを求めるハードウ
ェアの構成を示すものである。なお、第７図では、説明
を簡単とするために、多値（Ｚ、Ｒ，Ｇ、Ｂ）を１つの
ハードウェアで処理するようにしているが、多値（Ｚ、
　Ｒ，Ｇ、　Ｂ）に対して、別々なハードウェアが用意
され、これらが並列的に動作している。

第７図において、入力端子１１に左上の頂点の値ＬＳ（
Ｘ、Ｙ、Ｚ、Ｒ，Ｇ、Ｂ）が入力され、入力端子１２に
左下の頂点の値ＬＥ（Ｘ、Ｙ、Ｚ、Ｒ，Ｇ、Ｂ）が入力
される。

入力端子１３に右上の頂点の値Ｒ３（Ｘ、Ｙ、Ｚ、Ｒ，
Ｇ、Ｂ）が入力され、入力端子１４に右下の頂点の値Ｒ
Ｅ（Ｘ、　Ｙ、　Ｚ、　Ｒ，Ｇ、　Ｂ）が入力される。

入力端子１１からの値がマルチプレクサ１５のａ側入力
端に供給される。入力端子１３からの値がマルチプレク
サ１５のｂ側入力端に供給される。

入力端子１２からの値がマルチプレクサ１６のａ側入力
端に供給される。入力端子１４からの値がマルチプレク
サ１６のｂ側入力端に供給される。

マルチプレクサ１５で、入力端子１１からの値と、入力
端子１３からの値とが選択される。マルチプレクサ１６
で、入力端子１２からの値と、入力端子１４からの値と
が選択される。

マルチプレクサ１５及び１６の出力が減算器１７に供給
される。

減算器１７の出力がマルチプレクサ１８のａ側入力端に
供給される。マルチプレクサ１８のｂ側入力端には、減
算器２２の出力が供給される。

マルチプレクサ１８の出力が割算器１９に供給される。

割算器１９の出力が左辺補正演算機能付きＤＤＡ演算回
路２０に供給されるとともに、右辺補正演算機能付きＤ
ＤＡ演算回路２１に供給される。また、割算器１９の出
力が水平補正演算機能付きＤＤＡ演算回路２３に供給さ
れる。

左辺補正演算機能付きＤＤＡ演算回路２０の出力及び右
辺補正演算機能付きＤＤＡ演算回路２１の出力が減算器
２２に供給される。減算器２２の出力がマルチプレクサ
１８のｂ側入力端に供給される。

水平補正演算機能付きＤＤＡ回路２３の出力が出力端子
２４から出力される・。

先ず、マルチプレクサ１５がａ側に設定され、入力端子
１１からの左上の頂点の値ＬＳ（Ｘ、Ｙ、Ｚ、Ｒ。

Ｇ、Ｂ）が減算器１７に与えられる。また、マルチプレ
クサ１６がａ側に設定され、入力端子１２からの左下の
頂点の値ＬＥ（Ｘ、Ｙ、Ｚ、Ｒ，Ｇ、Ｂ）が減算器１７
に与えられる。

減算器１７で、左下の頂点の値と左上の頂点の値とが減
算され、この減算値がマルチプレクサ１８のａ個入力端
に供給される。

マルチプレクサ１８は、ａ側に設定されており、この減
算値が割算器１９に供給される。

割算器１９で、０式に基づいて、左辺縦方向の変分が求
められる。この左辺縦方向の変分が左辺補正演算機能付
きＤＤＡ演算回路２０にセットされる。

左辺縦方向の変分が左辺補正演算機能付きＤＤＡ演算回
路２０にセットされると、マルチプレクサ１５がｂ側に
設定され、入力一端子１３からの右上の頂点の値ＲＳ（
Ｘ、Ｙ、Ｚ、Ｒ，Ｇ、Ｂ）が減算器１７に与えられる。

また、マルチプレクサ１６がｂ側に設定され、入力端子
１４からの右下の頂点の値ＲＥ（Ｘ。

Ｙ、Ｚ、Ｒ，Ｇ、Ｂ）が減算器１７に与えられる。

減算器１７で、右下の頂点の値と右上の頂点の値とが減
算され、この減算値がマルチプレクサ１８のａ個入力端
に供給される。

マルチプレクサ１８は、ａ側に設定されており、この減
算値が割算器１９に供給される。

割算器１９で、０式に基づいて、右辺縦方向の変分が求
められる。この右辺縦方向の変分が右辺補正演算機能付
きＤＤＡ演算回路２１にセットされる。

左辺縦方向の変分が左辺補正演算機能付きＤＤＡ演算回
路２０にセットされ、右辺縦方向の変分が右辺補正演算
機能付きＤＤＡ演算回路２１にセットされたら、左辺補
正演算機能付きＤＤＡ演算回路２０及び右辺補正演算機
能付きＤＤＡ演算回路２１で、左辺縦方向及び右辺縦方
向の補正演算がそれぞれ行われる。

これにより、スキャンラインの左端及び右端の値が求め
られる。

このスキャンラインの左端及び右端の値が減算器２２に
供給される。減算器２２で、スキャンラインの右端の値
とスキャンラインの左端の値とが減算される。

左辺補正演算機能付きＤＤＡ演算回路２０及び右辺補正
演算機能付きＤＤＡ演算回路２１で、左辺縦方向及び右
辺縦方向の補正演算が終了されると、マルチプレクサ１
８がｂ側に切り換えられる。

したがって、減算器２２で求められたスキャンラインの
右端の値とスキャンラインの左端の値との減算値がマル
チプレクサ１８を介して割算器１９に供給される。

割算器１９で、０式に基づいて、水平方向の変分が求め
られる。この水平方向の変分が水平補正演算機能付きＤ
ＤＡ演算回路２３に供給される。

水平補正演算機能付きＤＤＡ演算回路２３で、水平方向
の補正演算が行われ、スキャンラインのスタート点の座
標格子点上の値が求められる。水平補正演算機能付きＤ
ＤＡ演算回路２３で、このスタート点での値に対してＤ
ＤＡ演算が繰り返され、スキャンライン上の座標格子点
上の値が順次水められる。この値が出力端子２４から出
力される。

１スキヤンラインの座標格子点上の値がすべて求められ
ると、左辺補正演算機能付きＤＤＡ演算回路２０及び右
辺補正演算機能付きＤＤＡ演算回路２１で、左辺縦方向
及び右辺縦方向のＤＤＡ演算が行われ、次のスキャンラ
インの右端の値と左端の値が求められる。

次のスキャンラインの左端の値及び右端値が減算器２２
に供給される。減算器２２で、次のスキャンラインの右
端の値と次のスキャンラインの左端の値とが減算される
。

減算器２２で求められた次のスキャンラインの右端の値
と左端の値との減算値がマルチプレクサ１８を介して割
算器１９に供給される。

割算器１９で、次のスキャンラインでの水平方向の変分
が求められる。この水平方向の変分が水手補正演算機能
付きＤＤＡ演算回路２３に供給される。

水平補正演算機能付きＤＤＡ演算回路２３で、水平方向
の補正演算が行われ、次のスキャンラインのスタート点
の座標格子点上の値が求められる。

水平補正演算機能付きＤＤＡ演算回路２３で、このスタ
ート点での値に対してＤＤＡ演算が繰り返され、スキャ
ンライン上の座標格子点上の値が順次求められる。この
値が出力端子２４から出力される。

以下、同様の動作が繰り返される。

ｄ２．演算精度とビット数 第７図に示すようなハードウェアを、多値（深さ値Ｚと
、明るさＲ，Ｇ、Ｂ）毎にそれぞれ別々に用意して並列
処理を図っても、回路規模が増大することはい。これは
、多値の演算を行う場合に必要とされる小数部分のビッ
ト数が決められるので、固定小数点演算で演算を行なえ
るからである。

このことについて説明する。先ず水平値Ｘ及び垂直値Ｙ
のデバイス座標の最大値と深さ値Ｚの小数部分のビット
数との関係を考察する。

深さ値Ｚは、ＤＤＡ演算を繰り返して求められる。した
がって、深さ値Ｚの誤差は、画面の端から端までＤＤＡ
演算が繰り返された時に最大となる。この最大誤差を±
１以下にする必要がある。

デバイス座標が画面の端から端まででｎビット分あった
とすると、画面の端から端までＤＤＡ演算を繰り返して
深さ値Ｚ値を求めるのに、２ｉ回のＤＤＡ演算が繰り返
される。したがって、１回のＤＤＡ演算での誤差をεと
すると、誤差の最大値は、２″　εとなる。この時の深
さ値Ｚの誤差を±１以下にするためには、ＤＤＡ演算演
算１九当の誤差を（ε＜１／２’）としなければならな
い。すなわち、深さ値Ｚには、（１／２″）の精度が必
要であり、深さ値Ｚの小数部分のビット数ＺＦＢは少な
くともｎビット必要である。

このことから、深さ値Ｚの小数部分のビット数ＺＦＢと
水平値Ｘ及び垂直値Ｙのデバイス座標の最大値との関係
−は、 ＺＦＢ＝Ｍａｘ（ＸＤ、ＹＤ） ＸＤ：水平値Ｘのデバイス座標の最大値（整数部分のビ
ット数） ＹＤ：水平値Ｙのデバイス座標の最大値（整数部分のビ
ット数） とされる。

次に深さ値Ｚの最大値と水平値Ｘ及び垂直値Ｙの小数部
分のビット数との関係について考察する。

０式、０式及び■弐で示したように、補正演算を行う際
に、垂直値Ｙの小数部分（ＬＳ　（Ｙ）４ｎｔ（ＬＳ（
Ｙ）））　　（Ｒ’Ｓ　（Ｙ）−Ｉｎｔ（ＲＳ（Ｙ））
）及び水平値Ｘの小数部分（ＨＳｊ（Ｘ）−１ｎｔ（）
Ｉｓ（Ｘ）））と、深さ値Ｚの変分（ＤＬ（Ｚ））、（
ＤＲ（Ｚ））及び（ＤＦＩ、（２））との乗算が行われ
る。この時、求められる誤差を±１以下のにするために
は、深さ値Ｚの変分の有効数半分（「１」となっている
最上位の桁から整数部の最下位の桁分）だけ水平値Ｘの
小数点部分及び垂直値Ｙの小数点部分のビット数を設け
る必要がある。

深さ値Ｚの変分が最大になった場合には、深さ値Ｚの変
分の整数部分が全て有効数字になる。したがって、水平
値Ｘの小数点ビット数ＸＦＤ及び垂直値Ｙの小数点ビッ
ト数ＹＦＤは、深さ値Ｚの最大値分だけ必要になる。

すなわち、Ｘの小数点ビット数ＸＦＤ及びＹの小数点ビ
ット数ＹＦＤは、 ＸＦＤ＝ＺＤ ＹＦＤ＝ＺＤ ＺＤ：深さ値Ｚの最大値（整数部分のビット数）必要で
ある。

以上、深さ（＋！Ｚで必要とされるビット数について説
明したが、明るさ値Ｒ，Ｇ、Ｂとの演算を行う場合に必
要とされる小数部分のビット数の関係についても、同様
に求めることができる。このように、各便の演算を行う
場合に必要とされる小数部分のビット数が決められる。

したがって、浮動小数点演算で演算処理を行う必要がな
い。浮動小数点演算を行わなければ、各個毎に演算を行
うハードウェアを設けても、回路規模が大きくならない
。

ｅ、並列処理状態遷移回路 ｅｌ、基本回路の説明 第７図に示すハードウェアは、第１７図に示すような並
列処理状態遷移回路により制御される。

この並列処理状態遷移回路は、ウェイト回路、ジャンプ
回路、ジョイン回路、デイレイ回路の４種類の基本回路
からなっている。これらの基本回路について説明する。

・ウェイト回路 ウェイト回路は、二つの入力Ａ、Ｂを持ち、六入カバホ
ス後に、Ｂ入力パルスが入るまで出力パルスを止めてお
く機能を持つ。このウェイト回路は、ある処理を開始さ
せるためのトリガーパルスが出力された際、そのトリガ
ーパルスに対する処理が終了するまで、次の処理に進ま
ないように制御するのに用いられる。

・ウェイト回路の構成 ウェイト回路は、第１２図に示すように構成でいきる。

第１２図において、５１及び５２が入力端子である。入
力端子５１から−のトリガーパルスＴ１がフリップフロ
ップ５３に供給されるとともに、ＮＯＲゲート５４の一
方の入力端に供給される。入力端子５２からのトリガー
パルスＴ２がフリップフロップ５５に供給される。フリ
ップフロップ５３及び５５のクロック入力端には、クロ
ックＣＬＫが供給される。フリップフロップ５３及び５
５は、Ｄ入力端にトリガーパルスが与えられると、クロ
ックＣＬＫの立ち上がりでセットされ、その出力がハイ
レベルになる。そして、そのリセット端子にローレベル
のリセット信号が与えられるまで、出力がハイレベルに
維持される。

５６がリセット入力端子である。リセット入力端子５６
からのリセット信号Ｒ３ＴがＯＲゲート５７の一方の入
力端に供給される。ＯＲゲート５７の出力がＮＯＲゲー
ト５４の他方の入力端に供給されるとともに、インバー
タ５８に供給される。

ＮＯＲゲート５４の出力がフリップフロップ５５のリセ
ット端子に供給される。インバータ５８の出力がフリッ
プフロップ５３のリセット端子に供給されるとともに、
ＮＡＮＤゲート５９の入力端に供給される。

フリップフロップ５３の出力がＮＡＮＤゲート５９の入
力端に供給される。フリップフロップ５５の出力がＮＡ
ＮＤゲート５９の入力端に供給される。

ＮＡＮＤゲート５９の出力がＤフリップフロップ６０の
入力端に供給される。Ｄフリップフロップ６０のクロッ
ク入力端には、クロックＣＬＫが供給される。Ｄフリッ
プフロップ６０の出力がインバータ６１を介して出力端
子６２から出力される。また、Ｄフリップフロップ６０
の反転出力がＯＲゲート５７の他方の入力端に供給され
る。

リセット入力端子５６にハイレベルのリセット信号Ｒ３
Ｔが与えられると、ＯＲゲート５７の出力がハイレベル
になり、インバータ５８の出力がローレベルになるとと
もに、ＮＯＲゲート５４の出力がローレベルになる。こ
れにより、フリップフロップ５３がリセットされるとと
もに、フリ・ノブフロップ５５がリセットされる。

また、インバータ５８の出力がローレベルになると、Ｎ
ＡＮＤゲート５９の出力がハイレベルになり、Ｄフリッ
プフロップ６０の出力がハイレベルに維持される。した
がって、Ｄフリップフロップ６０の出力をインバータ６
１で反転して得られる出力はローレベルになる。

第１３図Ｂに示すように、時点ｔ１で入力端子５１にト
リガーパルスＴ、が供給されるとする。

すると、第１３図りに示すように、クロックＣＬＫ（第
１３図Ａ）の立ち上がりの時点ｔ２でこのトリガーパル
スＴ、がフリップフロップ５３に取り込まれ、フリップ
フロップ５３の出力Ｑ、がハイレベルになる。

次に、時点ｔ、で入力端子５２にトリガーパルスＴ＋が
供給されるとする。すると、第１３図已に示すように、
クロックＣＬＫ　（第１３図Ａ）の立ち上がりの時点ｔ
４で、このトリガーパルスＴ２がフリップフロップ５５
に取り込まれ、フリップフロップ５５の出力Ｑ２がハイ
レベルになる。

この時、第１３図りに示すように、フリップフロップ５
３の出力はハイレベルである。また、すセット時にＤフ
リップフロップ６０にハイレベルが取り込まれるので、
Ｄフリップフロップ６０の反転出力がローレベルであり
、ＯＲゲート５７の出力がローレベルであり、インバー
タ５８の出力はハイレベルである。したがって、トリガ
ーパルスＴｚが与えられ、フリップフロップ５５の出力
Ｑ２がハイレベルになると、ＮＡＮＤゲート５９の出力
がローレベルになる。

ＮＡＮＤゲート５９の出力がローレベルになると、クロ
ックＣＬＫの立ち上がりの時点ｔ、で、Ｄフリップフロ
ップ６０の出力がローレベルになり、第１３図Ｆに示す
ように、出力端子６２の出力Ｐがハイレベルになる。

Ｄフリップフロップ６０の出力がローレベルになると、
Ｄフリップフロップ６０の反転出力がハイレベルになり
、ＯＲゲート５７の出力がハイレベルになる。

ＯＲゲート５７の出力がハイレベルになると、インバー
タ５８の出力がローレベルになるとともに、ＮＯＲゲー
ト５４の出力がローレベルになる。

これにより、第１３図りに示すように、フリップフロッ
プ５３及び５５がリセットされる。

そして、フリップフロップ５３の出力及びフリップフロ
ップ５５の出力がローレベルになり、インバータ５日の
出力がローレベルになるので、ＮＡＮＤゲート５９の出
力がハイレベルになる。ＮＡＮＤゲート５９の出力がハ
イレベルになると、クロックＣＬＫの立ち上がる時点ｔ
６で、Ｄフリップフロップ６０の出力がハイレベルにな
る。したがって、時点ｔ、で、出力パルスＰはローレベ
ルになる。

第１３図Ｆに示すように、このようなウェイト回路では
、トリガーパルスＴＩ　　（第１３図Ｂ）　が供給され
てから、トリガーパルスＴ２（第１３図Ｃ）が供給され
た後に、出力端子６２からパルスＰが出力される。

・ジャンプ回路 ジャンプ回路は、二つの入力Ａ、Ｓを持ち、Ｓ入力のレ
ベルにより、Ａ入力パルスを二つの出力０１或いは０２
のどちらに出力するかを選択する機能を持つ。このＪＵ
ＭＰ回路は、外部の状態に応じて、制御を変えたい場合
に通用される。

・ジャンプ回路の構成 ジャンプ回路は、第１４図に示すようにして構成される
。第１４図において、入力端子７１にトリガーパルスＴ
１１が供給される。このトリガ−パルスＴ、がＡＮＤゲ
ート７３の一方の入力端に供給されるとともに、ＡＮＤ
ゲート７４の一方の入力端に供給される。

入力端子７２に選択パルスＳｌ＋が供給される。

この選択パルスＳｌｌがＡＮＤゲート７３の他方の入力
端に供給されるとともに、インバータ７５を介してＡＮ
Ｄゲート７４の他方の入力端に供給される。ＡＮＤゲー
ト７３の出力が出力端子７６から出力される。ＡＮＤゲ
ート７４の出力が出力端子７７から出力される。

入力端子７２からの選択パルスＳ　Ｉ＋がハイレベルの
間に、入力端子７１からトリガーパルスＴ目が供給され
ると、ＡＮＤゲート７３を介して、出力端子７６からト
リガーパルスＴｌ＋が出力される。

入力端子７２からの選択パルス３１１がローレベルの間
に、入力端子７１からトリガーパルスＴｌ＋が供給され
ると、ＡＮＤゲート７４を介して、出力端子７７からト
リガーパルスＴｌ＋が出力される。

・ジョイン回路 ジョイン回路は、二つの入力１１及びＩ２を持ち、１１
又はＩ２にパルスが入ったら、パルスを出力する機能を
持つ。このジョイン回路は、別々の制御系からの信号を
ひとつの制御系に集める場合に適用される。

・ジョイン回路の構成 ジョイン回路は、第１５図に示すようにして構成できる
。第１５図において、入力端子８１にトリガーパルスＴ
ＲＩが供給される。入力端子８１からのトリガーパルス
７２１がＯＲゲート８３の一方の入力端に供給される。

入力端子８２にトリガーパルスＴ２２が供給される。入
力端子８２からのトリガーパルスＴ２□がＯＲゲート８
３の他方の入力端に供給される。ＯＲゲート８３の出力
が出力端子８４から出力される。

入力端子８１にトリガーパルスＴＲＩが供給される時に
は、ＯＲゲート８３を介して、このトリガーパルスＴ２
１が出力端子８４から出力される。

入力端子８２にトリガーパルスＴ２□が供給される時に
は、ＯＲゲート８３を介して、このトリガーパルスＴ２
□が出力端子８４から出力される。

・デイレイ回路 デイレイ回路は、入力を一定時間遅らせる機能を持つ。

このデイレイ回路は、トリガーパルスから常に一定の遅
れ時間後、処理が終了するような制御に適用される。

・デイレイ回路の構成 デイレイ回路は、第１６図に示すようにして構成される
。第１６図において、入力端子９１にトリガーパルスＴ
３１が供給される。この入力端子９１からのトリガーパ
ルスＴ３１がフリブフロップ９２に供給される。フリプ
フロップ９２の出力が出力端子９３から出力される。

入力端子９１にトリガーパルスＴ３１は、フリップフロ
ップ９２を介して遅延されて、出力端子９３から出力さ
れる。

ｅ２．　シェーディング処理のための並列処理状態遷移
回路 第１７図は、第７図に示したハードウェアを制御するた
めの並列処理状態遷移回路の一例である。

この並列処理状態遷移回路には、上述の４つの基本回路
が用いられる。第１７図と第７図とを参照しながら、こ
の発明の一実施例の演算処理制御について説明する。

第１７図において、入力端子１０１に外部トリガーパル
スＥＸＴＲＧが与えられる。この外部トリガーパルスＥ
ＸＴＲＧは、並列処理状態遷移回路を構成する各基本回
路間を伝えられてい（。この時、各基本回路から、ハー
ドウェアの各部を制御するためのトリガー信号が出力さ
れていく。

すなわち、入力端子１０１からの外部トリガーパルスＥ
ＸＴＲＧがデイレイ回路１０２に供給され、外部トリガ
ーパルスＥＸＴＲＧがデイレイ回路１０２に供給されて
から所定時間経過後、デイレイ回路１０２からトリガー
信号が出力される。このトリガー信号がセレクト信号Ｓ
ＥＬ　ＡＢＣとされる。セレクトＳＥＬ　ＡＢＣにより
、第７図におけるマルチプレクサ１５及び１６がａ側に
切り換えられ、マルチプレクサ１８がａ側に切り換えら
れる。そして、左下の頂点の値と左上の頂点の値が減算
器１７で減算され、割算器１９に設定される。

ジャンプ回路１０３のへ入力端には、デイレイ回路１０
２からのトリガー信号が供給される。ジャンプ回路１０
３のＳ入力端には、ナル判別信号Ｎｕｌｌが供給される
。左辺に頂点があれば、（第８図参照）ジャンプ回路１
０３の０１出力端からトリガーパルスが出力される。こ
のトリガーパルスが割算トリガー信号ＤＩＶ　ＴＲＧと
される。この割算トリガー信号ＤＩＶ　ＴＲＧにより、
第７図における割算器１９で割算が開始される。これに
より、左辺縦方向の変分が求められる。左辺に頂点が無
く、左辺の頂点がナルとされていたら、ジャンプ回路１
０３の０２出力端からトリガーパルスが出力され、この
トリガーパルスがデイレイ回路１０５に供給される。

ウェイト回路１０４のＡ入力端には、ジャンプ回路１０
３の０１出力端からのトリガーパルスが供給される。ウ
ェイト回路１０４のＳ入力端には、割算終了信号ＤＩＶ
　ＥＮＤが供給される。割算器１９で割算が終了され、
左辺縦方向の変分が求められると、割算器１９から割算
終了信号ＤＩＶ　ＥＮＤが発生される。割算終了信号Ｄ
ＩＶ　ＥＮＤが発生されると、ウェイト回路１０４から
トリガーパルスが出力される。このトリガーパルスがＤ
ＤＡセット信号ＤＤＡ　ＳＥＴ　Ａとされる。このＤＤ
Ａセット信号ＤＤＡ　５ＥＴＡにより、割算器１９で求
められた左辺縦方向の変分が左辺補正演算機能付きＤＤ
Ａ演算回路２０にセットされる。

ジョイン回路１０６のＩｔ入力端には、ウェイト回路１
０４から出力されるトリガーパルスが供給される。ジョ
イン回路１０６のＩ２入力端には、デイレイ回路１０５
から出力されるトリガーパルスが供給される。ジョイン
回路１０６のＩ１入力端にウェイト回路１０４からトリ
ガーパルスが与えられるか、又は、ジョイン回路１０６
のＩ２入力端にデイレイ回路１０５からトリガーパルス
が与えられると、ジョイン回路１０６からトリガーパル
スが出力される。このトリガーパルスがセレクト信号Ｓ
ＥＬ　ＡＢとされる。このセレクト信号５ＥＬＡＢによ
り、マルチプレクサ１５及び１６がｂ側に切り換えられ
、右下の頂点の値と右上の頂点の値が減算器１７で減算
され、割算器１９に設定される。

ジャンプ回路１０７のＡ入力端には、ジョイン回路１０
６からのトリガー信号が供給される。ジャンプ回路１０
３のＳ入力端には、ナル判別信号Ｎｕｌｌが供給される
。右辺に頂点があれば、ジャンプ回路１０７の０１出力
端からトリガーパルスが出力される。このトリガーパル
スが割算トリガー信号ＤＩＶ　ＴＲＧとされる。割算ト
リガー信号ＤＩＶ　ＴＲＧにより、割算器１９で割算が
開始される。これにより、右辺縦方向の変分が求められ
る。右辺に頂点が無く、右辺の頂点がナルとされていた
ら、ジャンプ回路１０７の０２出力端からトリガーパル
スが出力され、このトリガーパルスがデイレイ回路１０
９に供給される。

ウェイト回路１０８のＡ入力端には、ジャンプ回路１０
７の０１出力端からのトリガーパルスが供給される。ウ
ェイト回路１０７０Ｂ入力端には、割算終了信号ＤＩＶ
　ＥＮＤが供給される。割算器１９で割算が終了され、
右辺縦方向の変分が求められると、割算器１９から割算
終了信号ＤＩＶ　ＥＮＤが発生される。割算終了信号Ｄ
ＩＶ　ＥＮＤが発生されると、ウェイト回路１０８から
トリガーパルスが出力される。このトリガーパルスがＤ
ＤＡセット信号ＤＤＡ　ＳＥＴ　Ｂとされる。このＤＤ
Ａセット信号ＤＤＡ　５ＥＴＢにより、割算器１９で求
められた右辺縦方向の変分が右辺補正演算機能付きＤＤ
Ａ演算回路２１にセットされる。

ジョイン回路１１０の１．入力端には、ウェイト回路１
０８から出力されるトリガーパルスが供給される。ジョ
イン回路１１０のＩ２入力端には、デイレイ回路１０９
から出力される・トリガーパルスが供給される。ジョイ
ン回路１１０の１．入力端にウェイト回路１０８からト
リガーパルスが与えられるか、又は、ジョイン回路１１
０の１２入力端にデイレイ回路１０９からトリガーパル
スが与えられると、ジョイン回路１１０からトリガーパ
ルスが出力される。このトリガーパルスがＤＤＡ補正演
算トリガー信号ＤＤＡ　ＴＲＧ　ＡＢとされる。このＤ
ＤＡ補正演算トリガー信号ＤＤＡ　ＴＲＧ　ＡＢにより
、左辺補正演算機能付きＯＤＡ演算回路２０及び右辺補
正演算機能付きＤＤＡ演算回路２１がトリガーされ、左
辺補正演算及び右辺補正演算が開始される。この補正演
算により、スキャンラインの左端及び右端の値が求めら
れる。

ウェイト回路１１１のＡ入力端には、ジョイン回路１１
０から出力されるトリガーパルスが供給される。ウェイ
ト回路１１１のＳ入力端には、補正演算終了信号ＡＪＳ
Ｔ　ＥＮＤが供給される。左辺補正演算機能付きＤＤＡ
演算回路２０及び右辺補正演算機能付きＤＤＡ演算回路
２１で左辺補正演算及び右辺補正演算が終了されると、
左辺補正演算機能付きＤＤＡ演算回路２０及び右辺補正
演算機能付きＤＤＡ演算回路２１から、補正演算終了信
号ＡＪＳＴ　ＥＮＤが発生される。補正演算終了信号＾
ＪＳＴ　ＥＮＤが発生されると、ウェイト回路１１１か
らトリガーパルスが出力される。

ジョイン回路１１２の１１入力端には、ウェイト回路１
１１から出力されるトリガーパルスが供給される。ジョ
イン回路１１２のＩ２入力端には、ウェイト回路１１７
から出力されるトリガーパルスが供給される。ジョイン
回路１１２の１．入力端にウェイト回路１１１からトリ
ガーパルスが与えられるか、又は、ジョイン回路１１２
のＩ２入力端にウェイト回路１０７からトリガーパルス
が与えられると、ジョイン回路１１２からトリガーパル
スが出力される。このトリガーパルスがセレクト信号Ｓ
ＥＬ　Ｃとされる。このセレクト信号５ＥＬＣにより、
第７図におけるマルチプレクサ１８がｂ側に切り換えら
れる。

マルチプレクサ１８がｂ側に切り換えられると、減算器
２２で求められた水平方向の変分が割算器１９にセット
される。

デイレイ回路１１３には、ジョイン回路１１２から出力
されるトリガーパルスが供給される。デイレイ回路１１
３で、このトリガーパルスが所定時間遅延され、所定時
間経過後、デイレイ回路１１３からトリガーパルスが出
力される。このトリガーパルスが割算トリガー信号ＤＩ
Ｖ　ＴＲＧとされる。

この割算トリガー信号ＤＩＶ　ＴＲＧにより、割算器１
９で割算が開始される。

ウェイト回路１１４のへ入力端には、デイレイ回路１１
３から出力されるトリガーパルスが供給される。ウェイ
ト回路１１４のＢ入力端には、割算終了信号ＤＩＶ　Ｅ
ＮＤが供給される。割算器１９で割算が終了され、水平
方向の変分が求められると、割算器１９から割算終了信
号ＤＩＶ　ＥＮＤが発生される。割算終了信号ＤＩＶ　
ＥＮＤが発生されると、ウェイト回路１１４からトリガ
ーパルスが出力される。

このトリガーパルスがＤＤＡセット信号ＯＤＡ　５ＥＴ
Ｈとされる。このＤＤＡセット信号ＯＤＡ　ＳＥＴ　Ｈ
により、割算器１９で求められた水平方向の変分が水平
補正演算機能付きＤＤＡ演算回路２３にセットされる。

デイレイ回路１１５には、ウェイト回路１１４から出力
されるトリガーパルスが供給される。デイレイ回路１１
５で、このトリガーパルスが所定時間遅延され、所定時
間経過後、デイレイ回路１１５からトリガーパルスが出
力される。このトリガーパルスがＤＤＡ補正演算トリガ
ー信号ＤＤＡ　ＴＲＧＨとされる。このＤＤＡ補正演算
トリガー信号ＤＤＡ　ＴＲＧ　Ｈにより、水平補正演算
機能付きＤＤＡ演算回路２３がトリガーされ、水平補正
演算が開始される。このＤＤＡ補正演算により、スキャ
ンラインの左端の座標格子点の値が求められる。

ウェイト回路１１６のへ入力端には、デイレイ回路１１
５から出力されるトリガーパルスが供給される。ウェイ
ト回路１１６のＢ入力端には、補正演算終了信号ＡＪＳ
Ｔ　ＥＮＤが供給される。水平補正演算機能付きＤＤＡ
演算回路２３で水平補正演算が終了されると、水平補正
演算機能付きＤＤＡ演算回路２３から、補正演算終了信
号ＡＪＳＴ　ＥＮＤが発生される。補正演算終了信号Ａ
ＪＳＴ　ＥＮＤが発生されると、ウェイト回路１１６か
らトリガーパルスが出力される。このトリガーパルスが
ＤＤＡ演算トリガー信号ＤＤＡ　ＨＩＮＣとされる。こ
のＤＤＡ演算トリガー信号ＤＤＡ　ＨＩＮＣにより、水
平補正演算機能付きＤＤＡ演算回路２３でＤＤＡ演算を
繰り返される。これにより、スキャンラインの各座標格
子点の値が求められる。

ウェイト回路１１７のＡ入力端には、ウェイト回路１１
６から出力されるトリガー信号が供給される。ウェイト
回路１１７のＢ入力端には、ラインの終端を示す信号Ｅ
ＮＤ　ＯＦ　ＬＩＮＥが供給される。

ラインの終わりまで各座標格子点の値が求められると、
ラインの終端を示す信号ＥＮＤ　ＯＦ　ＬＩＮＥが発生
される。そして、ラインの終端を示す信号ＥＮＤＯＦ　
ＬＩＮＥが発生されると、ウェイト回路１１７からトリ
ガーパルスが出力される。このトリガーパルスがＤＤＡ
演算トリガー信号ＤＤＡ　ＡＢ　ＩＮＣとされる。この
トリガーパルスがＤＤＡ演算トリガー信号ＤＤＡ　ＡＢ
　ＩＮＣにより、左辺補正演算機能付きＤＤＡ演算回路
２０及び右辺補正演算機能付きＤＤＡ演算回路２１でＤ
ＤＡ演算が行われ、次のスキャンラインの左端の値及び
右端の値が求められる。

ウェイト回路１１７からの出力パルスがジョイン回路１
１２のＩ２入力端に供給される。そして、次ラインの処
理が行われる。

〔発明の効果］ この発明によれば、１回の乗算だけで補正演算が行なえ
る。そして、補正演算処理とＤＤＡ演算とが同一のハー
ドウェアで求められる。すなわち、補正演算を行う際に
は、ゼロ判定回路３４に、変分ＤＤがパラレルデータで
供給されるとともに、補正位置までの距離（Ｒ−Ａ）が
最下位ビットからシリアルデータで供給される。加算器
３５の出力は、マルチプレクサ３８で、１ビツトづつ右
にシフトされながら、加算器３５に供給され、累積され
る。このような加算を繰り返すことにより、補正位置ま
での距離（Ｒ−Ａ）と変分ＤＤとの乗算が実行される。

このように、ＤＤＡ回路を利用して補正演算を行なえる
ので、ハードウェアの簡略化が図れる。

【図面の簡単な説明】

第１図はこの発明が適用された補正演算機能付きＤＤＡ
演算回路の一例のブロック図、第２図は補正演算の説明
に用いる路線図、第３図は補正演算機能付きＤＤＡ演算
回路の説明に用いるブロック図、第４図は補正演算機能
付きＤＤＡ演算回路での乗算の説明に用いる路線図、第
５図はシェーディングの説明に用いる路線図、第６図は
この発明の一実施例の説明に用いるフロー図、第７図は
シェーディング回路の一例のブロック図、第８図及び第
９図はこの発明の一実施例において任意の多角形を処理
する場合の説明に用いる路線図、第１０図及び第１１図
はこの発明の一実施例において大きな演算誤差が生じる
場合の処理の説明に用いる路線図、第１２図はウェイト
回路の一例のブロック図、第１３図はウェイト回路の一
例の説明に用いるタイミング図、第１４図はジャンプ回
路の一例のブロック図、第１５図はジョイン回路の一例
のブロック図、第１６図はデイレ、イ回路の一例のブロ
ック図、第１７図はこの発明が適用された並列処理状態
遷移回路の一例のブロック図である。 図面における主要な符号の説明 ３０：補正位置までの距離の入力端子。 ３１：変分の入力端子。 ３２：初期位置での値の入力端子。 ３４：ゼロ判定回路。 ３５：加算器、３６：リセット回路。 ３８：マルチプレクサ。

Claims (1)

1. 【特許請求の範囲】 曲面を複数の多角形で近似し、上記多角形の各頂点に値
   を入力し、上記多角形の各頂点に入力された値から、上
   記多角形内の値を線形補間により求めるようにしたシェ
   ーディングにおける演算回路であって、 加算器の出力をラッチ回路に供給し、上記ラッチ回路の
   出力を上記加算器に供給する加算ループを有し、 上記加算ループを用いて、上記変分を足し込んでいくＤ
   ＤＡ演算が行なえるとともに、初期位置での値と変分と
   を乗算する補正演算が行なえるようにしたシェーディン
   グにおける演算回路。