JP2770513B2 - シェーディング方法及びシェーディング装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、３次元物体を２次元ディスプレイ上に表
示させる際、３次元物体に陰影を付加するのに用いられ
るシェーディング方法及びシェーディング装置に関す
る。

〔発明の概要〕

この発明は、曲面を複数の多角形で近似し、この多角
形の各頂点に値を入力し、多角形の各頂点に入力された
値から、多角形内の値を線形補間により求めるようにし
たシェーディング方法において、各頂点の値に縦方向の
補正演算を施してスキャンライン端点での値を算出し、
スキャンライン端点での値に水平方向の補正演算を施し
て座標格子点上にあるスタート点に対応する値を算出
し、スタート点での値に変分を足し込んで、座標格子点
上での各値を求めることにより、座標格子点上での正確
な値を入力でき、ちらつきがなく、リアルタイム処理で
自然なシェーディングを行なえるようにしたものであ
る。

また、この発明は、シェーディング回路において、２
つの入力と１つの出力を持ち、一方の入力の後、他方の
入力が入るまで出力を止めておく第１の基本回路と、２
つの入力と２つの出力を持ち、２つの入力のうちの一方
の入力値に応じて、２つの出力のうちの一方から選択的
に出力を行う第２の基本回路と、２つの入力と１つの出
力を持ち、２つの入力のうちのどちらか一方に入力があ
ったら、出力を行う第３の基本回路と、１つの入力と１
つの出力を持ち、入力を所定時間遅延させて出力を行う
第４の基本回路とを配設して構成される並列処理回路
で、左辺での縦方向の演算を行う第１の演算回路と、右
辺で縦方向の演算を行う第２の演算回路と、水平方向の
演算を行う第３の演算回路を並列処理制御することによ
り、データの流れが理解し易く、メインテナンス性の優
れた並列処理を行なえるようにしたものである。

〔従来の技術〕

コンピュータグラフィックスにおいて、２次元ディス
プレイ上に３次元物体を表示する場合、３次元物体を写
実的に見せ、３次元物体の認識を高めるために、３次元
物体の表面に陰影を付加することが行われている。この
ように、３次元物体の表面に陰影を付加して表示する手
法は、シェーディングと呼ばれている。シェーディング
の表示方法としては、例えば点光源の位置を定め、点光
源からの光源に対して垂直な面を明るくし、面が光源に
対して垂直でなくなるに従って暗くするような方法が用
いられる。

２次元ディスプレイ上に表示される３次元物体は、複
雑な曲面をもっている。このような複雑な曲面を持つ３
次元物体に対して、曲面の形状に応じた自然で最適なシ
ェーディングを行うために、曲面を複数の多角形で近似
し、それぞれの多角形の各頂点座標の値を入力し、各頂
点座標に与えられた値から、多角形内の値を線形補間に
より求めることが行われている。線形補間は、座標格子
間隔毎の値の変分を足し込んでいくDDA（ディジタル
ディファレンシャル アナライザ）演算により行なわれ
る（例えば特開昭61−52737号公報）。

〔発明が解決しようとする課題〕

２次元ディスプレイ上に３次元物体を表示させる場
合、座標格子点上にピクセルが設けられ、このピクセル
に対応する値（深さ値，明るさ値）が入力される。

上述のように、曲線を複数の多角形で近似し、それぞ
れの多角形の各頂点座標の値を入力し、多角形内の値を
線形補間により求める場合、多角形の各頂点の座標が座
標格子点から外れた位置にくることがある。

ところが、従来では、座標格子点上以外の座標には値
を入力できない。このため、従来では、曲面を近似して
得られた多角形の頂点の座標が座標格子点から外れた位
置にくる場合には、その値を、その座標から最も近傍に
ある座標格子点上の値として処理するようにしている。

この場合、座標格子点のピクセルに正しい値が入力さ
れるのではなく、座標格子点に近い座標の値が座標格子
点のピクセルに入力される。したがって、３次元物体を
移動させたり、変形させたり、光源を移動させたりする
と、１ピクセル以内で表示が揺らぐことになる。

なお、座標格子上でのピクセルの正確な値を求めるた
めに、複雑な前処理演算を行うと、描画処理の演算量が
増え、処理能力の大きな計算機を用いない限り、リアル
タイムで描画を行うことができない。

したがって、この発明の目的は、３次元物体の動きや
光源の動きにリアルタイムでスムーズに対応でき、画面
のちらつきがなく、精度の高いシェーディングが行なえ
るシェーディング方法を提供することにある。

この発明の他の目的は、複雑な演算処理を必要とせ
ず、ハードウェアの簡単化が図れるシェーディング方法
を提供することにある。

シェーディング処理における演算処理を効率良く行う
ためには、並列処理が必要である。

したがって、この発明の更に他の目的は、基本回路を
組み合わせて並列処理回路を構成することで、データの
流れが把握し易く、メインテナンス性が高く、回路規模
を縮小化できるシェーディング装置を提供することにあ
る。

〔課題を解決するための手段〕

この発明は、曲面を複数の多角形で近似し、多角形の
各頂点に値を入力し、多角形の各頂点に入力された値か
ら、多角形内の値を線形補間により求めるようにしたシ
ェーディング方法において、 各頂点の値に縦方向の補正演算を施してスキャンライ
ン端点での値を算出し、 スキャンライン端点での値に水平方向の補正演算を施
して座標格子点上にあるスタート点に対応する値を算出
し、 スタート点での値に変分を足し込んで、座標格子点上
での各値を求めるようにしたシェーディング方法であ
る。

この発明は、曲面を複数の多角形で近似し、多角形の
各頂点に値を入力し、多角形の各頂点に入力された値か
ら、多角形内の値を線形補間により求めるようにしたシ
ェーディング回路において、 第１の辺で縦方向の演算を行う第１の演算回路と、 第２の辺で縦方向の演算を行う第２の演算回路と、 水平方向の演算を行う第３の演算回路とを有し、 第１及び第２の演算回路で、各頂点の値に縦方向の補
正演算を施してスキャンライン端点での値を算出し、 第３の演算回路で、スキャンライン端点での値に水平
方向の補正演算を施して座標格子点上にあるスタート点
に対応する値を算出しスタート点での値に変分を足し込
んで各座標格子点上での値を求めるようにしたシェーデ
ィング回路であって、 第１〜第３の演算回路は、 ２つの入力と１つの出力を持ち、一方の入力の後、他
方の入力が入るまで出力を止めておく第１の基本回路
と、 ２つの入力と２つの出力を持ち、２つの入力のうちの
一方の入力値に応じて、２つの出力のうちの一方から選
択的に出力を行う第２の基本回路と、 ２つの入力と１つの出力を持ち、２つの入力のうちの
どちらか一方に入力があったら、出力を行う第３の基本
回路と、 １つの入力と１つの出力を持ち、入力を所定時間遅延
させて出力を行う第４の基本回路 とを配設して構成される並列処理回路で制御するように
したシェーディング回路である。

〔作用〕

小数点以下まで座標が入力できるサブピクセルアドレ
シングが行われ、座標格子点から外れた位置の値が入力
可能とされる。補正演算が行われ、各スキャンラインで
のDDA演算のスタート点のピクセルの値が正しい値に補
正され、以後、DDA演算を繰り返して、座標格子点上の
各ピクセルの値が求められる。

すなわち、左辺の縦方向の補正演算と、右辺の縦方向
の補正演算により、スキャンラインの左端とスキャンラ
インの右端の値が求められ、スキャンラインの左端の値
とスキャンラインの右端の値から、水平方向の補正演算
により、スキャンラインの左端近傍の座標格子点上にあ
るスタート点のピクセルの正しい値が求められる。各ス
キャンラインでは、スタート点のピクセルの値に対し
て、水平方向のDDA演算を繰り返すことにより、各スキ
ャンラインのピクセルの正しい値が求められる。次のス
キャンラインの左端の値及び次のスキャンラインの右端
の値は、前スキャンラインの左端の値及び前スキャンラ
インの右端の値に、左辺の縦方向の変分及び右辺の縦方
向の変分をそれぞれ足し込んでいくDDA演算により求め
られる。

座標格子点上のピクセルの正確な値を入力しているの
で、３次元物体の動きや光源の動きにリアルタイムでス
ムーズに対応でき、画面のちらつきがなく、精度の高い
シェーディングが行なえる。

このシェーディング回路は、ウェイト回路、ジャンプ
回路、ジョイン回路、ディレイ回路の４種類の基本回路
の組合せで構成される並列処理状態遷移回路により制御
できる。このような並列処理状態遷移回路を用いると、
データの流れが理解し易く、メインテナンス性の優れた
並列処理を行なえる。

〔実施例〕

この発明の実施例について、以下の順序で説明する。

a.シェーディング方法の概要 b.補正演算について b1.補正演算の原理 b2.補正演算機能付きDDA演算回路 c.シェーディング方法の説明 c1.処理に必要な演算 c2.描画手順 c3.任意の多角形への拡張 c4.大きな演算誤差が発生する場合の処理 d.シェーディング処理 d1.シェーディング装置の構成 d2.演算精度とビット数 e.並列処理状態遷移回路 e1.基本回路の説明 e2.シェーディング処理のための並列処理状態遷移回
路 a.シェーディング方法の概要 この発明は、曲面を複数の多角形で近似し、それぞれ
の多角形の各頂点座標の値を入力し、各頂点座標に与え
られた値から、多角形内の値を線形補間により求め、曲
面の形状に応じた自然で最適なシェーディングを行う場
合に適用される。

このように、曲面を複数の多角形で近似し、それぞれ
の多角形の各頂点座標の値を入力し、多角形内の値を線
形補間により求める場合、多角形の各頂点の座標が座標
格子点から外れた位置にくることがある。

この発明の一実施例では、小数部分まで水平値Ｘ及び
垂直値Ｙを入力することで、座標格子点と座標格子点と
の間のピクセルの無い座標に値を入力することが可能で
ある。このことを、以下、サブピクセルアドレシングと
称する。したがって、曲面を近似して得られた多角形の
頂点の座標が座標格子点から外れた位置にきても、その
ままの頂点座標（水平値X,垂直値Ｙ）に対応する値（深
さ値Z,明るさ値Ｒ（赤）,G（緑）,B（青））を入力でき
る。

この発明の一実施例では、このように、サブピクセル
アドレシングが行われる。そして、補正演算が行われ、
各スキャンラインでのDDA演算のスタート点の座標格子
点上のピクセルでの正しい値が求められる。以後、DDA
演算が繰り返され、座標格子点上の各ピクセルの値が求
められる。

つまり、曲面を近似して得られた台形のプリミティブ
に対して、左辺の縦方向の補正演算と、右辺の縦方向の
補正演算とが行われ、スキャンラインの左端（左側から
右側にスキャンしているので、スキャンラインの始端に
対応する）とスキャンラインの右端（スキャンラインの
終端に対応する）の値が求められる。スキャンラインの
左端の値とスキャンラインの右端の値から、水平方向の
補正演算により、スキャンラインの左端近傍の座標格子
点上にあるスタート点のピクセルの正しい値が求められ
る。スタート点のピクセルの値に対して、水平方向の変
分を足し込んでいく水平方向のDDA演算を繰り返すこと
により、各スキャンラインの座標格子点上にあるピクセ
ルの正しい値が求められる。次のスキャンラインの左端
の値及び次のスキャンラインの右端の値は、前スキャン
ラインの左端の値及び前スキャンラインの右端の値に、
左辺の縦方向の変分及び右辺の縦方向の変分をそれぞれ
足し込んでいく縦方向のDDA演算により求められる。

この場合、座標格子点上のピクセルの正確な値を入力
しているので、３次元物体の動きや光源の動きにリアル
タイムでスムーズに対応でき、画面のちらつきがなく、
精度の高いシェーディングが行なえる。

ところで、曲面を複数の多角形で近似する際、任意の
多角形で近似できれば、効率良く曲面を分割でき、描画
効率が向上する。この発明の一実施例では、左辺の頂点
と右辺の頂点とが同じ水平ライン上にあった場合にの
み、左辺の頂点の値と右辺の頂点の値とが同時に入力さ
れるようにし、一方の頂点だけ入力された時には、他方
の頂点をナルとし、ナルの場合には、前回のDDA演算を
引き継ぐような処理が行われる。これにより、台形の演
算処理を任意の多角形に拡張できる。

b.補正演算について b1.補正演算の原理 この発明の一実施例では、上述のように、左辺及び右
辺の縦方向の補正演算によりスキャンラインの端点の値
を求め、水平方向の補正演算によりスタート点の座標格
子点上のピクセルの正しい値を求め、以後、左辺縦方向
及び右辺縦方向のDDA演算と水平方向のDDA演算を繰り返
して、座標格子点上の各ピクセルの値を求めるようにし
ている。

このようなシェーディング処理の説明に先立って、こ
の補正演算について説明する。

第２図に示すように、２点Ａ及びＢに値Ａ（Ｖ）、Ｂ
（Ｖ）がそれぞれ与えられているとし、この値が直線的
に変化しているとする。そして、いま、２点A,B間の点
Ｒの値Ｒ（Ｖ）を求めたいとする。

この場合、値が直線的に変化していれば、２点A,B間
の点Ｒの値Ｒ（Ｖ）は、線形補間により求めることがで
きる。

すなわち、２点A,B間の点Ｒの値Ｒ（Ｖ）は、 で求められる。

このような線形補間演算の場合、２回の乗算と１回の
割算が必要である。乗算や割算を多く行うと、回路規模
が増大し、演算時間が長く必要になる。

そこで、上式が のように変形される。

上式で、 の項は変分DDである。

したがって、２点A,B間の点Ｒの値Ｒ（Ｖ）は、 Ｒ（Ｖ）＝Ａ（Ｖ）＋（Ｒ−Ａ）・DD … で求められる。

曲面を複数の多角形で近似し、各多角形内の値を線形
補間により求めるようなシェーディングを行う場合、変
分DDは、DDA演算を行うために予め求められている。し
たがって、上式のように補正演算を変形すると、１回の
乗算だけで補正演算が行なえるようになる。そして、補
正演算処理には、DDA演算回路の一部が利用できること
になる。このような、補正演算機能付きDDA演算回路に
ついて、以下に説明する。

b2.補正演算機能付きDDA演算回路 補正演算処理は、上述したように、初期位置Ａから補
正位置Ｒまでの長さ（Ｒ−Ａ）と変分DDとの積に、初期
位置での値Ａ（Ｖ）を加算して求められる。このような
処理は、第３図に示すような補正演算機能付きDDA演算
回路で実現できる。

この補正演算機能付きDDA演算回路は、３つのモード
に設定される。１つのモードは、補正値を求める補正値
演算モードである。この補正値演算モードの時には、入
力端子30からの補正位置までの距離（Ｒ−Ａ）と、入力
端子33から変分DDとが乗算され、 （Ｒ−Ａ）・DD なる演算がなされる。なお乗算は、補正位置までの距離
（Ｒ−Ａ）を最下位ビットからシリアルデータで与え、
この補正位置までの距離（Ｒ−Ａ）の各ビットと変分DD
とをビット毎に乗算し、これを、右シフトさせながら加
算していくことにより求められている。

２つ目のモードは、補正値と初期位置での値とを加算
し、補正数の値を求めるモードである。これにより、 Ａ（Ｖ）＋（Ｒ−Ａ）・DD なる演算が行われ、点Ｒでの値Ｒ（Ｖ）が求められる。

３つ目のモードは、DDA演算を行うモードである。DDA
演算では、前回の値に変分DDを加算していく処理が繰り
返される。

第３図において、マルチプレクサ31の一方の入力端に
は、入力端子32から初期位置での値Ａ（Ｖ）が供給され
る。マルチプレクサ31の他方の入力端には、入力端子33
からの変分DDが供給される。この入力端子32からの初期
位置での値Ａ（Ｖ）及び入力端子33から変分DDは、パラ
レルデータで入力される。

マルチプレクサ31の出力がゼロ判定回路34に供給され
る。ゼロ判定回路34には、入力端子30から、補正位置ま
での距離（Ｒ−Ａ）が最下位ビットからシリアルデータ
で供給される。

ゼロ判定回路34は、補正値演算モードの時に、補正位
置までの距離（Ｒ−Ａ）と変分DDとの乗算を実行するの
に用いられる。

ゼロ判定回路34は、第４図に示すように、ANDゲート4
2₁、42₂、42₃、…42_nから構成される。ANDゲート42₁、4
2₂、42₃、…42_nのそれぞれの一方の入力端に、マルチプ
レクサ31の出力データの各ビットの出力が供給される。
ANDゲート42₁、42₂、42₃、…42_nの他方の入力端に、入
力端子30からのシリアルデータが供給される。

第３図において、ゼロ判定回路34の出力が加算器35に
供給される。加算器35の出力がラッチ回路36に供給され
る。

ラッチ回路36には、クロック入力端子39からDDAクロ
ックDDA CKが供給される。また、ラッチ回路36には、リ
セット端子40から、リセット信号RSTが供給される。

ラッチ回路36の出力が出力端子37から取り出される。
これとともに、ラッチ回路36の出力がマルチプレクサ38
に供給される。

マルチプレクサ38には、入力端子41から補正ループ信
号AJLが供給される。マルチプレクサ38に入力端子41か
らの補正ループ信号AJLが与えられると、ラッチ回路36
の出力は、１クロック毎に１ビットづつ右にシフトされ
ながら、マルチプレクサ38から出力される。

マルチプレクサ38の出力が加算器35に供給される。

最初に、ラッチ回路36に、入力端子40からリセット信
号RSTが供給される。このリセット信号RSTにより、ラッ
チ回路36がリセットされる。

そして、補正値演算モードに設定され、補正値が求め
られる。補正値演算モードでは、マルチプレクサ31で、
入力端子33からの変分DDが選択される。この変分DDがパ
ラレルデータでマルチプレクサ31からゼロ判定回路34に
供給される。また、入力端子30からは、補正位置までの
距離（Ｒ−Ａ）が最下位ビットから順にシリアルデータ
でゼロ判定回路34に供給される。

ゼロ判定回路34で、補正位置までの距離（Ｒ−Ａ）
と、変分DDとの乗算が１ビット毎に行われる。補正位置
までの距離（Ｒ−Ａ）の１つのビットが「１」なら、変
分DDに「１」を乗じたことになるので、変分DDがゼロ判
定回路34を介してそのまま出力される。補正位置までの
距離（Ｒ−Ａ）の１つのビットが「０」なら、変分DDに
「０」を乗じたことになるので、ゼロ判定回路34から
「00…０」が出力される。

加算器35の出力は、ラッチ回路36を介して、マルチプ
レクサ38に供給される。マルチプレクサ38には、入力端
子41から補正ループ信号AJLが供給される。したがっ
て、加算器35の出力は、マルチプレクサ38で、１ビット
づつ右にシフトされながら、加算器35に供給され、累積
される。

このような加算を繰り返すことにより、補正位置まで
の距離（Ｒ−Ａ）と変分DDとの乗算が実行される。

つまり、例えば変分DDが４ビットのデータ「d₃,d₂,
d₁,d₀」であり、補正位置までの距離（Ｒ−Ａ）が４ビ
ットのデータ「a₃,a₂,a₁,a₀」であったとする。この場
合、補正位置までの距離（Ｒ−Ａ）と変分DDとの乗算
は、第５図に示すようにして実行できる。

ゼロ判定回路34には、先ず、補正位置までの距離（Ｒ
−Ａ）の最下位ビット「a₀」が供給され、この最下位ビ
ット「a₀」と「d₃,d₂,d₁,d₀」とが乗算され、「a₀d₃,a₀
d₂,a₀d₁,a₀d₀」が求められる。

次に、補正位置までの距離（Ｒ−Ａ）の下位２ビット
目「a₁」が供給され、この下位２ビット「a₁」と「d₃,d
₂,d₁,d₀」とが乗算され、「a₁d₃,a₁d₂,a₁d₁,a₁d₀」が求
められる。

この「a₁d₃,a₁d₂,a₁d₁,a₁d₀」と、右に１ビットシフ
トされた「a₀d₃,a₀d₂,a₀d₁,a₀d₀」とが加算される。

以下、同様にして、「a₂d₃,a₂d₂,a₂d₁,a₂d₀」、「a₃d
₃,a₃d₂,a₃d₁,a₃d₀」が求められ、右に１ビットづつシフ
トされながら、これらが加算される。

これにより、「d₃,d₂,d₁,d₀」、と「a₃,a₂,a₁,a₀」と
の乗算が実行され、乗算値「c₇,c₆,c₅,c₄,c₃,c₂,c₁,
c₀」が求められる。

第３図において、このようにして求められた補正値
（（Ｒ−Ａ）DD）は、ラッチ回路36に格納される。ラッ
チ回路36に、補正値（（Ｒ−Ａ）DD）が格納されたら、
補正値（（Ｒ−Ａ）DD）と初期位置での値Ａ（Ｖ）とを
加算し、補正後の値を求めるモードとなる。

このモードの時には、マルチプレクサ31から、入力端
子32からの初期位置での値Ａ（Ｖ）が出力される。この
初期装置では値Ａ（Ｖ）がゼロ判定回路34を介して加算
器35に供給される。

ラッチ回路36には、補正値演算値モードで求められた
補正値（（Ｒ−Ａ）DD）が格納されている。この補正値
（（Ｒ−Ａ）DD）がマルチプレクサ38を介して加算器35
に供給される。加算器35で、補正値（（Ｒ−Ａ）DD）と
初期位置での値Ａ（Ｖ）とが加算され、この値がラッチ
回路36に蓄えられる。

ラッチ回路36に、補正値（（Ｒ−Ａ）DD）と初期位置
での値Ａ（Ｖ）とが加算された値（Ａ（Ｖ）＋（Ｒ−
Ａ）DD）が蓄えられたら、DDAモードに設定される。

DDAモードでは、マルチプレクサ31から、入力端子33
からの変分DDが出力される。この変分DDがゼロ判定回路
34を介して加算器35に供給される。

加算器35で、ラッチ回路36に蓄えられていた前回まで
の値と、変分DDとが加算され、この値がラッチ回路36に
蓄えられる。このように、変分DDを足し込んでいく演算
が繰り返される。

c.シェーディング方法の説明 この発明が適用されたシェーディング方法について、
以下に詳述する。

いま、曲面を複数の多角形で近似した時の一つのプリ
ミティブとして、第６図に示すような台形が得られたと
する。第６図において、縦方向に並ぶ破線と横方向に並
ぶ破線との交点が座標格子であり、この座標格子点上に
ピクセルがある。各座標格子間の距離は１である。そし
て、この台形の各頂点LS、LE、RS、REの値（水平値Ｘ、
垂直値Ｙ、深さ値Ｚ、明るさ値Ｒ（赤の値）,G（緑の
値）,B（青の値））を入力し、この各頂点LS、LE、RS、
REの各値から、台形内部の座標格子点上にあるピクセル
の各値を線形補間により求めることにする。

c1.処理に必要な演算 このようなシェーディング処理を行う場合、以下のよ
うな演算が行われる。

・左辺縦方向の変分の演算（式） ・右辺縦方向の変分の演算（式） ・左辺縦方向の補正演算（式） ・右辺縦方向の補正演算（式） ・左辺縦方向のDDA演算（式） ・右辺縦方向のDDA演算（式） ・水平方向の変分の演算（式） ・水平方向の補正演算（式） ・水平方向のDDA演算（式） ・左辺縦方向の変分の演算 先ず、縦方向の演算について説明する。左辺での縦方
向の１座標格子間当たりの各値の変分DL（X,Z,R,G,B）
は、 LS（X,Y）：左上の頂点LSでの水平値Ｘ及び垂直値Ｙ LS（Ｚ）：左上の頂点LSでの深さ値Ｚ LS（R,G,B）：左上の頂点LSでの明るさ値R,G,B LE（X,Y）：左下の頂点LEでの水平値Ｘ及び垂直値Ｙ LE（Ｚ）：左下の頂点LEでの深さ値Ｚ LE（R,G,B）：左下の頂点LEでの明るさ値R,G,B で求められる。

・右辺縦方向の変分の演算 同様に、右上の縦方向の１座標格子間当たりの各値の
変分DR（X,Z,R,G,B）は、 RS（X,Y）：右上の頂点RSでの水平値Ｘ及び垂直値Ｙ RS（Ｚ）：右上の頂点RSでの深さ値Ｚ RS（R,G,B）：右上の頂点RSでの明るさ値R,G,B RE（X,Y）：右上の頂点REでの水平値Ｘ及び垂直値Ｙ RE（Ｚ）：右上の頂点REでの深さ値Ｚ RE（R,G,B）：右上の頂点REでの明るさ値R,G,B で求められる。

・左辺縦方向のDDA演算 サブピクセルアドレシングを行った場合、各ピクセル
間の距離が１なので、左上の頂点LSから最も近傍のスキ
ャンラインy₀までの縦方向の距離は、 １−（LS（Ｙ）−Int（LS（Ｙ））） である。なお、Intは、小数部分を０にする演算であ
る。（つまり、（LS（Ｙ）−Int（LS（Ｙ）））は、頂
点LSの垂直値Ｙの小数部を求めることである。）したが
って、スキャンラインy₀の左端の値HS₀（X,Z,R,G,B）
は、 HS₀（X,Z,R,G,B） ＝LS（X,Z,R,G,B）＋（１−（LS（Ｙ）−Int（LS（Ｙ）））・ DL（X,Z,R,G,B） … で求められる。これを、左辺縦方向の補正演算とする。
なお、補正演算の求め方は、前述の式と同様である。

・右辺縦方向の補正演算 同様に、スキャンラインy₀の右端の値HE₀（X,Z,R,G,
B）は、 HE₀（X,Z,R,G,B） ＝RS（X,Z,R,G,B）＋（１−（RS（Ｙ）−Int（RS（Ｙ）））・ DR（X,Z,R,G,B） … で求められる。これを、右辺縦方向の補正演算とする。

・左辺縦方向のDDA演算 次のスキャンラインy_j+1での左端の値HS_j+1（X,Z,R,
G,B）は、前回のスキャンラインy_jの左端の値HS_j（X,Z,
R,G,B）に左辺縦方向の変分DL（X,Z,R,G,B）を足し込ん
でいく左辺縦方向のDDA演算により求められる。すなわ
ち、次のスキャンラインy_j+1での左端の値HS_j+1（X,Z,
R,G,B）は、 HS_j+1（X,Z,R,G,B） ＝HS_j（X,Z,R,G,B）＋DL（X,Z,R,G,B） … で求められる。

・右辺縦方向のDDA演算 同様に、次のスキャンラインy_j+1での右端の値HE_j+1
は、右辺縦方向のDDA演算により求められる。すなわ
ち、スキャンラインy_j+1での右端の値HE_j+1（X,Z,R,G,
B）は、 HE_j+1（X,Z,R,G,B） ＝HE_j（X,Z,R,G,B）＋DR（X,Z,R,G,B） … で求められる。

・水平方向の変分の演算 次に水平方向の演算について説明する。スキャンライ
ンy_jでの水平方向の１座標格子間当たりの各値の変分DH
_j（Z,R,G,B）は、スキャンラインy_jでの左端の値HS
_j（X,Z,R,G,B）（式、式で求められる）と、スキャ
ンラインy_jでの右端の値HE_j（X,Z,R,G,B）（式、式
で求められてる）とを用いて、 で求められる。

・水平方向の補正演算 スキャンラインy_jでの左端近傍の座標格子点上のピク
セルの値H_j0（Z,R,G,B）は、スキャンラインy_jの左端の
値HS_j（Z,R,G,B）と、水平方向の変分DH_j（Z,R,G,B）と
を用いて、 H_j0（Z,R,G,B） ＝HS_j（Z,R,G,B）＋（１−（HS_j（Ｘ）−Int（HS_j（Ｘ））・ DH_j（Z,R,G,B） … で求められる。これをスキャンラインy_jでの水平方向の
補正演算とする。そして、H_j0（Z,R,G,B）をスキャンラ
インy_jでのスタート点の値とする。

・水平方向のDDA演算 スキャンラインy_jでのスタート点以降の座標格子点上
の値は、水平方向のDDA演算を繰り返していくことによ
り順次求められる。すなわち、スキャンラインy_jでの座
標格子点上の値H_ji+1（Z,R,G,B）は、 H_ji+1（Z,R,G,B） ＝H_ji（Z,R,G,B）＋DH_j（Z,R,G,B） … で求められる。

c2.描画手順 この発明が適用されたシェーディング方法の描画手順
を、第７図を参照しながら説明する。

先ず、式に基づいて、頂点LSと頂点LEとを結ぶ左辺
での縦方向の変分DL（X,Z,R,G,B）が求められる（ステ
ップ１）。また、式に基づいて、頂点RSと頂点REとを
結ぶ右辺での縦方向の変分DR（X,Z,R,G,B）が求められ
る（ステップ２）。

次に、式に基づいて、左辺での縦方向の補正演算が
行われ、最初のスキャンラインy₀の左端の値HS₀（X,Z,
R,G,B）が求められる（ステップ３）。また、式に基
づいて、右辺での縦方向の補正演算が行われ、最初のス
キャンラインy₀の右端の値HE₀（X,Z,R,G,B）が求められ
る（ステップ４）。なお、ステップ３及びステップ４
は、並列処理可能である。

ステップ３及びステップ４で、最初のスキャンライン
y₀の左端の値HS₀（X,Z,R,G,B）と右端の値HE₀（X,Z,R,
G,B）が求められたら、式に基づいて、最初のスキャ
ンラインy₀での水平方向の変分DH₀（Z,R,G,B）が求めら
れる（ステップ５）。

式に基づいて、最初のスキャンラインy₀での水平方
向の補正演算が行われ、最初のスキャンラインy₀での左
端近傍の座標格子点の値H₀₀（Z,R,G,B）が求められる
（ステップ６）。

スキャンラインy₀でのスタート点の値H₀₀（Z,R,G,B）
が求められたら、スキャンラインy₀での水平方向の変分
DH₀（Z,R,G,B）を加算していくDDA演算が繰り返される
（ステップ７）。これにより、スタート点以降の座標格
子点の値H₀₁（X,Z,R,G,B）、H₀₂（X,Z,R,G,B）、…が順
次求められる。

スキャンラインy₀での座標格子点上の値H₀₀（X,Z,R,
G,B）、H₀₁（X,Z,R,G,B）、H₀₂（X,Z,R,G,B）…が全て
求められたら、式に基づく左辺での縦方向のDDA演算
により、次のスキャンラインy₁の左端の値HS₁（X,Z,R,
G,B）が求められる（ステップ８）。また、式に基づ
く右辺での縦方向のDDA演算により、次のスキャンライ
ンy₁での右端の値HE₁（X,Z,R,G,B）が求められる（ステ
ップ９）。

ステップ８及びステップ９で、スキャンラインy₁の左
端の値HS₁（X,Z,R,G,B）と右端の値HE₁（X,Z,R,G,B）が
求められたら、ステップ５に戻り、式に基づいて、最
初のスキャンラインy₁での水平方向の変分DH₁（X,Z,R,
G,B）が求められる（ステップ５）。

ステップ６で、式に基づいて、最初のスキャンライ
ンy₁での補正演算が行われ、最初のスキャンラインy₁で
の座標格子上のスタート点の値H₁₀（X,Z,R,G,B）が求め
られる。そして、ステップ７で、式に基づく水平方向
のDDA演算を繰り返していくことにより、スキャンライ
ンy₁での座標格子上の値H₁₀（X,Z,R,G,B）、H₁₁（X,Z,
R,G,B）…が順次求められる。

スキャンラインy₁での座標格子上の値H₁₀（X,Z,R,G,
B）、H₁₁（X,Z,R,G,B）、H₁₂（X,Z,R,G,B）…が全て求
められたら、式に基づく左辺での縦方向のDDA演算に
より、更に次のスキャンラインy₂での左端の値HS₂（X,
Z,R,G,B）が求められ（ステップ８）、また、式に基
づく右辺での縦方向のDDA演算により、更に次のスキャ
ンラインy₂の右端の値HE₂（X,Z,R,G,B）が求められる
（ステップ９）。そして、ステップ５に戻り、同様な処
理が繰り返される。

c3.任意の多角形への拡張 この発明の一実施例では、曲面を近似して得られた多
角形に対して、左辺の頂点と右辺の頂点とが同じ水平ラ
イン上にあった場合のみ、左辺の頂点の値と右辺の頂点
の値とが同時に入力されるようにし、一方の頂点だけ入
力された時には、他方の頂点をナルとし、ナルの場合に
は、前回のDDA演算を引き継ぐような処理が行なわれ
る。これにより、台形の演算処理を任意の多角形に拡張
できる。

例えば、第８図に示すような凸多角形が与えられたと
する。入力された図形は、ひとまず台形と見做し、左辺
か右辺かを判断しながら、上から下に、左上の頂点をL
S、左下の頂点をLE、右上の頂点をRS、右下の頂点をRE
としながら値を入力していく。

ラインL1では、左上の頂点LSとして頂点A1の値が入力
され、左下の頂点LEとして頂点A3の値が入力される。右
上の頂点RSとして頂点A1の値が入力され、右下の頂点RE
として頂点A2の値が入力される。

ラインL2で右辺の頂点A2が見つかる。ラインL2で、右
上の頂点RSとして頂点A2の値が入力され、右下の頂点RE
として頂点A5の値が入力される。頂点A2と同一の水平線
上には、左辺の頂点は無い。そこで、左辺はナルとされ
る。

ラインL3で左辺の頂点A3が見つかる。ラインL3で左上
の頂点LSとして頂点A3の値が入力され、左下の頂点LEと
して頂点A4の値が入力される。頂点A3と同一の水平線上
には、右辺の頂点は無いので、右辺はナルとされる。

ラインL4で左辺の頂点A4が見つかる。ラインL4では、
左上の頂点LSとして頂点A4の値が入力され、左下の頂点
LEとして頂点A6の値が入力される。頂点A4と同一の水平
線上には、右辺の頂点は無いので、右辺はナルとされ
る。

ラインL5で右辺の頂点A5が見つかる。ラインL5では、
右上の頂点RSとして頂点A5の値が入力され、右下の頂点
REとして頂点A8の値が入力される。頂点A5と同一の水平
線上には、左辺の頂点は無いので、左辺はナルとされ
る。

ラインL6で左辺の頂点A6が見つかる。ラインL6では、
左上の頂点LSとして頂点A6の値が入力され、左下の頂点
LEとして頂点A7の値が入力される。頂点A6と同一の水平
線上には、右辺の頂点は無いので、右辺はナルとされ
る。

ラインL7で左辺の頂点A7が見つかる。ラインL7では、
左上の頂点LSとして頂点A7の値が入力され、左下の頂点
LEとして頂点A8の値が入力される。頂点A7と同一の水平
線上には、右辺の頂点は無いので、右辺はナルとされ
る。

このように、左辺の頂点と右辺の頂点とが同じ水平ラ
イン上にあった場合のみ、左辺の頂点の値と右辺の頂点
の値とが同時に入力されるようにし、一方の頂点だけ入
力された時には、他方の頂点をナルとし、ナルの場合に
は、前回のDDA演算を引き継ぐような処理を行うと、メ
モリ数を増加することなく、台形の処理を任意の多角形
に拡張できる。

つまり、ラインL1〜L2では、頂点A1の値と頂点A3の値
とを用いて左辺縦方向の変分が求められるとともに、左
辺縦方向の補正演算が行われる。頂点A1の値と頂点A2の
値とを用いて右辺縦方向の変分が求められるとともに、
右辺縦方向の補正演算が行われる。そして、各スキャン
ラインでの左端の値及び右端の値が求められ、これから
水平方向の変分が求められ、水平方向の補正演算が行わ
れ、スタート点の値が求められる。そして、水平方向の
DDA演算により、ラインL1〜L2でのスキャンラインの座
標格子点上のピクセルの値が求められる。

ラインL2〜L3では、左辺では、前回までの左辺縦方向
の変分が引き継がれ、左辺縦方向のDDA演算により、ス
キャンラインでの左端の値が求められる。右辺では、頂
点A2の値と頂点A5の値とを用いて右辺での変分が求めら
れるとともに、右辺の補正演算が行われ、スキャンライ
ンでの右端の値が求められる。これから水平方向の変分
が求められ、水平方向の補正演算が行われ、スタート点
での値が求められる。そして、水平方向のDDA演算によ
り、ラインL2〜L3でのスキャンラインの座標格子点上の
ピクセルの値が求められる。

以下同様にして、ラインL3〜L4では、左辺では、頂点
A3の値と頂点A4の値とを用いて左辺縦方向の変分が求め
られ、右辺では、前回までの変分が引き継がれる。

ラインL4〜L5では、左辺では、頂点A4と頂点A6の値を
用いて左辺縦方向の変分が求められ、右辺では、前回ま
での変分が引き継がれる。

ラインL5〜L6では、左辺では、前回までの変分が引き
継がれ、右辺では、頂点A5と頂点A8の値を用いて右辺縦
方向の変分が求められる。

ラインL6〜L7では、左辺では、頂点A6と頂点A7の値を
用いて左辺縦方向の変分が求められ、右辺では、前回ま
での変分が引き継がれる。

ラインL7〜L8では、左辺では、頂点A7と頂点A8の値を
用いて左辺縦方向の変分が求められ、右辺では、前回ま
での変分が引き継がれる。

任意の多角形を、このように処理していくと、頂点で
だけ演算処理が行われ、直線部分では演算処理が行われ
ないので、図形の接続性が良好である。つまり、曲面を
多角形で近似した時に、第９図において、図形45と図形
46とが生じたとする。図形を所定の多角形で管理してい
こうとすると、図形46を図形46Aと図形46Bとに分割しな
ければならなくなる。すると、図形46Aと図形46Bと、図
形45との接続部47に演算誤差による隙間が生じる可能性
がある。

上述のように任意の多角形を処理する場合には、各図
形の直線部分と直線との接続部に隙間が生じることはな
い。なぜなら、頂点の無い部分は、ナルとされ、前回の
DDA演算を引き継ぐ処理をするからである。

c4.大きな演算誤差が発生する場合の処理 曲面を近似して得られた台形の縦方向の長さが１より
小さくなる場合がある。この場合、縦方向の変分を求め
る際、０に近い数を除数として割算することになるの
で、割算器がオーバーフローする可能性が高い。オーバ
ーフローした値で図形が表示されてしまうと、描画が乱
れてしまう。

そこで、縦方向の長さが０に近い図形は無視してしま
うことが考えられる。

ところが、縦方向の長さが０に近い図形を無視してし
まうと、図形の接続性の問題が生じる。

そこで、この発明の一実施例では、縦方向の長さが１
より小さい台形を処理する場合、辺の長さが長くなり、
割算器がオーバーフローする可能性が高い水平に近い辺
では、この辺が始点を同じにする垂直な辺に置き換えら
れる。このようにすると、割算器がオーバーフローする
可能性が回避できるとともに、図形の接続性が良好であ
る。

つまり、第10図に示すように、縦方向の長さが１以下
の台形48Aが生じたとする。この図形は、座標格子点上
にあるので、この図形を表示しないと、図形の接続性の
問題が生じる。このような図形では、左上の頂点LS1と
左下の頂点LE1とを結ぶ左辺での変分を求める際に、左
辺が水平に近く縦方向の長さに対して非常に長いので、
割算器がオーバーフローする可能性がある。

そこで、第10図において、頂点LS1とLE1とを結ぶ左辺
が第11図に示すように始点LS1を同じにする垂直線（LS1
〜LE2）に置き換えられ、台形48Bとして処理される。水
平に近い辺（LS1〜LE1）が垂直な辺（LS1〜LE2）に置き
換えられれば、辺の長さが短くなるので、左辺の変分を
求める際に、割算器がオーバーフローすることはなくな
る。

そして、この時、台形48Aと隣接していた図形49Aの右
辺についても、第11図に示すように、水平に近い右辺RS
3〜RE3が始点RS3を同じにする垂直な辺（RS3〜RE4）で
置き換えられ、台形49Bとして処理される。

台形48Bの左辺（LS1〜LE2）と、台形49Bの右辺（RS3
〜RE4）とを結ぶ右辺とは一致するので、図形の接続性
の問題が生じない。

d.シェーディング装置 d1.シェーディング装置の構成 第１図は、前述のようにして、座標格子点上の各ピク
セルの深さ値Ｚ及び明るさ値Ｒ、Ｇ、Ｂを求めるハード
ウェアの構成を示すものである。なお、第１図では、説
明を簡単とするために、各値（Z,R,G,B）を１つのハー
ドウェアで処理するようにしているが、各値（Z,R,G,
B）に対して、別々なハードウェアが用意され、これら
が並列的に動作している。

第１図において、入力端子11に左上の頂点の値LS（X,
Y,Z,R,G,B）が入力され、入力端子12に左下の頂点の値L
E（X,Y,Z,R,G,B）が入力される。入力端子13に右上の頂
点の値RS（X,Y,Z,R,G,B）が入力され、入力端子14に右
下の頂点の値RE（X,Y,Z,R,G,B）が入力される。

入力端子11からの値がマルチプレクサ15のａ側入力端
に供給される。入力端子13からの値がマルチプレクサ15
のｂ側入力端に供給される。

入力端子12からの値がマルチプレクサ16のａ側入力端
に供給される。入力端子14からの値がマルチプレクサ16
のｂ側入力端に供給される。

マルチプレクサ15で、入力端子11からの値と、入力端
子13からの値とが選択される。マルチプレクサ16で、入
力端子12からの値と、入力端子14からの値とが選択され
る。

マルチプレクサ15及び16の出力が減算器17に供給され
る。

減算器17の出力がマルチプレクサ18のａ側入力端に供
給される。マルチプレクサ18のｂ側入力端には、減算器
22の出力が供給される。

マルチプレクサ18の出力が割算器19に供給される。割
算器19の出力が左辺補正演算機能付きDDA演算回路20に
供給されるとともに、右辺補正演算機能付きDDA演算回
路21に供給される。また、割算器19の出力が水平補正演
算機能付きDDA演算回路23に供給される。

左辺補正演算機能付きDDA演算回路20の出力及び右辺
補正演算機能付きDDA演算回路21の出力が減算器22に供
給される。減算器22の出力がマルチプレクサ18のｂ側入
力端に供給される。

水平補正演算機能付きDDA回路23の出力が出力端子24
から出力される。

先ず、マルチプレクサ15がａ側に設定され、入力端子
11からの左上の頂点の値LS（X,Y,Z,R,G,B）が減算器17
に与えられる。また、マルチプレクサ16がａ側に設定さ
れ、入力端子12からの左下の頂点の値LE（X,Y,Z,R,G,
B）が減算器17に与えられる。

減算器17で、左下の頂点の値と左上の頂点の値とが減
算され、この減算値がマルチプレクサ18のａ側入力端に
供給される。

マルチプレクサ18は、ａ側に設定されており、この減
算値が割算器19に供給される。

割算器19で、式に基づいて、左辺縦方向の変分が求
められる。この左辺縦方向の変分が左辺補正演算機能付
きDDA演算回路20にセットされる。

左辺縦方向の変分が左辺補正演算機能付きDDA演算回
路20にセットされると、マルチプレクサ15がｂ側に設定
され、入力端子13からの右上の頂点の値RS（X,Y,Z,R,G,
B）が減算器17に与えられる。また、マルチプレクサ16
がｂ側に設定され、入力端子14からの右下の頂点の値RE
（X,Y,Z,R,G,B）が減算器17に与えられる。

減算器17で、右下の頂点の値と右上の頂点の値とが減
算され、この減算値がマルチプレクサ18のａ側入力端に
供給される。

マルチプレクサ18は、ａ側に設定されており、この減
算値が割算器19に供給される。

割算器19で、式に基づいて、右辺縦方向の変分が求
められる。この右辺縦方向の変分が右辺補正演算機能付
きDDA演算回路21にセットされる。

左辺縦方向の変分が左辺補正演算機能付きDDA演算回
路20にセットされ、右辺縦方向の変分が右辺補正演算機
能付きDDA演算回路21にセットされたら、左辺補正演算
機能付きDDA演算回路20及び右辺補正演算機能付きDDA演
算回路21で、左辺縦方向及び右辺縦方向の補正演算がそ
れぞれ行われる。

これにより、スキャンラインの左端及び右端の値が求
められる。

このスキャンラインの左端及び右端の値が減算器22に
供給される。減算器22で、スキャンラインの右端の値と
スキャンラインの左端の値とが減算される。

左辺補正演算機能付きDDA演算回路20及び右辺補正演
算機能付きDDA演算回路21で、左辺縦方向及び右辺縦方
向の補正演算が終了されると、マルチプレクサ18がｂ側
に切り換えられる。

したがって、減算器22で求められたスキャンラインの
右端の値とスキャンラインの左端の値との減算値がマル
チプレクサ18を介して割算器19に供給される。

割算器19で、式に基づいて、水平方向の変分が求め
られる。この水平方向の変分が水平補正演算機能付きDD
A演算回路23に供給される。

水平補正演算機能付きDDA演算回路23で、水平方向の
補正演算が行われ、スキャンラインのスタート点の座標
格子点上の値が求めされる。水平補正演算機能付きDDA
演算回路23で、このスタート点での値に対してDDA演算
が繰り返され、スキャンライン上の座標格子点上の値が
順次求められる。この値が出力端子24から出力される。

１スキャンラインの座標格子点上の値がすべて求めら
れると、左辺補正演算機能付きDDA演算回路20及び右辺
補正演算機能付きDDA演算回路21で、左辺縦方向及び右
辺縦方向のDDA演算が行われ、次のスキャンラインの右
端の値と左端の値が求められる。

次のスキャンラインの左端の値及び右端値が減算器22
に供給される。減算器22で、次のスキャンラインの右端
の値と次のスキャンラインの左端の値とが減算される。

減算器22で求められた次のスキャンラインの右端の値
と左端の値との減算値がマルチプレクサ18を介して割算
器19に供給される。

割算器19で、次のスキャンラインでの水平方向の変分
が求められる。この水平方向の変分が水平補正演算機能
付きDDA演算回路23に供給される。

水平補正演算機能付きDDA演算回路23で、水平方向の
補正演算が行われ、次のスキャンラインのスタート点の
座標格子点上の値が求められる。水平補正演算機能付き
DDA演算回路23で、このスタート点での値に対してDDA演
算が繰り返され、スキャンライン上の座標格子点上の値
が順次求められる。この値が出力端子24から出力され
る。

以下、同様の動作が繰り返される。

d2.演算精度とビット数 第１図に示すようなハードウェアを、各値（深さ値Ｚ
と、明るさＲ、Ｇ、Ｂ）毎にそれぞれ別々に用意して並
列処理を図っても、回路規模が増大することはい。これ
は、各値の演算を行う場合に必要とされる小数部分のビ
ット数が決められるので、固定小数点演算で演算を行な
えるからである。

このことについて説明する。先ず水平値Ｘ及び垂直値
Ｙのデバイス座標の最大値と深さ値Ｚの小数部分のビッ
ト数との関係を考察する。

深さ値Ｚは、DDA演算を繰り返して求められる。した
がって、深さ値Ｚの誤差は、画面の端から端までDDA演
算が繰り返された時に最大となる。この最大誤差を±１
以下にする必要がある。

デバイス座標が画面の端から端まででｎビット分あっ
たとすると、画面の端から端までDDA演算を繰り返して
深さ値Ｚ値を求めるのに、2ⁿ回路のDDA演算が繰り返さ
れる。したがって、１回のDDA演算での誤差をεとする
と、誤差の最大値は、2ⁿεとなる。この時の深さ値Ｚの
誤差を±１以下にするためには、DDA演算１回当たりの
誤差を（ε＜1/2ⁿ）としなければならない。すなわち、
深さ値Ｚには、（1/2ⁿ）の精度が必要であり、深さ値Ｚ
の小数部分のビット数ZFBは少なくともｎビット必要で
ある。

このことから、深さ値Ｚの小数部分のビット数ZFBと
水平値Ｘ及び垂直値Ｙのデバイス座標の最大値との関係
は、 ZFB＝Max（XD,YD） XD:水平値Ｘのデバイス座標の最大値（整数部分のビッ
ト数） YD:水平値Ｙのデバイス座標の最大値（整数部分のビッ
ト数） とされる。

次に深さ値Ｚの最大値と水平値Ｘ及び垂直値Ｙの小数
部分のビット数との関係について考察する。式、式
及び式で示したように、補正演算を行う際に、垂直値
Ｙの小数部分（LS（Ｙ）−Int（LS（Ｙ）））（RS
（Ｙ）−Int（RS（Ｙ）））及び水平値Ｘの小数部分（H
S_j（Ｘ）−Int（HS（Ｘ）））と、深さ値Ｚの変分（DL
（Ｚ））、（DR（Ｚ））及び（DH_j（Ｚ））との乗算が
行われる。この時、求められる誤差を±１以下のにする
ためには、深さ値Ｚの変分の有効数字分（「１」となっ
ている最上位の桁から整数部の最下位の桁分）だけ水平
値Ｘの小数点部分及び垂直値Ｙの小数点部分のビット数
を設ける必要がある。

深さ値Ｚの変分が最大になった場合には、深さ値Ｚの
変分の整数部分が全て有効数字になる。したがって、水
平値Ｘの小数点ビット数XFD及び垂直値Ｙの小数点ビッ
ト数YFDは、深さ値Ｚの最大値分だけ必要になる。

すなわち、Ｘの小数点ビット数XFD及びＹの小数点ビ
ット数YFDは、 XFD＝ZD YFD＝ZD ZD:深さ値Ｚの最大値（整数部分のビット数）必要であ
る。

以上、深さ値Ｚで必要とされるビット数について説明
したが、明るさ値R,G,Bとの演算を行う場合に必要とさ
れる小数部分のビット数の関係についても、同様に求め
ることができる。このように、各値の演算を行う場合に
必要とされる小数部分のビット数が決められる。したが
って、浮動小数点演算で演算処理を行う必要がない。浮
動小数点演算を行わなければ、各値毎に演算を行うハー
ドウェアを設けても、回路規模が大きくならない。

e.並列処理状態遷移回路 e1.基本回路の説明 第１図に示すハードウェアは、第17図に示すような並
列処理状態遷移回路により制御される。

この並列処理状態遷移回路は、ウェイト回路、ジャン
プ回路、ジョイン回路、ディレイ回路の４種類の基本回
路からなっている。これらの基本回路について説明す
る。

・ウェイト回路 ウェイト回路は、二つの入力A,Bを持ち、Ａ入力パル
ス後に、Ｂ入力パルスが入るまで出力パルスを止めてお
く機能を持つ。このウェイト回路は、ある処理を開始さ
せるためのトリガーパルスが出力された際、そのトリガ
ーパルスに対する処理が終了するまで、次の処理に進ま
ないように制御するのに用いられる。

・ウェイト回路の構成 ウェイト回路は、第12図に示すように構成でいきる。
第12図において、51及び52が入力端子である。入力端子
51からのトリガーパルスT₁がフリップフロップ53に供給
されるとともに、NORゲート54の一方の入力端に供給さ
れる。入力端子52からのトリガーパルスT₂がフリップフ
ロップ55に供給される。フリップフロップ53及び55のク
ロック入力端には、クロックCLKが供給される。フリッ
プフロップ53及び55は、Ｄ入力端にトリガーパルスが与
えられると、クロックCLKの立ち上がりでセットされ、
その出力がハイレベルになる。そして、そのリセット端
子にローレベルのリセット信号が与えられるまで、出力
がハイレベルに維持される。

56がリセット入力端子である。リセット入力端子56か
らのリセット信号RSTがORゲート57の一方の入力端に供
給される。ORゲート57の出力がNORゲート54の他方の入
力端に供給されるとともに、インバータ58に供給され
る。NORゲート54の出力がフリップフロップ55のリセッ
ト端子に供給される。インバータ58の出力がフリップフ
ロップ53のリセット端子に供給されるとともに、NANDゲ
ート59の入力端に供給される。

フリップフロップ53の出力がNANDゲート59の入力端に
供給される。フリップフロップ55の出力がNANDゲート59
の入力端に供給される。

NANDゲート59の出力がＤフリップフロップ60の入力端
に供給される。Ｄフリップフロップ60のクロック入力端
には、クロックCLKが供給される。Ｄフリップフロップ6
0の出力がインバータ61を介して出力端子62から出力さ
れる。また、Ｄフリップフロップ60の反転出力がORゲー
ト57の他方の入力端に供給される。

リセット入力端子56にハイレベルのリセット信号RST
が与えられると、ORゲート57の出力がハイレベルにな
り、インバータ58の出力がローレベルになるとともに、
NORゲート54の出力がローレベルになる。これにより、
フリップフロップ53がリセットされるとともに、フリッ
プフロップ55がリセットされる。

また、インバータ58の出力がローレベルになると、NA
NDゲート59の出力がハイレベルになり、Ｄフリップフロ
ップ60の出力がハイレベルに維持される。したがって、
Ｄフリップフロップ60の出力をインバータ61で反転して
得られる出力はローレベルになる。

第13図Ｂに示すように、時点t₁で入力端子51にトリガ
ーパルスT₁が供給されるとする。すると、第13図Ｄに示
すように、クロックCLK（第13図Ａ）の立ち上がりの時
点t₂でこのトリガーパルスT₁がフリップフロップ53に取
り込まれ、フリップフロップ53の出力Q₁がハイレベルに
なる。

次に、時点t₃で入力端子52にトリガーパルスT₁が供給
されるとする。すると、第13図Ｅに示すように、クロッ
クCLK（第13図Ａ）の立ち上がりの時点t₄で、このトリ
ガーパルスT₂がフリップフロップ55に取り込まれ、フリ
ップフロップ55の出力Q₂がハイレベルになる。

この時、第13図Ｄに示すように、フリップフロップ53
の出力はハイレベルである。また、リセット時にＤフリ
ップフロップ60にハイレベルが取り込まれるので、Ｄフ
リップフロップ60の反転出力がローレベルであり、ORゲ
ート57の出力がローレベルであり、インバータ58の出力
はハイレベルである。したがって、トリガーパルスT₂が
与えられ、フリップフロップ55の出力Q₂がハイレベルに
なると、NANDゲート59の出力がローレベルになる。

NANDゲート59の出力がローレベルになると、クロック
CLKの立ち上がりの時点t₅で、Ｄフリップフロップ60の
出力がローレベルになり、第13図Ｆに示すように、出力
端子62の出力Ｐがハイレベルになる。

Ｄフリップフロップ60の出力がローレベルになると、
Ｄフリップフロップ60の反転出力がハイレベルになり、
ORゲート57の出力がハイレベルになる。

ORゲート57の出力がハイレベルになると、インバータ
58の出力がローレベルになるとともに、NORゲート54の
出力がローレベルになる。これにより、第13図Ｄに示す
ように、フリップフロップ53及び55がリセットされる。

そして、フリップフロップ53の出力及びフリップフロ
ップ55の出力がローレベルになり、インバータ58の出力
がローレベルになるので、NANDゲート59の出力がハイレ
ベルになる。NANDゲート59の出力がハイレベルになる
と、クロックCLKの立ち上がる時点t₆で、Ｄフリップフ
ロップ60の出力がハイレベルになる。したがって、時点
t₆で、出力パルスＰはローレベルになる。

第13図Ｆに示すように、このようなウェイト回路で
は、トリガーパルスT₁（第13図Ｂ）が供給されてから、
トリガーパルスT₂（第13図Ｃ）が供給された後に、出力
端子62がパルスＰが出力される。

・ジャンプ回路 ジャンプ回路は、二つの入力A,Sを持ち、Ｓ入力のレ
ベルにより、Ａ入力パルスを二つの出力O1或いはO2のど
ちらに出力するかを選択する機能を持つ。このJUMP回路
は、外部の状態に応じて、制御を変えたい場合に適用さ
れる。

・ジャンプ回路の構成 ジャンプ回路は、第14図に示すようにして構成され
る。第14図において、入力端子71にトリガーパルスT₁₁
が供給される。このトリガーパルスT₁₁がANDゲート73の
一方の入力端に供給されるとともに、ANDゲート74の一
方の入力端に供給される。

入力端子72に選択パルスS₁₁が供給される。この選択
パルスS₁₁がANDゲート73の他方の入力端に供給されると
ともに、インバータ75を介してANDゲート74の他方の入
力端に供給される。ANDゲート73の出力が出力端子76か
ら出力される。ANDゲート74の出力が出力端子77から出
力される。

入力端子72からの選択パルスS₁₁がハイレベルの間
に、入力端子71からトリガーパルスT₁₁が供給される
と、ANDゲート73を介して、出力端子76からトリガーパ
ルスT₁₁が出力される。

入力端子72からの選択パルスS₁₁がローレベルの間
に、入力端子71からトリガーパルスT₁₁が供給される
と、ANDゲート74を介して、出力端子77からトリガーパ
ルスT₁₁が出力される。

・ジョイン回路 ジョイン回路は、二つの入力I1及びI2を持ち、I1又は
I2にパルスが入ったら、パルスを出力する機能を持つ。
このジョイン回路は、別々の制御系からの信号をひとつ
の制御系に集める場合に適用される。

・ジョイン回路の構成 ジョイン回路は、第15図に示すようにして構成でき
る。第15図において、入力端子81にトリガーパルスT₂₁
が供給される。入力端子81からのトリガーパルスT₂₁がO
Rゲート83の一方の入力端に供給される。入力端子82に
トリガーパルスT₂₂が供給される。入力端子82からのト
リガーパルスT₂₂がORゲート83の他方の入力端に供給さ
れる。ORゲート83の出力が出力端子84から出力される。

入力端子81にトリガーパルスT₂₁が供給される時に
は、ORゲート83を介して、このトリガーパルスT₂₁が出
力端子84から出力される。

入力端子82にトリガーパルスT₂₂が供給される時に
は、ORゲート83を介して、このトリガーパルスT₂₂が出
力端子84から出力される。

・ディレイ回路 ディレイ回路は、入力を一定時間遅らせる機能を持
つ。このディレイ回路は、トリガーパルスから常に一定
の遅れ時間後、処理が終了するような制御に適用され
る。

・ディレイ回路の構成 ディレイ回路は、第16図に示すようにして構成され
る。第16図において、入力端子91にトリガーパルスT₃₁
が供給される。この入力端子91からのトリガーパルスT
₃₁がフリップフロップ92に供給される。フリプフロップ
92の出力が出力端子93から出力される。

入力端子91にトリガーパルスT₃₁は、フリップフロッ
プ92を介して遅延されて、出力端子93から出力される。

e2.シェーディング処理のための並列処理状態遷移回路 第17図は、第１図に示したハードウェアを制御するた
めの並列処理状態遷移回路の一例である。この並列処理
状態遷移回路には、上述の４つの基本回路が用いられ
る。第17図と第１図とを参照しながら、この発明の一実
施例の演算処理制御について説明する。

第17図において、入力端子101に外部トリガーパルスE
XTRGが与えられる。この外部トリガーパルスEXTRGは、
並列処理状態遷移回路を構成する各基本回路間を伝えら
れていく。この時、各基本回路から、ハードウェアの各
部を制御するためのトリガー信号が出力されていく。

すなわち、入力端子101からの外部トリガーパルスEXT
RGがディレイ回路102に供給され、外部トリガーパルスE
XTRGがディレイ回路102に供給されてから所定時間経過
後、ディレイ回路102からトリガー信号が出力される。
このトリガー信号がセレクト信号SEL ABCがとされる。
セレクトSEL ABCにより、第１図におけるマルチプレク
サ15及び16がａ側に切り換えられ、マルチプレクサ18が
ａ側に切り換えられる。そして、左下の頂点の値と左上
の頂点の値が減算器17で減算され、割算器19に設定され
る。

ジャンプ回路103のＡ入力端には、ディレイ回路102か
らのトリガー信号が供給される。ジャンプ回路103のＳ
入力端には、ナル判別信号Nu11が供給される。左辺に頂
点があれば、（第８図参照）ジャンプ回路103のO1出力
端からトリガーパルスが出力される。このトリガーパル
スが割算トリガー信号DIV TRGとされる。この割算トリ
ガー信号DIV TRGにより、第１図における割算器19で割
算が開始される。これにより、左辺縦方向の変分が求め
られる。左辺に頂点が無く、左辺の頂点がナルとされて
いたら、ジャンプ回路103のO2出力端からトリガーパル
スが出力され、このトリガーパルスがディレイ回路105
に供給される。

ウェイト回路104のＡ入力端には、ジャンプ回路103の
O1出力端からのトリガーパルスが供給される。ウェイト
回路104のＢ入力端には、割算終了信号DIV ENDが供給さ
れる。割算器19で割算が終了され、左辺縦方向の変分が
求められると、割算器19から割算終了信号DIV ENDが発
生される。割算終了信号DIV ENDが発生されると、ウェ
イト回路104からトリガーパルスが出力される。このト
リガーパルスがDDAセット信号DDA SET Aとされる。この
DDAセット信号DDA SET Aにより、割算器19で求められた
左辺縦方向の変分が左辺補正演算機能付きDDA演算回路2
0にセットされる。

ジョイン回路106のI₁入力端には、ウェイト回路104か
ら出力されるトリガーパルスが供給される。ジョイン回
路106のI₂入力端には、ディレイ回路105から出力される
トリガーパルスが供給される。ジョイン回路106のI₁入
力端にウェイト回路104からトリガーパルスが与えられ
るか、又は、ジョイン回路106のI₂入力端にディレイ回
路105からトリガーパルスが与えられると、ジョイン回
路106からトリガーパルスが出力される。このトリガー
パルスがセレクト信号SEL ABとされる。このセレクト信
号SEL ABにより、マルチプレクサ15及び16がｂ側に切り
換えられ、右下の頂点の値と右上の頂点の値が減算器17
で減算され、割算器19に設定される。

ジャンプ回路107のＡ入力端には、ジョイン回路106か
らのトリガー信号が供給される。ジャンプ回路103のＳ
入力端には、ナル判別信号Nu11が供給される。右辺に頂
点があれば、ジャンプ回路107のO1出力端からトリガー
パルスが出力される。このトリガーパルスが割算トリガ
ー信号DIV TRGとされる。割算トリガー信号DIV TRGによ
り、割算器19で割算が開始される。これにより、右辺縦
方向の変分が求められる。右辺に頂点が無く、右辺の頂
点がナルとされていたら、ジャンプ回路107のO2出力端
からトリガーパルスが出力され、このトリガーパルスが
ディレイ回路109に供給される。

ウェイト回路108のＡ入力端には、ジャンプ回路107の
O1出力端からのトリガーパルスが供給される。ウェイト
回路107のＢ入力端には、割算終了信号DIV ENDが供給さ
れる。割算器19で割算が終了され、右辺縦方向の変分が
求められると、割算器19から割算終了信号DIV ENDが発
生される。割算終了信号DIV ENDが発生されると、ウェ
イト回路108からトリガーパルスが出力される。このト
リガーパルスがDDAセット信号DDA SET Bとされる。この
DDAセット信号DDA SET Bにより、割算器19で求められた
右辺縦方向の変分が右辺補正演算機能付きDDA演算回路2
1にセットされる。

ジョイン回路110のI₁入力端には、ウェイト回路108か
ら出力されるトリガーパルスが供給される。ジョイン回
路110のI₂入力端には、ディレイ回路109から出力される
トリガーパルスが供給される。ジョイン回路110のI₁入
力端にウェイト回路108からトリガーパルスが与えられ
るか、又は、ジョイン回路110のI₂入力端にディレイ回
路109からトリガーパルスが与えられると、ジョイン回
路110からトリガーパルスが出力される。このトリガー
パルスがDDA補正演算トリガー信号DDA TRG ABとされ
る。このDDA補正演算トリガー信号DDA TRG ABにより、
左辺補正演算機能付きDDA演算回路20及び右辺補正演算
機能付きDDA演算回路21がトリガーされ、左辺補正演算
及び右辺補正演算が開始される。この補正演算により、
スキャンラインの左端及び右端の値が求められる。

ウェイト回路111のＡ入力端には、ジョイン回路110か
ら出力されるトリガーパルスが供給される。ウェイト回
路111のＢ入力端には、補正演算終了信号AJST ENDが供
給される。左辺補正演算機能付きDDA演算回路20及び右
辺補正演算機能付きDDA演算回路21で左辺補正演算及び
右辺補正演算が終了されると、左辺補正演算機能付きDD
A演算回路20及び右辺補正演算機能付きDDA演算回路21か
ら、補正演算終了信号AJST ENDが発生される。補正演算
終了信号AJST ENDが発生されると、ウェイト回路111か
らトリガーパルスが出力される。

ジョイン回路112のI₁入力端には、ウェイト回路111か
ら出力されるトリガーパルスが供給される。ジョイン回
路112のI₂入力端には、ウェイト回路117から出力される
トリガーパルスが供給される。ジョイン回路112のI₁入
力端にウェイト回路111からトリガーパルスが与えられ
るか、又は、ジョイン回路112のI₂入力端にウェイト回
路107からトリガーパルスが与えられると、ジョイン回
路112からトリガーパルスが出力される。このトリガー
パルスがセレクト信号SEL Cとされる。このセレクト信
号SEL Cにより、第１図におけるマルチプレクサ18がｂ
側に切り換えらる。

マルチプレクサ18がｂ側に切り換えられると、減算器
22で求められた水平方向の変分が割算器19にセットされ
る。

ディレイ回路113には、ジョイン回路112から出力され
るトリガーパルスが供給される。ディレイ回路113で、
このトリガーパルスが所定時間遅延され、所定時間経過
後、ディレイ回路113からトリガーパルスが出力され
る。このトリガーパルスが割算トリガー信号DIV TRGと
される。この割算トリガー信号DIV TRGにより、割算器1
9で割算が開始される。

ウェイト回路114のＡ入力端には、ディレイ回路113か
ら出力されるトリガーパルスが供給される。ウェイト回
路114のＢ入力端には、割算終了信号DIV ENDが供給され
る。割算器19で割算が終了され、水平方向の変分が求め
られると、割算器19から割算終了信号DIV ENDが発生さ
れる。割算終了信号DIV ENDが発生されると、ウェイト
回路114からトリガーパルスが出力される。このトリガ
ーパルスがDDAセット信号DDA SET Hとされる。このDDA
セット信号DDA SET Hにより、割算器19で求められた水
平方向の変分が水平補正演算機能付きDDA演算回路23に
セットされる。

ディレイ回路115には、ウェイト回路114から出力され
るトリガーパルスが供給される。ディレイ回路115で、
このトリガーパルスが所定時間遅延され、所定時間経過
後、ディレイ回路115からトリガーパルスが出力され
る。このトリガーパルスがDDA補正演算トリガー信号DDA
TRG Hとされる。このDDA補正演算トリガー信号DDA TRG
Hにより、水平補正演算機能付きDDA演算回路23がトリ
ガーされ、水平補正演算が開始される。このDDA補正演
算により、スキャンラインの左端の座標格子点の値が求
められる。

ウェイト回路116のＡ入力端には、ディレイ回路115か
ら出力されるトリガーパルスが供給される。ウェイト回
路116のＢ入力端には、補正演算終了信号AJST ENDが供
給される。水平補正演算機能付きDDA演算回路23で水平
補正演算が終了されると、水平補正演算機能付きDDA演
算回路23から、補正演算終了信号AJST ENDが発生され
る。補正演算終了信号AJST ENDが発生されると、ウェイ
ト回路116からトリガーパルスが出力される。このトリ
ガーパルスがDDA演算トリガー信号DDA H INCとされる。
このDDA演算トリガー信号DDA H INCにより、水平補正演
算機能付きDDA演算回路23でDDA演算を繰り返される。こ
れにより、スキャンラインの各座標格子点の値が求めら
れる。

ウェイト回路117のＡ入力端には、ウェイト回路116か
ら出力されるトリガー信号が供給される。ウェイト回路
117のＢ入力端には、ラインの終端を示す信号END OF LI
NEが供給される。ラインの終わりまで各座標格子点の値
が求められると、ラインの終端を示す信号END OF LINE
が発生される。そして、ラインの終端を示す信号END OF
LINEが発生されると、ウェイト回路117からトリガーパ
ルスが出力される。このトリガーパルスがDDA演算トリ
ガー信号DDA AB INCとされる。このトリガーパルスがDD
A演算トリガー信号DDA AB INCにより、左辺補正演算機
能付きDDA演算回路20及び右辺補正演算機能付きDDA演算
回路21でDDA演算が行われ、次のスキャンラインの左端
の値及び右端の値が求められる。

ウェイト回路117からの出力パルスがジョイン回路112
のI₂入力端に供給される。そして、次ラインの処理が行
われる。

〔発明の効果〕

この発明によれば、左辺の縦方向の補正演算と、右辺
の縦方向の補正演算により、スキャンラインの左端とス
キャンラインの右端の値が求められ、スキャンラインの
左端の値とスキャンラインの右端の値から、水平方向の
補正演算により、スキャンラインの左端近傍の座標格子
点上にあるスタート点のピクセルの正しい値が求められ
る。各スキャンラインでは、スタート点のピクセルの値
に対して、水平方向のDDA演算を繰り返すことにより、
各スキャンラインのピクセルの正しい値が求められる。
次のスキャンラインの左端の値及び次のスキャンライン
の右端の値は、前スキャンラインの左端の値及び前スキ
ャンラインの右端の値に、左辺の縦方向の変分及び右辺
の縦方向の変分をそれぞれ足し込んでいくDDA演算によ
り求められる。

このように、座標格子点に近傍の値が入力されるので
はなく、座標格子点上のピクセルの正確な値が入力され
るので、３次元物体の動きや光源の動きにリアルタイム
でスムーズに対応でき、画面のちらつきがなく、精度の
高いシェーディングが行なえる。

また、この発明では、ウェイト回路、ジャンプ回路、
ジョイン回路、ディレイ回路の４種類の基本回路の組合
せで構成される並列処理状態遷移回路により、DDA演算
回路を並列処理制御できる。このような並列処理状態遷
移回路を用いると、データの流れが理解し易く、メイン
テナンス性の優れた並列処理を行なえる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図，第２図は補
正演算の説明に用いる略線図，第３図は補正演算機能付
きDDA演算回路のブロック図，第４図は補正演算機能付
きDDA演算回路の説明に用いるブロック図，第５図は補
正演算機能付きDDA演算回路での乗算の説明に用いる略
線図，第６図はシェーディングの説明に用いる略線図，
第７図はこの発明の一実施例の説明に用いるフロー図，
第８図及び第９図はこの発明の一実施例において任意の
多角形を処理する場合の説明に用いる略線図，第10図及
び第11図はこの発明の一実施例において大きな演算誤差
が生じる場合の処理の説明に用いる略線図，第12図はウ
ェイト回路の一例のブロック図，第13図はウェイト回路
の一例の説明に用いるタイミング図，第14図はジャンプ
回路の一例のブロック図，第15図はジョイン回路の一例
のブロック図，第16図はディレイ回路の一例のブロック
図，第17図はこの発明が適用された並列処理状態遷移回
路の一例のブロック図である。 図面における主要な符号の説明 19:割算器， 20:左辺補正演算機能付きDDA演算回路 21:右辺補正演算機能付きDDA演算回路 23:水平補正演算機能付きDDA演算回路 104,108,111,114,116,117:ウェイト回路， 103,107:ジャンプ回路， 106,110,112:ジョイント回路， 102,105,109,113,115:ディレイ回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】曲面を複数の多角形で近似し、上記多角形
   の各頂点に値を入力し、上記多角形の各頂点に入力され
   た値から、上記多角形内の値を線形補間により求めるよ
   うにしたシェーディング方法において、 上記各頂点の値に縦方向の補正演算を施してスキャンラ
   イン端点での値を算出し、 上記スキャンライン端点での値に水平方向の補正演算を
   施して座標格子点上にあるスタート点に対応する値を算
   出し、 上記スタート点での値に変分を足し込んで、座標格子点
   上での各値を求めるようにしたシェーディング方法。
2. 【請求項２】曲面を複数の多角形で近似し、上記多角形
   の各頂点に値を入力し、上記多角形の各頂点に入力され
   た値から、上記多角形内の値を線形補間により求めるよ
   うにしたシェーディング回路において、 第１の辺で縦方向の演算を行う第１の演算回路と、 第２の辺で縦方向の演算を行う第２の演算回路と、 水平方向の演算を行う第３の演算回路とを有し、 上記第１及び第２の演算回路で、各頂点の値に縦方向の
   補正演算を施してスキャンライン端点での値を算出し、 上記第３の演算回路で、上記スキャンライン端点での値
   に水平方向の補正演算を施して座標格子点上にあるスタ
   ート点に対応する値を算出し、上記スタート点での値に
   変分を足し込んで、各座標格子点上での値を求めるよう
   にしたシェーディング回路であって、 上記第１〜第３の演算回路は、 ２つの入力と１つの出力を持ち、一方の入力の後、他方
   の入力が入るまで出力を止めておく第１の基本回路と、 ２つの入力と２つの出力を持ち、上記２つの入力のうち
   の一方の入力値に応じて、上記２つの出力のうちの一方
   から選択的に出力を行う第２の基本回路と、 ２つの入力と１つの出力を持ち、上記２つの入力のうち
   のどちらか一方に入力があったら、出力を行う第３の基
   本回路と、 １つの入力と１つの出力を持ち、上記入力を所定時間遅
   延させて出力を行う第４の基本回路 とからなる並列処理回路で制御するようにしたシェーデ
   ィング回路。