JPH03188715A - 歪除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＤＡ変換器、増幅器等の歪除去回路に関する
。

〔従来の技術〕

従来ディジタルアナログ変換器として１ビツトＤＡＣと
称するものが使われている。これは、第３図に示す様に
、ディジタル信号１を直接及び反転して、それぞれ差動
ＰＷＭ出力回路２のＲＯＭ２１及び２３に加える。ＲＯ
Ｍ２１及び２３は各ディジタルデータのアナログ値に対
応する幅を示すデータを記憶するもので、この結果ディ
ジタル信号１はＰＷＭ波に変換され、Ｄフリップフロッ
プ２４及び２５を介してそれぞれスイッチング回路２８
．２９に加えられる。これらスイッチング回路２８．２
９は、それぞれが交互に動作するＰチャンネル及びＮチ
ャンネルＦＥＴを有している。

従って、上記ＰＷＭ信号に応じて、一方のＦＥＴがオン
であれば他方のＦＥＴがオフとなって、次段の平滑用フ
ィルタ３１．３２のコンデンサ３１ｂ、３２ｂを充放電
する。ここでスイッチング回路２８．２９では、Ｐ及び
ＮチャンネルＦＥＴのオン抵抗の相違により２次歪が発
生する。ここで、ＲＯＭ２３にはディジタル信号１が反
転回路２２で反転されて加えられ、ＲＯＭ２３から得ら
れるＰＷＭ波は、ＲＯＭ２１から得られるＰＷＭ波を反
転したものとなる様になされている。従ってスイッチン
グ回路２８及び２９では、互いに反対チャンネルのＦＥ
Ｔが動作することになる。こうしてＤＡ変換されたアナ
ログ出力は、互いに逆相の関係になっており、これらは
差動増幅回路３のアンプ３３．３４を介して差動増幅器
３５に加えられ、同相の雑音及び２次歪が除去されて出
力端子１０に歪のないアナログ信号が出力される。

〔発明が解決しようとする課題〕

しかしながら、これら歪の発生について、スイッチング
回路２８．２９やその後段の回路等でアンバランスがあ
ると、歪は差動増幅器３５でキャンセルし切れずに出力
端子１０に現れる。本発明はこの様な歪をも除去しうる
歪除去回路を従供するものである。

〔課題を解決するための手段〕

本発明による歪除去回路は、ディジタル信号をアナログ
信号に変換した後互いに同相の２つの入力信号の和信号
、もしくは互いに逆相の２つの入力信号の差信号を得て
歪を除去した出力信号を得る歪除去回路においてこれら
２つの入力信号の差もしくは和を得ることにより歪成分
のみを抽出し、これを上記出力信号に加える歪除去回路
にある。

〔作用〕

従って、出力信号中の歪が歪抽出回路により得られた補
正信号によりキャンセルされ、歪を極めて小さくするこ
とが出来る。

〔実施例〕

第１図は本発明の一実施例を示す回路図である。

図中、第３図と同様の部分には同一の符号を付してその
説明を省略する。

第１図において、増幅器３３及び３４の出力は、抵抗器
４．５．７及びオペアンプからなる増幅器６及び抵抗器
８を介して出力端子１０に導出されると共に、差動増幅
器３５の出力は抵抗器９を介して出力端子１０に導出さ
れる。

他の部分については第３図の従来例と同様であるから、
詳細な説明を省略する。

以上の構成による動作を以下詳細に説明する。

出力端子ＩＯには前述と同様の歪の少ないＤＡ変換出力
が導出されている。又、増幅器３３，３４の出力端子に
現れるアナログ出力は、互いに逆相でほぼ同レベルであ
るから、抵抗器４．５によリレベル調整されて増幅器６
により加算されることによりキャンセルされ、増幅器６
の出力端子には補正用歪成分のみが抽出される。ここで
前述の如き歪成分のアンバランスの為、増幅器３４の出
力端子に現れる歪成分の方が大きいものとすると、して
出力端子に現れる補正信号と逆相になる。従って、補正
信号を抵抗器８により調整すれば、出力端子ｌＯの歪成
分をキャンセルすることが出来る。

なお、歪のアンバランスの状態が、上述とは逆の場合、
増幅器３３の歪成分の方が大きくなるが、この場合は、
増幅器６として非反転増幅器を用いればよい。

第２図は本発明の他の一実施例を示すもので、高域周波
数に対する歪率をさらに改善しようとするものである。

図中、第１図と同様の部分には同一の符号を付してその
説明を省略する。

ＰＷＭ出力回路２より増幅器３３及び３４の出力は、互
いに逆位相であり、抵抗器１１及び１２からなる加算回
路１３に加えられる。

抵抗器１１及び１２を介し加えられた出力はコンデンサ
１４で接地され、コンデンサ１４は移相器１５として動
作する。移相器１５の出力はコンデンサ１６及びコンデ
ンサ１６．１７を介し移相器兼高域濾波器１８として動
作しコンデンサ１６の出力は差動増幅器１９の手入力と
して増幅器３３の出力から抵抗器２０を介した信号と共
に加算される。

一方コンデンサ１６．１７を介した出力は増幅器３４の
出力から抵抗器３６を介した出力と加算され抵抗器３７
を介し差動増幅器１９の一人力として加えられる。差動
増幅器１９の一人力と出力とはコンデンサ３８で接続さ
れる。差動増幅器１９の出力から抵抗器３９を介して抵
抗器３６．３７及びコンデンサ１７の接続点に接続され
る。差動増幅器１９の出力は抵抗器４０を介して差動増
幅器４１に入力される。差動増幅器４１の入力には抵抗
器４０と共に上記の回路、を１００とすると同様の別チ
ャンネルの回路１０１の増幅器３３の出力相当部からコ
ンデンサ４２．４３を介し加算され互いに高周波帯域で
打消しが成される。

以上の構成に於いて単純加算器１３により加算される抵
抗器１１及び１２は抵抗値を異ならしめて信号が残留す
る様にし約１０ＫＨｚ以上移相器１５で移相差を生ずる
様にしコンデンサ１６の出力として歪成分が出力された
差動増幅器１９で打消される様に抵抗器３６．３７．３
９．４０及び４４抵抗値にて決定する。

通常の歪除去を行っても高周波数帯における歪は除去し
切れないので上記の構成によって補正信号のうち、１２
ＫＨ２以上の帯域の補正信号を高域濾波器１８により分
離し、位相回路１５により位相補正すると共に、抵抗器
１１及び１２の比によってレベル補正して差動増幅器１
９に加え、上述の高域の歪を除去する。従って差動増幅
器１９の出力の歪は極めて小さくなる。

歪除去回路１０１は、歪除去回路１００と同一構成であ
るから、差動増幅器３５の出力は、これと対応する差動
増幅器３５の出力と同相同レベルである。従ってこれら
出力を加算すれば、オーディオ出力信号等の同相成分は
加算されて２倍となり、ノズル等圧いに関連のない成分
はｆｆ倍となるので、Ｓ／Ｎは１／ｆｆとなる０以上の
説明では本発明を１ビツトＤＡＣに適用した例を示した
が、本発明はこれに限らず、例えばアナログ信号を増幅
するプッシュプル電力増幅器等にも利用出来る。

〔発明の効果〕

以上の様に本発明によれば、歪の除去された出力に、歪
抽出回路の出力を位相及びレベルを調整して加えるので
さらに歪の小さいＳＮの良好な出力を得ることが出来る
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図は従来例
を示すブロック図である。 ２・・・差動ＰＷＭ出力回路 ３・・・差動増幅回路 ４．５．７，８，９．１１．１２，２０．３６．３７，
３９．４０．祠−・・抵抗器６・・・増幅器 １０・・・出力端子 １５・・・移相器 １８・・・高域濾波器 １９・・・差動増幅器 ２１．２３・・・ＲＯＭ ２２・・・反転回路 ２４　、２５・・・フリツプフロツプ ２８．２９・・・スイッチング回路 ３１．３２・・・平滑用フィルタ ３３．３４・・・増幅器 ３５．４１・・・差動増幅器

Claims (1)

【特許請求の範囲】
1. 　ディジタル信号をアナログ信号に変換した後互いに同
   相の２つの入力信号の和信号、もしくは互いに逆相の２
   つの入力信号の差信号を得て歪を除去した出力信号を得
   る歪除去回路においてこれら２つの入力信号の差もしく
   は和を得ることにより歪成分のみを抽出し、これを上記
   出力信号に加えることを特徴とする歪除去回路。