JPH03187685A - 画像合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は文字や図形でできたタイトル等の映像信号をビ
デオカメラ等によって撮像された映像信号に重ね合わせ
る画像合成装置に関する。

（従来の技術） 最近、カメラ一体型ビデオテープレコーダ（ＶＴＲ）に
は、前記カメラにより撮像した文字や図形等のタイトル
映像信号を２値化してメモリに格納し、その後このメモ
リから呼び出したタイトル画像を、前記カメラにより撮
像して得た映像信号やビデオテープレコーダの再生映像
信号に重ね合わせる画像合成装置が内蔵されている。

第４図は上記した従来の画像合成装置の一例を示したブ
ロック図である。図示されないカメラ部によって撮像さ
れた通常の映像信号は輝度信号Ｙと色信号Ｃに分離され
て加算器１に入力され、ここで混合されて元の映像信号
となって重畳口Ｂ５に入力される。一方、上記した通常
の映像信号に重畳される文字や図形等のタイトル映像信
号は、前記カメラ部から輝度信号Ｙと色信号Ｃに分離さ
れて入力されるが、この輝度信号Ｙは比較器２と同期分
離回路１０に入力される。比較器２は入力輝度信号Ｙを
一定の基準電圧でスライスして２値化した後、これをシ
リアルパラレル変換器３に出力する。シリアルパラレル
変換器３は入力された２値化輝度信号を８ビツトのパラ
レルデータに変換して、これをＲＡＭ９のデータ端子り
に出力する。尚、６５５３６ビツト程度の容量を持つス
タチックＲＡＭ　（上記ＲＡＭ９に相当）では読み出し
、／書き込みが８ビツトで行われるのが一般的であるた
め、前記シリアルパラレル変換器３は比較器２から入力
される２値化輝度信号Ｙ（シリアルデータ）を８ビツト
のパラレルデータに変換している。

一方、同期分離回路１０は入力輝度信号Ｙの同期信号部
分から水平同期信号Ｈと垂直同期信号Ｖを分離し、水平
同期信号Ｈを水平カウンタ８のクリア端子ＣＬ及び垂直
カウンタ７のクロック端子ＣＫに出力すると共に、垂直
同期信号Ｖを垂直カウンタ７のクリア端子ＣＬに出力す
る。これら垂直、水平カウンタ７．８はそれぞれ８ビツ
トのカウンタであり、Ｏ〜２５５の値をＲＡＭ９のアド
レス信号として出力する。水平カウンタ８は発振器６か
ら発生されるクロックＣＬＫをクロック端子ＣＫに入力
して動作するが、このクロックＣＬＫの周波数は水平１
ライン（周期は約６４μｓ〉を２５６分割できる周波数
であり、その値は約４ＭＨ２である。結局、シリアルパ
ラレル変換器３から出力される画像データは垂直カウン
タ７、水平カウンタ８から出力されるアドレス信号によ
ってＲＡＭ９内に書き込まれる。

次に、前記カメラ部で撮像された通常の映像信号が重畳
回路５に入力されている時、垂直、水平カウンタ７．８
からＲＡＭ９に出力されるアドレス信号に従って、ＲＡ
Ｍ９に書き込まれている前記タイトルなどの画像データ
が前記映像信号の同期信号に同期して読み出され、この
画像データがパラレルシリアル変換器４によってシリア
ルデータ化された後、重畳回路５に入力される。従って
、この重畳回Ｈ１１５にて前記加算器１から入力される
通常の映像信号にタイトル等の映像信号が重畳されで次
段に出力される。但し、本回路では画像データの奇数、
偶数フィールドを区別しないで取り扱っているものとす
る。

このような従来の画像合成装置で用いられる前記メモリ
（ＲＡＭ９）は一画面分の容量を持っており、例えばｖ
ｔｉ２５６ドツト、横２５６ドツトの画素、即ち２５６
ｘ２５６＝６５５３６ビツト分の画像データを記憶する
ことができる。従って、前記２値化された画像データは
前記メモリの２５６×２５６に分割された第５図に示す
ような枡目に書き込まれることになる。そこで、例えば
前記メモリに斜めの線を書き込むと、第６図に示す如く
画像データが直線状に書き込まれることなく階段状（ギ
ザギザに）に書き込まれてしまう。このギザギザはジャ
ギーと呼ばれ、できるだけ生じないようにしないと画像
の品質を損なうことになる。

このジャギーを軽減するには前記メモリの容量を増加さ
せれば良いが、これでは前記メモリのコストが上昇する
という不都合があった。

（発明が解決しようとする課題） 上記の如〈従来の画像合成装置ではタイトルなどの映像
信号を２値化した画像データを記憶するメモリの容量が
小さいため、斜線等を前記メモリに書き込むとジャギー
が出てしまう欠点があった。このジャギーを軽減するに
は前記メモリの容量を大きくすれば良いが、これではメ
モリのコストが高くなって、ひいては装置のコストを上
昇させてしまうという欠点があった。

そこで本発明は上記の欠点を除去するもので、メモリ容
量を増加させずにジャギーを軽減することができる画像
合成装置を提供することを目的としている。

〔発明の槽底〕 （課題を解決するための手段） 本発明は入力される輝度信号を２値化手段にて基準電圧
でスライスすることにより２値化画像データ化して記憶
する記憶手段と、この記憶手段から前記２値化画像デー
タを読み出して別途入力される映像信号に重畳する重畳
手段とを備えた画像合成装置において、第１の基準電圧
を発生する基準電圧源と、第２の基準電圧を発生する基
準電圧源と、これら基準電圧源から発生される第■、第
２の基準電圧を交互に切り替えて前記２値化手段に供給
するスイッチ手段と、前記２値化画像データを前記記憶
手段に書き込む際の書き込みタイミングに対して所定の
関係を有するタイミングにて前記スイッチ手段の切り替
え制御を行う制御手段とを具備した構成を有する。

（作用〉 本発明の画像合成装置において、基準電圧源は第１の基
準電圧及び第２の基準電圧を発生する。

スイッチ手段は基準電圧源から発生される第１、第２の
基準電圧を交互に切り替えて前記２値化手段に供給する
。制御手段は前記２値化画像データを前記記憶手段に書
き込む際の書き込みタイミングに対して所定の関係を有
するタイミングにて前記スイッチ手段の切り替えを制御
する。

（実施例〉 以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明の画像合成装置の一実施例を示したブロッ
ク図である。１は入力される輝度信号Ｙと色信号Ｃを混
合して映像信号とする加算器、２は入力される輝度信号
Ｙを基準電圧でスライスして２値化する比較器、３は比
較器２で２値化されたシリアル輝度信号をパラレルデー
タ化するシリアルパラレル変換器、４はＲＡＭ９から読
み出したパラレル画像データをシリアル画像データ（２
値化輝度信号）に変換するパラレルシリアル変換器、５
は加算器１がら入力される映像信号にパラレルシリアル
変換器４がら入力される画像データを重畳する重畳回路
、６はクロック信号を発生する発振器、７はＲＡＭ９の
読み出し書き込みアドレス信号を発生する垂直カウンタ
、８はＲＡＭ９の読み出し書き込みアドレス信号を発生
すると共に、クロックＣＬＫの１／２分周信号を発生す
る水平カウンタ、９は２値化された輝度信号（画像デー
タ）を記憶するＲＡＭ、１ｏは入力される輝度信号Ｙか
ら水平、垂直同期信号Ｈ，Ｖを分離する同期分離回路で
ある。１１．１２はそれぞれ電圧値が異なる基準電圧源
、１３は前記基準電圧源１１．１２のいずれか一方の基
準電圧を比較器２に供給するための切替スイッチ回路で
ある。

ここで、切替スイッチ回路１３はスイッチ手段を、発振
器６と水平カウンタ８は制御手段を構成している。

次に本実施例の動作について説明する。図示されないカ
メラ部にて撮像されたタイトル等の映像信号は輝度信号
Ｙと色信号Ｃに分離され、輝度信号Ｙは加算器■、比較
器２及び同期分離回路１０に入力され、色信号Ｃは加算
器ｌに入力される。

同期分離回路１０は入力輝度信号Ｙから水平、垂直同期
信号Ｈ，Ｖを分離し、水平同期信号Ｈは水平カウンタ８
及び垂直カウンタ７に出力され、垂直同期信号Ｖは垂直
カウンタ７に出力される。又この時、発振器６から発生
されるクロックＣＬＫが水平カウンタ８に入力されるこ
とにより、垂直、水平カウンタ７．８からＲＡＭ９へ画
像データを読み書きするためのアドレス信号が発生され
る。

この際、水平カウンタ８のカウント動作を行わせるクロ
ックＣＬＫの１／２の分周信号が水平カウンタ８にて作
成され、この分周信号がスイッチ回路１３の切り替え制
御信号としてスイッチ回路１３に出力される。これによ
りスイッチ回路１３は基準電圧源１１，１２の基準電圧
をクロックＣＬＫの１／２の周期で交互に選択して比較
器２に出力する。このため、比較器２にて輝度信号Ｙを
２値化する際に、その基準電圧は第２図のハで示す如く
、前記クロックＣＬＫの１／２の周期でローレベル、ハ
イレベルの２値に変化する。

ここで、ＲＡＭ９に書き込まれた第３図に示すような画
像データ（斜線〉のイの部分を中間的な輝度信号に対応
するドツトで埋めれば、前述したジャギーが画面上で目
立つことを擬似的に軽減することができる。

そこで、第３図のイで示した部分に対応する元の輝度信
号Ｙは第２図の口で示す如くなっているため、この輝度
信号Ｙを第２図のハで示す２値に変化する基準電圧で比
較器２により、スライスして２値化すると、第２図の二
で示す如く、入力輝度信号の中間値のレベルで出力極性
が反転する２値化輝度信号を得ることができる。

従って、本例では、この様な入力輝度信号Ｙの中間値に
対応する極性が反転する２値化輝度信号がシリアルパラ
レル変換器３にてパラレル画像データ化されてＲＡＭ９
に書き込まれることになる。

このため本例では、この様にしてＲＡＭ９に書き込まれ
た２値化輝度信号が読み出されてパラレルシリアル変換
器４にてシリアルデータ化された後、重畳口８５にて加
算器１から入力される通常の映像信号に重畳されること
になる。従って、重畳回路５から出力される映像信号を
テレビモニタ〈図示せず〉の画面上に写すと、ジャギー
を生じたタイトル画像のギザギザの部分が中間調の輝度
信号で埋められて写し出されることになる。

本実施例によれば、比較器２の基準電圧を水平カウンタ
８を動作させるクロックＣＬＫの周期の１／２の周期で
高低２つのレベルに切り替えて、入力輝度信号Ｙを２値
化するため、ＲＡＭ９に前記輝度信号Ｙの２値化信号を
書き込んだ際に生じるジャギ一部分を前記輝度信号Ｙの
中間値に対応する反転ドツトで埋めることができ、この
様にして書き込んだ前記輝度信号の２値化データをＲＡ
Ｍ９から読み出して、重畳回路５にて通常の映像信号に
重畳するため、テレビモニタ画面上では、ジャギーを生
じたタイトル画像等のギザギザの部分が中間調の輝度信
号で埋められることになり、見た目は前記ジャギーが軽
減され、見易い画面を得ることができる。しかも、本例
ではこの様な効果を得るために、２つの基準電圧源１１
．１２と、これを所定の周期で切り替えて比較器２に供
給するスイッチ回路１３を付加するだけで実現できるた
め、装置を高価にすることなく、且つ容易に実用化する
ことができる。

〔発明の効果〕

以上記述した如く本発明の画像合成装置によれば、メモ
リ容量を増加させずにジャギーを軽減することができる
。

【図面の簡単な説明】

第１図は本発明の画像合成装置の一実施例を示したブロ
ック図、第２図は第１図に示した比較器の２値化動作を
説明する動作波形図、第３図は第１図に示したＲＡＭに
書き込まれた画像データの一例を示した図、第４図は従
来の画像合成装置の一例を示したブロック図、第５図は
第４図に示したＲＡＭの構成例を示した模式図、第６図
は第４図に示したＲＡＭに書き込まれた画像データの一
例を示した図である。 工・・・加算器　　　　　２・・・比較器３・・・シリ
アルパラレル変換器 ４・・・パラレルシリアル変換器 ５・・・重畳回路　　　　６・・・発振器７・・・垂直
カウンタ　　８・・・水平カウンタ９・・・ＲＡＭ　　
　　　　１０・・・同期分離回路１１．１２・・・基準
電圧源 １３・・・切替スイッチ回路

Claims (1)

【特許請求の範囲】
1. 　入力される輝度信号を２値化手段にて基準電圧でスラ
   イスすることにより２値化画像データ化して記憶する記
   憶手段と、この記憶手段から前記２値化画像データを読
   み出して別途入力される映像信号に重畳する重畳手段と
   を備えた画像合成装置において、第１の基準電圧を発生
   する基準電圧源と、第２の基準電圧を発生する基準電圧
   源と、これら基準電圧源から発生される第１、第２の基
   準電圧を交互に切り替えて前記２値化手段に供給するス
   イッチ手段と、前記２値化画像データを前記記憶手段に
   書き込む際の書き込みタイミングに対して所定の関係を
   有するタイミングにて前記スイッチ手段の切り替え制御
   を行う制御手段とを具備したことを特徴とする画像合成
   装置。