JPH03187685A - 画像合成装置 - Google Patents
画像合成装置Info
- Publication number
- JPH03187685A JPH03187685A JP1326128A JP32612889A JPH03187685A JP H03187685 A JPH03187685 A JP H03187685A JP 1326128 A JP1326128 A JP 1326128A JP 32612889 A JP32612889 A JP 32612889A JP H03187685 A JPH03187685 A JP H03187685A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- signal
- luminance signal
- written
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 title claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は文字や図形でできたタイトル等の映像信号をビ
デオカメラ等によって撮像された映像信号に重ね合わせ
る画像合成装置に関する。
デオカメラ等によって撮像された映像信号に重ね合わせ
る画像合成装置に関する。
(従来の技術)
最近、カメラ一体型ビデオテープレコーダ(VTR)に
は、前記カメラにより撮像した文字や図形等のタイトル
映像信号を2値化してメモリに格納し、その後このメモ
リから呼び出したタイトル画像を、前記カメラにより撮
像して得た映像信号やビデオテープレコーダの再生映像
信号に重ね合わせる画像合成装置が内蔵されている。
は、前記カメラにより撮像した文字や図形等のタイトル
映像信号を2値化してメモリに格納し、その後このメモ
リから呼び出したタイトル画像を、前記カメラにより撮
像して得た映像信号やビデオテープレコーダの再生映像
信号に重ね合わせる画像合成装置が内蔵されている。
第4図は上記した従来の画像合成装置の一例を示したブ
ロック図である。図示されないカメラ部によって撮像さ
れた通常の映像信号は輝度信号Yと色信号Cに分離され
て加算器1に入力され、ここで混合されて元の映像信号
となって重畳口B5に入力される。一方、上記した通常
の映像信号に重畳される文字や図形等のタイトル映像信
号は、前記カメラ部から輝度信号Yと色信号Cに分離さ
れて入力されるが、この輝度信号Yは比較器2と同期分
離回路10に入力される。比較器2は入力輝度信号Yを
一定の基準電圧でスライスして2値化した後、これをシ
リアルパラレル変換器3に出力する。シリアルパラレル
変換器3は入力された2値化輝度信号を8ビツトのパラ
レルデータに変換して、これをRAM9のデータ端子り
に出力する。尚、65536ビツト程度の容量を持つス
タチックRAM (上記RAM9に相当)では読み出し
、/書き込みが8ビツトで行われるのが一般的であるた
め、前記シリアルパラレル変換器3は比較器2から入力
される2値化輝度信号Y(シリアルデータ)を8ビツト
のパラレルデータに変換している。
ロック図である。図示されないカメラ部によって撮像さ
れた通常の映像信号は輝度信号Yと色信号Cに分離され
て加算器1に入力され、ここで混合されて元の映像信号
となって重畳口B5に入力される。一方、上記した通常
の映像信号に重畳される文字や図形等のタイトル映像信
号は、前記カメラ部から輝度信号Yと色信号Cに分離さ
れて入力されるが、この輝度信号Yは比較器2と同期分
離回路10に入力される。比較器2は入力輝度信号Yを
一定の基準電圧でスライスして2値化した後、これをシ
リアルパラレル変換器3に出力する。シリアルパラレル
変換器3は入力された2値化輝度信号を8ビツトのパラ
レルデータに変換して、これをRAM9のデータ端子り
に出力する。尚、65536ビツト程度の容量を持つス
タチックRAM (上記RAM9に相当)では読み出し
、/書き込みが8ビツトで行われるのが一般的であるた
め、前記シリアルパラレル変換器3は比較器2から入力
される2値化輝度信号Y(シリアルデータ)を8ビツト
のパラレルデータに変換している。
一方、同期分離回路10は入力輝度信号Yの同期信号部
分から水平同期信号Hと垂直同期信号Vを分離し、水平
同期信号Hを水平カウンタ8のクリア端子CL及び垂直
カウンタ7のクロック端子CKに出力すると共に、垂直
同期信号Vを垂直カウンタ7のクリア端子CLに出力す
る。これら垂直、水平カウンタ7.8はそれぞれ8ビツ
トのカウンタであり、O〜255の値をRAM9のアド
レス信号として出力する。水平カウンタ8は発振器6か
ら発生されるクロックCLKをクロック端子CKに入力
して動作するが、このクロックCLKの周波数は水平1
ライン(周期は約64μs〉を256分割できる周波数
であり、その値は約4MH2である。結局、シリアルパ
ラレル変換器3から出力される画像データは垂直カウン
タ7、水平カウンタ8から出力されるアドレス信号によ
ってRAM9内に書き込まれる。
分から水平同期信号Hと垂直同期信号Vを分離し、水平
同期信号Hを水平カウンタ8のクリア端子CL及び垂直
カウンタ7のクロック端子CKに出力すると共に、垂直
同期信号Vを垂直カウンタ7のクリア端子CLに出力す
る。これら垂直、水平カウンタ7.8はそれぞれ8ビツ
トのカウンタであり、O〜255の値をRAM9のアド
レス信号として出力する。水平カウンタ8は発振器6か
ら発生されるクロックCLKをクロック端子CKに入力
して動作するが、このクロックCLKの周波数は水平1
ライン(周期は約64μs〉を256分割できる周波数
であり、その値は約4MH2である。結局、シリアルパ
ラレル変換器3から出力される画像データは垂直カウン
タ7、水平カウンタ8から出力されるアドレス信号によ
ってRAM9内に書き込まれる。
次に、前記カメラ部で撮像された通常の映像信号が重畳
回路5に入力されている時、垂直、水平カウンタ7.8
からRAM9に出力されるアドレス信号に従って、RA
M9に書き込まれている前記タイトルなどの画像データ
が前記映像信号の同期信号に同期して読み出され、この
画像データがパラレルシリアル変換器4によってシリア
ルデータ化された後、重畳回路5に入力される。従って
、この重畳回H115にて前記加算器1から入力される
通常の映像信号にタイトル等の映像信号が重畳されで次
段に出力される。但し、本回路では画像データの奇数、
偶数フィールドを区別しないで取り扱っているものとす
る。
回路5に入力されている時、垂直、水平カウンタ7.8
からRAM9に出力されるアドレス信号に従って、RA
M9に書き込まれている前記タイトルなどの画像データ
が前記映像信号の同期信号に同期して読み出され、この
画像データがパラレルシリアル変換器4によってシリア
ルデータ化された後、重畳回路5に入力される。従って
、この重畳回H115にて前記加算器1から入力される
通常の映像信号にタイトル等の映像信号が重畳されで次
段に出力される。但し、本回路では画像データの奇数、
偶数フィールドを区別しないで取り扱っているものとす
る。
このような従来の画像合成装置で用いられる前記メモリ
(RAM9)は一画面分の容量を持っており、例えばv
ti256ドツト、横256ドツトの画素、即ち256
x256=65536ビツト分の画像データを記憶する
ことができる。従って、前記2値化された画像データは
前記メモリの256×256に分割された第5図に示す
ような枡目に書き込まれることになる。そこで、例えば
前記メモリに斜めの線を書き込むと、第6図に示す如く
画像データが直線状に書き込まれることなく階段状(ギ
ザギザに)に書き込まれてしまう。このギザギザはジャ
ギーと呼ばれ、できるだけ生じないようにしないと画像
の品質を損なうことになる。
(RAM9)は一画面分の容量を持っており、例えばv
ti256ドツト、横256ドツトの画素、即ち256
x256=65536ビツト分の画像データを記憶する
ことができる。従って、前記2値化された画像データは
前記メモリの256×256に分割された第5図に示す
ような枡目に書き込まれることになる。そこで、例えば
前記メモリに斜めの線を書き込むと、第6図に示す如く
画像データが直線状に書き込まれることなく階段状(ギ
ザギザに)に書き込まれてしまう。このギザギザはジャ
ギーと呼ばれ、できるだけ生じないようにしないと画像
の品質を損なうことになる。
このジャギーを軽減するには前記メモリの容量を増加さ
せれば良いが、これでは前記メモリのコストが上昇する
という不都合があった。
せれば良いが、これでは前記メモリのコストが上昇する
という不都合があった。
(発明が解決しようとする課題)
上記の如〈従来の画像合成装置ではタイトルなどの映像
信号を2値化した画像データを記憶するメモリの容量が
小さいため、斜線等を前記メモリに書き込むとジャギー
が出てしまう欠点があった。このジャギーを軽減するに
は前記メモリの容量を大きくすれば良いが、これではメ
モリのコストが高くなって、ひいては装置のコストを上
昇させてしまうという欠点があった。
信号を2値化した画像データを記憶するメモリの容量が
小さいため、斜線等を前記メモリに書き込むとジャギー
が出てしまう欠点があった。このジャギーを軽減するに
は前記メモリの容量を大きくすれば良いが、これではメ
モリのコストが高くなって、ひいては装置のコストを上
昇させてしまうという欠点があった。
そこで本発明は上記の欠点を除去するもので、メモリ容
量を増加させずにジャギーを軽減することができる画像
合成装置を提供することを目的としている。
量を増加させずにジャギーを軽減することができる画像
合成装置を提供することを目的としている。
〔発明の槽底〕
(課題を解決するための手段)
本発明は入力される輝度信号を2値化手段にて基準電圧
でスライスすることにより2値化画像データ化して記憶
する記憶手段と、この記憶手段から前記2値化画像デー
タを読み出して別途入力される映像信号に重畳する重畳
手段とを備えた画像合成装置において、第1の基準電圧
を発生する基準電圧源と、第2の基準電圧を発生する基
準電圧源と、これら基準電圧源から発生される第■、第
2の基準電圧を交互に切り替えて前記2値化手段に供給
するスイッチ手段と、前記2値化画像データを前記記憶
手段に書き込む際の書き込みタイミングに対して所定の
関係を有するタイミングにて前記スイッチ手段の切り替
え制御を行う制御手段とを具備した構成を有する。
でスライスすることにより2値化画像データ化して記憶
する記憶手段と、この記憶手段から前記2値化画像デー
タを読み出して別途入力される映像信号に重畳する重畳
手段とを備えた画像合成装置において、第1の基準電圧
を発生する基準電圧源と、第2の基準電圧を発生する基
準電圧源と、これら基準電圧源から発生される第■、第
2の基準電圧を交互に切り替えて前記2値化手段に供給
するスイッチ手段と、前記2値化画像データを前記記憶
手段に書き込む際の書き込みタイミングに対して所定の
関係を有するタイミングにて前記スイッチ手段の切り替
え制御を行う制御手段とを具備した構成を有する。
(作用〉
本発明の画像合成装置において、基準電圧源は第1の基
準電圧及び第2の基準電圧を発生する。
準電圧及び第2の基準電圧を発生する。
スイッチ手段は基準電圧源から発生される第1、第2の
基準電圧を交互に切り替えて前記2値化手段に供給する
。制御手段は前記2値化画像データを前記記憶手段に書
き込む際の書き込みタイミングに対して所定の関係を有
するタイミングにて前記スイッチ手段の切り替えを制御
する。
基準電圧を交互に切り替えて前記2値化手段に供給する
。制御手段は前記2値化画像データを前記記憶手段に書
き込む際の書き込みタイミングに対して所定の関係を有
するタイミングにて前記スイッチ手段の切り替えを制御
する。
(実施例〉
以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明の画像合成装置の一実施例を示したブロッ
ク図である。1は入力される輝度信号Yと色信号Cを混
合して映像信号とする加算器、2は入力される輝度信号
Yを基準電圧でスライスして2値化する比較器、3は比
較器2で2値化されたシリアル輝度信号をパラレルデー
タ化するシリアルパラレル変換器、4はRAM9から読
み出したパラレル画像データをシリアル画像データ(2
値化輝度信号)に変換するパラレルシリアル変換器、5
は加算器1がら入力される映像信号にパラレルシリアル
変換器4がら入力される画像データを重畳する重畳回路
、6はクロック信号を発生する発振器、7はRAM9の
読み出し書き込みアドレス信号を発生する垂直カウンタ
、8はRAM9の読み出し書き込みアドレス信号を発生
すると共に、クロックCLKの1/2分周信号を発生す
る水平カウンタ、9は2値化された輝度信号(画像デー
タ)を記憶するRAM、1oは入力される輝度信号Yか
ら水平、垂直同期信号H,Vを分離する同期分離回路で
ある。11.12はそれぞれ電圧値が異なる基準電圧源
、13は前記基準電圧源11.12のいずれか一方の基
準電圧を比較器2に供給するための切替スイッチ回路で
ある。
1図は本発明の画像合成装置の一実施例を示したブロッ
ク図である。1は入力される輝度信号Yと色信号Cを混
合して映像信号とする加算器、2は入力される輝度信号
Yを基準電圧でスライスして2値化する比較器、3は比
較器2で2値化されたシリアル輝度信号をパラレルデー
タ化するシリアルパラレル変換器、4はRAM9から読
み出したパラレル画像データをシリアル画像データ(2
値化輝度信号)に変換するパラレルシリアル変換器、5
は加算器1がら入力される映像信号にパラレルシリアル
変換器4がら入力される画像データを重畳する重畳回路
、6はクロック信号を発生する発振器、7はRAM9の
読み出し書き込みアドレス信号を発生する垂直カウンタ
、8はRAM9の読み出し書き込みアドレス信号を発生
すると共に、クロックCLKの1/2分周信号を発生す
る水平カウンタ、9は2値化された輝度信号(画像デー
タ)を記憶するRAM、1oは入力される輝度信号Yか
ら水平、垂直同期信号H,Vを分離する同期分離回路で
ある。11.12はそれぞれ電圧値が異なる基準電圧源
、13は前記基準電圧源11.12のいずれか一方の基
準電圧を比較器2に供給するための切替スイッチ回路で
ある。
ここで、切替スイッチ回路13はスイッチ手段を、発振
器6と水平カウンタ8は制御手段を構成している。
器6と水平カウンタ8は制御手段を構成している。
次に本実施例の動作について説明する。図示されないカ
メラ部にて撮像されたタイトル等の映像信号は輝度信号
Yと色信号Cに分離され、輝度信号Yは加算器■、比較
器2及び同期分離回路10に入力され、色信号Cは加算
器lに入力される。
メラ部にて撮像されたタイトル等の映像信号は輝度信号
Yと色信号Cに分離され、輝度信号Yは加算器■、比較
器2及び同期分離回路10に入力され、色信号Cは加算
器lに入力される。
同期分離回路10は入力輝度信号Yから水平、垂直同期
信号H,Vを分離し、水平同期信号Hは水平カウンタ8
及び垂直カウンタ7に出力され、垂直同期信号Vは垂直
カウンタ7に出力される。又この時、発振器6から発生
されるクロックCLKが水平カウンタ8に入力されるこ
とにより、垂直、水平カウンタ7.8からRAM9へ画
像データを読み書きするためのアドレス信号が発生され
る。
信号H,Vを分離し、水平同期信号Hは水平カウンタ8
及び垂直カウンタ7に出力され、垂直同期信号Vは垂直
カウンタ7に出力される。又この時、発振器6から発生
されるクロックCLKが水平カウンタ8に入力されるこ
とにより、垂直、水平カウンタ7.8からRAM9へ画
像データを読み書きするためのアドレス信号が発生され
る。
この際、水平カウンタ8のカウント動作を行わせるクロ
ックCLKの1/2の分周信号が水平カウンタ8にて作
成され、この分周信号がスイッチ回路13の切り替え制
御信号としてスイッチ回路13に出力される。これによ
りスイッチ回路13は基準電圧源11,12の基準電圧
をクロックCLKの1/2の周期で交互に選択して比較
器2に出力する。このため、比較器2にて輝度信号Yを
2値化する際に、その基準電圧は第2図のハで示す如く
、前記クロックCLKの1/2の周期でローレベル、ハ
イレベルの2値に変化する。
ックCLKの1/2の分周信号が水平カウンタ8にて作
成され、この分周信号がスイッチ回路13の切り替え制
御信号としてスイッチ回路13に出力される。これによ
りスイッチ回路13は基準電圧源11,12の基準電圧
をクロックCLKの1/2の周期で交互に選択して比較
器2に出力する。このため、比較器2にて輝度信号Yを
2値化する際に、その基準電圧は第2図のハで示す如く
、前記クロックCLKの1/2の周期でローレベル、ハ
イレベルの2値に変化する。
ここで、RAM9に書き込まれた第3図に示すような画
像データ(斜線〉のイの部分を中間的な輝度信号に対応
するドツトで埋めれば、前述したジャギーが画面上で目
立つことを擬似的に軽減することができる。
像データ(斜線〉のイの部分を中間的な輝度信号に対応
するドツトで埋めれば、前述したジャギーが画面上で目
立つことを擬似的に軽減することができる。
そこで、第3図のイで示した部分に対応する元の輝度信
号Yは第2図の口で示す如くなっているため、この輝度
信号Yを第2図のハで示す2値に変化する基準電圧で比
較器2により、スライスして2値化すると、第2図の二
で示す如く、入力輝度信号の中間値のレベルで出力極性
が反転する2値化輝度信号を得ることができる。
号Yは第2図の口で示す如くなっているため、この輝度
信号Yを第2図のハで示す2値に変化する基準電圧で比
較器2により、スライスして2値化すると、第2図の二
で示す如く、入力輝度信号の中間値のレベルで出力極性
が反転する2値化輝度信号を得ることができる。
従って、本例では、この様な入力輝度信号Yの中間値に
対応する極性が反転する2値化輝度信号がシリアルパラ
レル変換器3にてパラレル画像データ化されてRAM9
に書き込まれることになる。
対応する極性が反転する2値化輝度信号がシリアルパラ
レル変換器3にてパラレル画像データ化されてRAM9
に書き込まれることになる。
このため本例では、この様にしてRAM9に書き込まれ
た2値化輝度信号が読み出されてパラレルシリアル変換
器4にてシリアルデータ化された後、重畳口85にて加
算器1から入力される通常の映像信号に重畳されること
になる。従って、重畳回路5から出力される映像信号を
テレビモニタ〈図示せず〉の画面上に写すと、ジャギー
を生じたタイトル画像のギザギザの部分が中間調の輝度
信号で埋められて写し出されることになる。
た2値化輝度信号が読み出されてパラレルシリアル変換
器4にてシリアルデータ化された後、重畳口85にて加
算器1から入力される通常の映像信号に重畳されること
になる。従って、重畳回路5から出力される映像信号を
テレビモニタ〈図示せず〉の画面上に写すと、ジャギー
を生じたタイトル画像のギザギザの部分が中間調の輝度
信号で埋められて写し出されることになる。
本実施例によれば、比較器2の基準電圧を水平カウンタ
8を動作させるクロックCLKの周期の1/2の周期で
高低2つのレベルに切り替えて、入力輝度信号Yを2値
化するため、RAM9に前記輝度信号Yの2値化信号を
書き込んだ際に生じるジャギ一部分を前記輝度信号Yの
中間値に対応する反転ドツトで埋めることができ、この
様にして書き込んだ前記輝度信号の2値化データをRA
M9から読み出して、重畳回路5にて通常の映像信号に
重畳するため、テレビモニタ画面上では、ジャギーを生
じたタイトル画像等のギザギザの部分が中間調の輝度信
号で埋められることになり、見た目は前記ジャギーが軽
減され、見易い画面を得ることができる。しかも、本例
ではこの様な効果を得るために、2つの基準電圧源11
.12と、これを所定の周期で切り替えて比較器2に供
給するスイッチ回路13を付加するだけで実現できるた
め、装置を高価にすることなく、且つ容易に実用化する
ことができる。
8を動作させるクロックCLKの周期の1/2の周期で
高低2つのレベルに切り替えて、入力輝度信号Yを2値
化するため、RAM9に前記輝度信号Yの2値化信号を
書き込んだ際に生じるジャギ一部分を前記輝度信号Yの
中間値に対応する反転ドツトで埋めることができ、この
様にして書き込んだ前記輝度信号の2値化データをRA
M9から読み出して、重畳回路5にて通常の映像信号に
重畳するため、テレビモニタ画面上では、ジャギーを生
じたタイトル画像等のギザギザの部分が中間調の輝度信
号で埋められることになり、見た目は前記ジャギーが軽
減され、見易い画面を得ることができる。しかも、本例
ではこの様な効果を得るために、2つの基準電圧源11
.12と、これを所定の周期で切り替えて比較器2に供
給するスイッチ回路13を付加するだけで実現できるた
め、装置を高価にすることなく、且つ容易に実用化する
ことができる。
以上記述した如く本発明の画像合成装置によれば、メモ
リ容量を増加させずにジャギーを軽減することができる
。
リ容量を増加させずにジャギーを軽減することができる
。
第1図は本発明の画像合成装置の一実施例を示したブロ
ック図、第2図は第1図に示した比較器の2値化動作を
説明する動作波形図、第3図は第1図に示したRAMに
書き込まれた画像データの一例を示した図、第4図は従
来の画像合成装置の一例を示したブロック図、第5図は
第4図に示したRAMの構成例を示した模式図、第6図
は第4図に示したRAMに書き込まれた画像データの一
例を示した図である。 工・・・加算器 2・・・比較器3・・・シリ
アルパラレル変換器 4・・・パラレルシリアル変換器 5・・・重畳回路 6・・・発振器7・・・垂直
カウンタ 8・・・水平カウンタ9・・・RAM
10・・・同期分離回路11.12・・・基準
電圧源 13・・・切替スイッチ回路
ック図、第2図は第1図に示した比較器の2値化動作を
説明する動作波形図、第3図は第1図に示したRAMに
書き込まれた画像データの一例を示した図、第4図は従
来の画像合成装置の一例を示したブロック図、第5図は
第4図に示したRAMの構成例を示した模式図、第6図
は第4図に示したRAMに書き込まれた画像データの一
例を示した図である。 工・・・加算器 2・・・比較器3・・・シリ
アルパラレル変換器 4・・・パラレルシリアル変換器 5・・・重畳回路 6・・・発振器7・・・垂直
カウンタ 8・・・水平カウンタ9・・・RAM
10・・・同期分離回路11.12・・・基準
電圧源 13・・・切替スイッチ回路
Claims (1)
- 入力される輝度信号を2値化手段にて基準電圧でスラ
イスすることにより2値化画像データ化して記憶する記
憶手段と、この記憶手段から前記2値化画像データを読
み出して別途入力される映像信号に重畳する重畳手段と
を備えた画像合成装置において、第1の基準電圧を発生
する基準電圧源と、第2の基準電圧を発生する基準電圧
源と、これら基準電圧源から発生される第1、第2の基
準電圧を交互に切り替えて前記2値化手段に供給するス
イッチ手段と、前記2値化画像データを前記記憶手段に
書き込む際の書き込みタイミングに対して所定の関係を
有するタイミングにて前記スイッチ手段の切り替え制御
を行う制御手段とを具備したことを特徴とする画像合成
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1326128A JPH03187685A (ja) | 1989-12-18 | 1989-12-18 | 画像合成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1326128A JPH03187685A (ja) | 1989-12-18 | 1989-12-18 | 画像合成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187685A true JPH03187685A (ja) | 1991-08-15 |
Family
ID=18184381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1326128A Pending JPH03187685A (ja) | 1989-12-18 | 1989-12-18 | 画像合成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187685A (ja) |
-
1989
- 1989-12-18 JP JP1326128A patent/JPH03187685A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4599611A (en) | Interactive computer-based information display system | |
KR0146345B1 (ko) | 수퍼임포즈장치 | |
US4498098A (en) | Apparatus for combining a video signal with graphics and text from a computer | |
US8508610B2 (en) | Video signal processing apparatus | |
JPS6367174B2 (ja) | ||
JPH05207326A (ja) | 水平圧縮pll回路 | |
JP3154190B2 (ja) | 汎用走査周期変換装置 | |
US5005080A (en) | Method and apparatus of image processing | |
JP2637821B2 (ja) | スーパーインポーズ装置 | |
JP2000023033A (ja) | 分割マルチ画面表示装置 | |
JP2593427B2 (ja) | 画像処理装置 | |
US5333016A (en) | Image display apparatus | |
JPH03187685A (ja) | 画像合成装置 | |
JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
JPS5949756B2 (ja) | ビデオ信号同期方式 | |
KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
JP3564714B2 (ja) | 映像記録再生装置 | |
JP2781924B2 (ja) | スーパーインポーズ装置 | |
JPH0775418B2 (ja) | スーパーインポーズ装置 | |
JPS63242069A (ja) | 映像信号処理回路 | |
JPH0431892A (ja) | ビデオ信号表示装置 | |
JPH0370288A (ja) | スキャンコンバータ | |
JPH06253337A (ja) | タイムベースコレクタ装置 | |
JPH0595529A (ja) | 画像表示方法 | |
JPS62230289A (ja) | 映像信号処理装置 |