【発明の詳細な説明】
産業上の利用分野
本発明は 化合物半導体GaAsを用いた電界効果型ト
ランジスタの製造方法に関するものであも従来の技術
GaAsを半導体として用いたショットキゲート型電界
効果トランジスタ(以下ME S F ETと略す)!
よ 従来の5iFETに比して高速 低消費電力という
利点を持板 デジタルおよびアナログICの両分野で期
待されていも 特に 半絶縁性GaAs基板に イオン
注入法を用いてFETを形成する方法(よ 均一な特性
のFETの製造が容易弘 最近でC& ソース抵抗等
の寄生抵抗を低減することが可能な高融点金属ゲートを
用いたセルフアライメント型FETが開発され高性能化
が計られていも発明が解決しようとする課題
しかし こうした従来のGaAsM E S F E
Tで(よ低周波(特に200MHz以下)の領域でノイ
ズが増大し この低周波領域を帯域とするアナログIC
への応用が難しかっtも
課題を解決するための手段
本発明は上記の問題に鑑みなされたもの”p、 Ga
AsF E Tの製造においてGaAs表面を、硫化ア
ンモニウム[(NHn)e3又は(NH4)eSx]S
x中で処理した後、絶縁膜を堆積するものであム
作用
本発明によればGaAs表面を硫化アンモニウムで処理
することによりS(イオウ)原子でGaAs表面をパッ
シベーションし 低周波でのノイズの元となる表面準位
密度を41(減し ノイズ特性を改善したGaAsF
E Tを得ることができるものであも実施例
以下、高融点金属ゲートを用いたセルフアライメント型
FETを例にとって説明すも 第1図(a)に示すよう
に 半絶縁性GaAs基板lの所定の領域に フォトレ
ジスト膜2Aをマスクとして3i111イオンを加速電
圧30KeV、ドーズ8 X 10”cIII−”注入
してチャンネル領域となるウェル層3を形威すも次にフ
ォトレジストM2Aを除去眞 同図(b)に示すように
スパッタ法を用いて、WSiN(2000人)/Ta
N(500人)/Au(4000Å)の3層膜4Aを形
威すも次に 同図(c)に示すように 所定の領域にフ
ォトレジスト膜2Bをマスクとして、Arイオンミリン
グと、CFa 10a混合ガスの異方性プラズマエツチ
ングを行な(\ 3層膜4Aの一部からなるショットキ
ーゲート電極4を形威すも 次に フォトレジスト膜2
Bを除去後、同図(d)に示すように 所定の領域を再
びフォトレジスト膜2Cをマスクとして、312Gイオ
ンを50KeV、 5 x 10”cm−”の条件で注
入して、ソース、ドレインの一部となるn′層5を形威
すも 次にフォトレジスト膜2Cを除去眞同図(e)に
示すように全面に 5iOi膜6 (2500人)を形
成した眞 所定の領域にフォトレジスト膜2Dをマスク
として、5ins 膜を通して3i11イオンを160
KeV、 5 X 10”Cm−”の条件で注入し1”
/−ス、 ドレインの一部となるn゛層8形威すも
次にフォトレジスト膜2Dを除去抵 同図(f)に示す
ように アルシン雰囲気中で800℃、15分間アニー
ルを行ないイオン注入層を活性化させも 次に同図(g
)に示すようにSiO*jl16の所定の領域をフォト
レジスト膜をマスクとしてフッ酸系のエツチング液で開
口した一1&、 AuGeを蒸着比 リフトオフして
430℃、3分間の熱処理を行ないソース電極7ドレイ
ン電極8を形威すも 次に同図(h)に示すよう?Q
5i02膜6をフッ酸系のエツチング液を用いて除去
しGaAs基板1の表面を露出させ、硫化アンモニウム
[(NHJ )esx〕の水溶液中℃ 1時間浸透させ
て後水洗1.. GaAs表面LS原子付着層9を形
威すも 次に同図(i)に示すように 再び低温(45
0℃以下)でたとえば光CVD法を用いて5i02膜1
0を堆積してF E Tを完成させるものであも第2図
は第1図に示した 本発明の製造方法による硫酸アンモ
ニウムの水溶液浸透の処理を施したFETと従来の処理
をしていないFETのノイズ指数の周波数依存性を示し
たものであ4 FETのゲート長は1μm、ゲート幅
は600μm0.Lきい値電圧は一〇、9vであも 同
図より本発明の製造方法によるF E T g& 従
来の製造方法によるFETに比して、低周波側(特に2
00MHz以下)の領域でノイズ指数が激減しているこ
とがわかん これzヨ 硫酸アンモニウム溶液浸透処
理によりGaAs表面にS原子付着層を形成a 表面に
多数存在しているダングリングボンドを減少させ、低周
波でのノイズの原因となる表面準位密度を低減し ノイ
ズ特性が改善されたためであも 以上の説明で、硫酸ア
ンモニウム処理後の絶縁膜堆積の温度があまり高くなる
と、付着したS原子が絶縁膜堆積前に蒸発する恐れがあ
り、450℃以下が望ましへ また オーミック電極形
成前にGaAs表面を露出させた抵 硫酸アンモニウム
処理を適用しても同様であることはいうまでもな〜も
なお以上の説明でl;L (NH4)2Sxを用いる
処理について述べた力((NHa)eSを用いる溶液に
ついても同様であることはいうまでもなシX。又 イオ
ン注入法で活性層を形成するプロセスについて述べたバ
エピタキシャル層を用いてFETを製造するプロセス
についても適用できることはいうまでもな鶏
発明の効果
以上述べたように 硫酸アンモニウム溶液でGaAs表
面を浸透処理を行なった抵 絶縁膜を形成することによ
りGaAs表面に多数存在して低周波でのノイズの原因
となるダングリングボンドに起因する表面単位密度をS
原子の付着により減少させ、ノイズ特性を改善すること
が可能となり、高性能なGaAsF E Tを得ること
が可能となるものであもDETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a field effect transistor using a compound semiconductor GaAs. (abbreviated as MESFET)!
Although it has the advantages of high speed and low power consumption compared to the conventional 5iFET, it is expected to be used in both the digital and analog IC fields. Recently, a self-alignment type FET using a high-melting point metal gate that can reduce parasitic resistance such as C & source resistance has been developed, and even though high performance has been attempted, the invention has not been resolved. However, these conventional GaAsM E S F E
(Noise increases in the low frequency region (especially below 200 MHz), and analog ICs whose bandwidth is this low frequency region
The present invention has been made in view of the above problems.
In the production of AsFET, the GaAs surface is treated with ammonium sulfide [(NHn)e3 or (NH4)eSx]S
According to the present invention, by treating the GaAs surface with ammonium sulfide, the GaAs surface is passivated with S (sulfur) atoms, which is a source of noise at low frequencies. GaAsF has a surface state density of 41 (reduced) and improved noise characteristics.
In the following examples, a self-alignment type FET using a high-melting point metal gate will be explained as an example of a device that can obtain ET. Using the photoresist film 2A as a mask, 3i111 ions are implanted at an acceleration voltage of 30 KeV and a dose of 8 x 10"cIII-" to form the well layer 3 that will become the channel region, and then the photoresist M2A is removed. As shown in (b), using the sputtering method, WSiN (2000 people)/Ta
A three-layer film 4A of N (500 Å)/Au (4000 Å) was formed, and then Ar ion milling and CFa 10a were applied to a predetermined area using the photoresist film 2B as a mask, as shown in the same figure (c). Anisotropic plasma etching of a mixed gas is performed (to form a Schottky gate electrode 4 made of a part of the three-layer film 4A).Next, photoresist film 2
After removing B, as shown in Figure (d), using the photoresist film 2C as a mask, 312G ions are implanted under the conditions of 50KeV and 5 x 10"cm-" to form the source and drain. Next, the photoresist film 2C was removed while forming a part of the n' layer 5, and a 5iOi film 6 (2,500 layers) was formed on the entire surface as shown in Figure (e). Using membrane 2D as a mask, 160 3i11 ions were passed through the membrane for 5 ins.
KeV, 1" implanted under the conditions of 5 x 10"Cm-"
Next, remove the photoresist film 2D from the n layer 8 which will become part of the drain. As shown in Figure (f), annealing is performed at 800°C for 15 minutes in an arsine atmosphere and ions are implanted. Even if the layer is activated, the same figure (g
), a predetermined region of the SiO*jl 16 was opened using a hydrofluoric acid etching solution using a photoresist film as a mask, and the AuGe was lifted off and heat treated at 430° C. for 3 minutes to form the source electrode 7. Although the drain electrode 8 is shaped like the one shown in the same figure (h)? Q
The 5i02 film 6 was removed using a hydrofluoric acid-based etching solution to expose the surface of the GaAs substrate 1, and the surface of the GaAs substrate 1 was soaked in an aqueous solution of ammonium sulfide [(NHJ)esx] at ℃ for 1 hour, and then washed with water. .. Although the LS atomic adhesion layer 9 is formed on the GaAs surface, the temperature is lowered again (45
5i02 film 1 using, for example, a photo-CVD method at
0 is deposited to complete the FET. Figure 2 shows the difference between the FET treated with the aqueous solution permeation of ammonium sulfate according to the manufacturing method of the present invention and the FET not subjected to the conventional treatment, as shown in Figure 1. The figure shows the frequency dependence of the noise figure of 4. The gate length of the FET is 1 μm and the gate width is 600 μm0. Although the L threshold voltage is 10.9V, it is clear from the same figure that the FET produced by the manufacturing method of the present invention
It can be seen that the noise figure is drastically reduced in the region (below 00 MHz). This method forms an S atom adhesion layer on the GaAs surface by ammonium sulfate solution infiltration treatment. This may be because the surface state density, which causes noise, is reduced and the noise characteristics are improved. The temperature is preferably below 450°C as there is a risk of evaporation before the formation of the ohmic electrode.
In addition, in the above explanation, the force described for the treatment using l; It goes without saying that the invention can also be applied to the process of manufacturing FETs using epitaxial layers. By doing this, the surface unit density caused by dangling bonds, which exist in large numbers on the GaAs surface and cause noise at low frequencies, is reduced to S.
It is possible to reduce the noise by adhering atoms and improve the noise characteristics, making it possible to obtain high-performance GaAsFET.
【図面の簡単な説明】[Brief explanation of drawings]
第1図は本発明の一実施例のGaAsM E S F
E Tの製造方法を示す工程は 第2図は本発明の製造
方法と従来の製造方法によるGaAsM E S F
E Tのノイズ特性の周波数依存性を示す図であもl・
・・・GaAs基板、 3・・・・ウェル層、 4・・
・・ゲート電極、
9・・・・Si原原子付鳳
凰理人の氏名FIG. 1 shows a GaAsM E S F according to an embodiment of the present invention.
The steps showing the manufacturing method of ET are as shown in Fig. 2.
This is a diagram showing the frequency dependence of the noise characteristics of ET.
...GaAs substrate, 3...Well layer, 4...
・・・Gate electrode, 9...Name of Houou Rito with Si original atom