JPH03183236A - ヘツダ予測方式及び通信制御処理装置 - Google Patents

ヘツダ予測方式及び通信制御処理装置

Info

Publication number
JPH03183236A
JPH03183236A JP1321418A JP32141889A JPH03183236A JP H03183236 A JPH03183236 A JP H03183236A JP 1321418 A JP1321418 A JP 1321418A JP 32141889 A JP32141889 A JP 32141889A JP H03183236 A JPH03183236 A JP H03183236A
Authority
JP
Japan
Prior art keywords
packet
header
response
type
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1321418A
Other languages
English (en)
Other versions
JP3070749B2 (ja
Inventor
Tetsuhiko Hirata
哲彦 平田
Susumu Matsui
進 松井
Mika Mizutani
美加 水谷
Matsuaki Terada
寺田 松昭
Tatsuya Yokoyama
達也 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32141889A priority Critical patent/JP3070749B2/ja
Publication of JPH03183236A publication Critical patent/JPH03183236A/ja
Application granted granted Critical
Publication of JP3070749B2 publication Critical patent/JP3070749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報通信ネットワークにおける通信プロトコル
の高速処理方式、特に次の受信パケットのヘッダを予測
して受信処理を高速化する場合のヘッダ予測精度を向上
させた通信制御装置に関する。
〔従来の技術〕
従来、情報通信ネットワークにおける通信プロトコルの
処理は、情報パケットの受信が終了した時点で開始して
いた。
これに対し、本発明者等はパケットの受信前からその種
別を予測し、受信処理の準備をするようにした方式を特
願平1−57701号で提案している。
(受信パケットの種別を予測することは比較的容易に行
うことができる。トランスポート層を例にとれば、自局
がコネクション要求パケットCRを送信すれば1次に受
信するのはコネクションの承認パケットCCであると予
測できるし、コネクション解放パケットDRを送信すれ
ば、次の受信は解放承認のDCと予測できる。また、前
回受信したデータパケットがシーケンス番号1であれば
、次に受信するのはシーケンス番号2のデータと予測で
きる。このような予測を基に、受信処理に必要なヘッダ
要素をテーブルから引き出して準備しておくことにより
、プロトコル処理を高速化することができる。
〔発明が解決しようとする課題〕
上記先願発明による技術は、既に受信したパケットや自
局が送信したパケットの種別により、次に受信するパケ
ットの種別を予測する点に特徴がある。しかしながら、
上記先願発明の方式では、複数のデータパケットをまと
めて肯定できる応答パケットの予測等、パケットの種別
や内容が一意に決まらない場合の予測方法については記
載がなく、真にパケットの高速化処理が必要なデータ転
送フェーズにおいて、ヘッダ予測の精度に改善の余地を
残している。
本発明の目的は、ヘッダ予測によりプロトコル処理の高
速化を図る場合のヘッダ予測精度を向上させることにあ
る。
本発明の他の目的は、自局のデータ送信に対する相手局
からの送達確認パケットに対するヘッダ予測精度を向上
させることにある。
本発明の更に他の目的は、相手局の送達確認パケットの
返信方法に応じて複数の予測ヘッダを保持可能とするこ
とにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明では、ヘッダを予測
する場合、相手局の応答方法の特徴を学習する手段を設
けたことに特徴がある。また本発明の他の特徴は、特に
データパケットに対する応答パケットは1対1に対応が
とれないため、データパケットを幾つ送信したときに応
答パケットが返るかを学習することにより、応答パケッ
トに対する予測精度を向上したことにある。さらに、実
際の受信パケットヘッダとの比較処理用に作成する予測
ヘッダが複数発生する場合に適応できるように、予測ヘ
ッダ格納用のFIFOを設けたことも本発明の1つの特
徴である。
〔作用〕
受信パケットの学習手段は、自局の送信、あるいは親受
信パケットによって決定される状態遷移の中で、相手局
が送信してくるパケットの種別、あるいは内容を学習す
るもので、ヘッダ予測を行う場合に選択肢が出てきた場
合、予測精度を向上させるのに役立つ。データ転送フェ
ーズにおいては、応答パケットを受信した際に、それが
いくつのデータパケットに対して送達確認を行っている
かを学習し1次回からの応答パケット受信の予測にフィ
ードバックしていく。複数のデータパケットを送信し、
その各々に対応して応答パケットが返信される場合も考
えられるし、複数のデータパケットに対して1つの応答
で済む場合もある。前者と後者は、相手局のインプリメ
ントにより決定するため、学習によりその判別を行うこ
とが有効である。また、前者の場合には、予測ヘッダが
複数発生するため、その格納用にFIFOを設ける。
学習により応答が1対1に返ることがわかった場合には
、データ送信のたびに予測した応答パケットのヘッダを
FIF○に登録しておき、応答パケットを受信した場合
にはFIF○から処理用予測ヘッダを1つ読みとってく
れば良い。
〔実施例〕
本発明の1実施例を図面を参照して説明する。
第2図は本発明を実施する情報通信ネットワークシステ
ムの1例を示す構成図である。このシステムは複数の計
算機201(201A〜201 C)を含み、各計算機
は、通信制御装置202 (202A〜202C)を介
して、ネットワーク伝送路203に接続されている。
第3図は通信制御装置202の詳細を示すブロック図で
ある。通信制御装置202は、計算機201の主プロセ
ツサ301や主メモリ302が接続されているシステム
バス303に接続され、第4図以降で後述するプロトコ
ルに従って通信の制御を行う。具体的には、通信制御装
置202は、ネットワーク伝送路203とのインタフェ
ースを制御してデータの送受信を行うためのメディア・
アクセス・コントローラ(MACLSI)307と、プ
ログラムや送受信データを格納するためのバッファメモ
リ305と、予測した応答パケット(AK)のヘッダを
格納するためのPIF0308と、通信制御ソフトウェ
アの実行、及び通信制御装置全体を司るためローカルプ
ロセッサ304と、それらを接続するローカルバス30
6とからなる。
本発明は、上記主プロセツサ301とローカルプロセッ
サ304とが分担して実行する通信プロトコルの処理方
式に関するものであり、先ずそのプロトコルについて説
明する。
第4図は、情報通信ネットワークにおける階層化プロト
コルの一階層であるトランスポートについて、IS08
073クラス4に従い、コネクション設定(1)からデ
ータ転送(■)、コネクション解放(III)まで行う
場合のシーケンスを示したものである。
コネクション設定フェーズIにおいては、一方のエンド
システムaが、コネクション要求パケットCRをもう一
方のエンドシステムbに送信し、これを受けたエンドシ
ステムbが、コネクション確立パケットCCを返信し、
更に、ccを受信したエンドシステムaが、確認のパケ
ットAKを送(M L テコネクション設定状態となる
。この後、データ転送フェーズ■に入り、エンドシステ
ムaからのデータパケットDT受信に対して、エンドシ
ステムbが応答パケットAKを返すという制御が続く。
コネクション解放フェーズ■では、一方のエンドシステ
ムaが、コネクション解放要求パケットDRを送信し、
これを受信したエンドシステムbが、コネクション解放
を承認するパケットDCを返信する。
本発明のヘッダ予測精度向上方式は、このうちデータ転
送フェーズ■のAKを受信する際に適用するものであり
、以下、第1図に基づきその詳細を説明する。
第1図(A)、(B)は、データ転送フェーズにおける
DTに対するAKの返信のされ方の例であり、第1図(
C)に示すフローチャートは、それをふまえた上でヘッ
ダ予測をする場合の概要を示す。
先ず、第1図(A)、(B)について説明する。
第2図における計算機201Aと計算機201Bがデー
タ通信を行ったところ、図(A)のようなシーケンスで
あったと仮定する。これは、計算機201Bが、計算機
201Aからの複数のデータパケットDTに対して、1
つの応答パケットAKで全てを肯定するようインプリメ
ントされていることを示す。これとは別に、計算機20
1Aが計算機201Cとデータ通信を行ったところ、図
(B)のシーケンスであったとする。これは図(A)の
場合と異なり、計算機2010が計算機201Aからの
データパケットDTに対して、1対1に対応するAKパ
ケットを返すようにインプリメントされていることを示
す。
計算機201Aは、DT送信の後、相手からのAKを予
測して準備する。このとき、相手が図(A)のタイプ■
か図(B)のタイプ■かを学習して、タイプに合せてA
K受信処理用のヘッダを準備しておくことにより、ヘッ
ダ予測の精度を向上させる。
上記AKの受信処理用に使用するAKヘッダの保持方法
を図(C)に示すフローチャートで説明する。DT送信
後(ステップ101)、タイプ■かタイプ■かで処理を
変える(102)。タイプ■であれば、DTを送信する
度に受取るであろうAKを想定しく104)、受信処理
用に作用したヘッダをFIF○に登録する(105)。
タイプのであれば、学習により相手が何個のDTパケッ
トに対してAKを送信してくるかをチエツクし、その数
に達したかどうかで、FIF○に登録するか否かを決定
する(103)。
次に、第5図により学習の1方法について説明する。
トランスポートレイヤから送信されるDTパケットは、
応答パケットAKを受信するまで応答待キュー501に
保持される。応答待キュー501は、応答を待つ送信液
DTの先頭504を指すポインタである先頭ポインタ5
02と、最終の送信液DT506を指すポインタである
最終ポインタ503とからなる。DTI (504)か
らDT5(506)まで送信し、AK3によりDT2ま
でが肯定されたとすると、先頭ポインタ502は送信液
DT505を指し、DTI(504)とDT2(507
)はキュー501から外される。このときの数をチエツ
クすることにより、相手かたの計算機の応答パケットA
Kの返し方を学習することができる。
第6図は予測したAKを用いてのAK受信処理を示す。
第6図において、受信フレーム601は、ネットワーク
伝送路203上を図示したようなフォーマットで伝送さ
れる。LLCヘッダ、ネットワークヘッダ、トランスポ
ートレイヤ等はボード上のローカルプロセッサで処理さ
れるが、MACヘッダ、すなわちプリアンプル、スター
トデリミタ(SFD)、送信先アドレス(DA)、送信
元アドレス(SA)、データ長(L)、フレームチエツ
ク(FC8)、エンドブリミタ(ED)などは、MAC
LSI307で処理される。ここでは、プロセッサ30
4で処理されるヘッダのうち、トランスポートのAKパ
ケットヘッダ603について説明する。
AKパケットのヘッダ603は、具体的にはヘッダ長、
パケットコード、あて先レファレンス。
受信シーケンス番号等の制御情報から成る。従来の一般
的な受信パケットヘッダの処理では、宛先レファレンス
により適合コネクタジョンを知り、バッファメモリ30
5上に予め用意されたコネクション管理テーブル604
で状態を確認し、ヘッダ要素情報を逐一参照しながら処
理されていた。
これに対し、ヘッダ予測方式では、前回の送受信処理内
容により次回の受信パケットを予測し、予測した受信パ
ケットのヘッダ構成要素をコネクション管理テーブル6
04から集め、受信処理用ヘッダを予め作成して準備し
ておく。本発明は、このヘッダ予測のうち、特にAKの
予測に関して、第5図で説明した学習方法により予測精
度を向上させる。AK受信処理用に作成したヘッダは、
PIF0308内に複数個格納605しておく、AKパ
ケット受信時、ローカルプロセッサ304は、受信AK
のへラダ603と予測したヘッダ605との間で比較チ
エツクを行う。これにより、高速な受信処理を実行でき
る。
本実施例によれば、ヘッダ予測によるパケット受信処理
高速化、特にトランスポート層のDTパケットに対する
AKパケットを受信する際、AKパケットの予測精度を
向上させ、受信処理を高速化するのに効果がある。
〔発明の効果〕
以上の説明から明らかな如く、本発明によれば、プロト
コル処理の高速化を図るためのヘッダ予測において、特
に予測の精度を向上できるため、予測が外れて通常の方
式でプロトコルを処理するケースを減らすことができる
。例えば、AK受信を例にとると5通常の処理ではアセ
ンブラステップ1000ステツプ程度を要するのに対し
、予測による高速処理方式では500ステップ程度であ
り、予測精度を向上することは性能面での効果が太きい
【図面の簡単な説明】
第1図(A)〜(C)は、データ転送フェーズにおける
AKパケットの返り方と予測ヘッダ格納フローの1例を
説明するための図、第2図は本発明を実施する情報通信
ネットワークシステムの1例を示す図、第3図は第2図
の通信制御処理装置の詳細を示すブロック図、第4図は
通信制御処理装置で処理されるプロトコルの1例である
トランスポート層のシーケンスを示す図、第5図はDT
に対するAKの返り方についての学習方法を説明するた
めの図、第6図は予測したAKを用いてのAK受信処理
を示す図である。 101〜105・・・予測ヘッダ格納フロー、201・
・・計算機、2o2・・・通信制御装置、203・・・
ネットワーク伝送路、301・・・計算機主プロセツサ
、302・・・計算機主メモリ、303・・・計算機シ
ステムバス、304・・・ローカルプロセッサ、305
・・・バッファメモリ、306・・・ローカルバス、3
07・・・MACLSl、 308・・・F工FO15
01・・・応答待キュー、502・・・先頭ポインタ、
503・・・最終ポインタ、504〜506・・・送信
済パケット、601・・・回線上のパケットフォーマッ
ト、602・・・上位プロトコルヘッダ、603・・・
AKヘッダ、604・・・コネクション管理テーブル、
605・・・予測ヘラ図 3 ■ 茅 目

Claims (1)

  1. 【特許請求の範囲】 1、既に受信したパケットまたは自局が送信したパケッ
    トの種別に基づいて、次回受信するパケットの種別を予
    測し、該受信パケットのヘッダ部処理に備える通信プロ
    トコル処理方式において、予測パケットの種別あるいは
    パケットヘッダの内容に複数の選択肢が存在する場合、
    自局の送信に対する相手局の応答方法の特徴を学習し、
    ヘッダを予測することを特徴とするヘッダ予測方式。 2、データ送受信に先だつて論理的なコネクシヨンを確
    立し、データ送信に対してその送達確認を行うコネクシ
    ヨン型プロトコルを処理する場合に、データパケット送
    信後は応答パケットを受信することを予測して、応答パ
    ケットの受信処理を準備しておくパケット受信処理方式
    において、IS08073クラス4のように1つの応答
    パケットで複数のデータパケットの肯定ができる場合に
    は、受信シーケンス番号等、応答パケットの内容が一意
    には決らないため、データ送信に対する相手局の応答の
    返し方を学習し、幾つのデータパケットに対して応答パ
    ケットが返信されるかを求めることにより、応答パケッ
    トの内容を予測することを特徴とするヘッダ予測方式。 3、計算機が情報通信ネットワークに加入するための通
    信制御装置であつて、送受信データをバッファリングす
    るメモリやプロトコル処理を実行するプロセッサと、回
    線対応の制御を実行するLSIと、それらを接続するた
    めのバスから成り、受信するパケットの種別を予測する
    ことによりパケット受信後の処理を高速に実行し、特に
    複数のデータに対して応答が1つ返信される場合にも、
    複数のデータに対して応答が1対1に複数返信される場
    合にも、どちらにも対応可能なように、予測したヘッダ
    を複数格納できるFIFOを設け、応答パケット受信時
    には順次FIFOから取出して比較処理するようにした
    ことを特徴とする通信制御処理装置。
JP32141889A 1989-12-13 1989-12-13 ヘツダ予測方式及び通信制御処理装置 Expired - Fee Related JP3070749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32141889A JP3070749B2 (ja) 1989-12-13 1989-12-13 ヘツダ予測方式及び通信制御処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32141889A JP3070749B2 (ja) 1989-12-13 1989-12-13 ヘツダ予測方式及び通信制御処理装置

Publications (2)

Publication Number Publication Date
JPH03183236A true JPH03183236A (ja) 1991-08-09
JP3070749B2 JP3070749B2 (ja) 2000-07-31

Family

ID=18132328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32141889A Expired - Fee Related JP3070749B2 (ja) 1989-12-13 1989-12-13 ヘツダ予測方式及び通信制御処理装置

Country Status (1)

Country Link
JP (1) JP3070749B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656972B2 (en) 2001-02-15 2010-02-02 Qualcomm Incorporated System and method for transmission format detection
US8446868B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Method and apparatus for processing blind decoding results in a wireless communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656972B2 (en) 2001-02-15 2010-02-02 Qualcomm Incorporated System and method for transmission format detection
US8446868B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Method and apparatus for processing blind decoding results in a wireless communication system
US9338763B2 (en) 2009-05-07 2016-05-10 Qualcomm Incorporated Method and apparatus for processing blind decoding results in a wireless communication system

Also Published As

Publication number Publication date
JP3070749B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
US6034962A (en) Communication method with attaching identifiers to receive request and transmit request
US4642758A (en) File transfer scheduling arrangement
US5418912A (en) System and method for controlling buffer transmission of data packets by limiting buffered data packets in a communication session
US6539020B1 (en) Bridge device
US6697876B1 (en) Distributed kernel operating system
US6615282B1 (en) Adaptive messaging
JPH02238544A (ja) プロトコル高速処理方法
US6760304B2 (en) Apparatus and method for receive transport protocol termination
EP1546843A2 (en) High data rate stateful protocol processing
JPH0824320B2 (ja) 通信制御装置における緩衝域連鎖の方法およびその装置
JP3214454B2 (ja) プログラム内蔵方式パケット処理装置
JPH07210519A (ja) データ転送制御方法および送受信制御装置
JPH117434A (ja) 複数ノードの非同期データ通信システム内で早期到達メッセージを処理するシステム
JPH03183236A (ja) ヘツダ予測方式及び通信制御処理装置
JP2001069174A (ja) 伝送制御方法
JP2000224260A (ja) 通信制御装置
JP2006260543A (ja) データをネットワークに送信する方法及び装置並びにデータをネットワークから受信する方法及び装置
JP3916881B2 (ja) コマンド送信システム及びコマンド送信方法
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
JP3799741B2 (ja) バスコントローラ
JPH054040Y2 (ja)
EP1220511A2 (en) Memory management for packet storage
Poo et al. Data link driver program design for the IBM token ring network PC adapter
JPH0728733A (ja) ネットワークトラフィック制御方法
JPH0621925A (ja) 多重化伝送路通信制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees