JPH03181133A - Method for etching compound semiconductor - Google Patents
Method for etching compound semiconductorInfo
- Publication number
- JPH03181133A JPH03181133A JP32122089A JP32122089A JPH03181133A JP H03181133 A JPH03181133 A JP H03181133A JP 32122089 A JP32122089 A JP 32122089A JP 32122089 A JP32122089 A JP 32122089A JP H03181133 A JPH03181133 A JP H03181133A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- etching
- indium phosphide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 21
- 150000001875 compounds Chemical class 0.000 title claims description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 32
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 24
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 20
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 18
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 12
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 58
- 238000001035 drying Methods 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 abstract description 6
- 230000010355 oscillation Effects 0.000 abstract description 5
- 238000004513 sizing Methods 0.000 abstract 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910020775 SixMy Inorganic materials 0.000 abstract 1
- 239000002253 acid Substances 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 19
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- MODGUXHMLLXODK-UHFFFAOYSA-N [Br].CO Chemical compound [Br].CO MODGUXHMLLXODK-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、化合物半導体のエツチング方法に関する。[Detailed description of the invention] <Industrial application field> The present invention relates to a method for etching compound semiconductors.
〈従来の技術〉
近赤外光域を発光波長とする半導体レーザ素子は光通信
用光源に用いられる。特に発光波長が1.2 gm乃至
1.55μ園のインジウムガリウムヒ素リン(以下1n
GaAsPと略記)混晶/インジウムリン(以下1nP
と略記)系半導体レーザ素子は長距離光通信の光源には
かかせないものになっている。<Prior Art> Semiconductor laser elements whose emission wavelength is in the near-infrared region are used as light sources for optical communication. In particular, indium gallium arsenide phosphide (hereinafter referred to as 1n
(abbreviated as GaAsP) mixed crystal/indium phosphide (hereinafter 1nP)
)-based semiconductor laser devices have become indispensable as light sources for long-distance optical communications.
上記半導体レーザ素子は、その埋め込み部をエツチング
により形成する。従来のエツチング方法を第2図により
説明する。The buried portion of the semiconductor laser element is formed by etching. A conventional etching method will be explained with reference to FIG.
図に示す如< InGaAsP混晶/InP系半導体レ
ーザ素子の埋め込み部の形成には、(100)面を表面
に有するP型InP基板2と、p型InP基板2上にエ
ピタキシャル成長させたp型InP層3と、p型1nP
層3上にエピタキシャル成長させたInGaAsP層4
と、InにaAsP層4上にエピタキシャル成長させた
n型1nP層5とにより威る2重ヘテロ構造のウェハl
を用いる。As shown in the figure, a P-type InP substrate 2 having a (100) plane on the surface and a p-type InP epitaxially grown on the p-type InP substrate 2 are used to form a buried portion of an InGaAsP mixed crystal/InP semiconductor laser device. Layer 3 and p-type 1nP
InGaAsP layer 4 epitaxially grown on layer 3
and an n-type 1nP layer 5 epitaxially grown on an In aAsP layer 4.
Use.
前記ウェハlを。Said wafer l.
■程■「二酸化シリコン層形成」では、前記ウェハ1の
n型1nP層5上に二酸化シリコン(以下5i02と略
記)層7を減圧CVD法によって形成する。In Step 2, "Formation of Silicon Dioxide Layer", a silicon dioxide (hereinafter abbreviated as 5i02) layer 7 is formed on the n-type 1nP layer 5 of the wafer 1 by low pressure CVD.
工程■「エツチングマスク形成」では、前記5i02層
7をInP基板2の(011)方向に沿ッテ11G1p
mの縞状に加工して、エツチングマスクを形成する。In step 2 "forming an etching mask", the 5i02 layer 7 is etched along the (011) direction of the InP substrate 2.
An etching mask is formed by processing the pattern into m stripes.
工程■「エツチング」では、前記ウェハ1をブロム1%
−メタノール液に浸漬して、n型1nP層5 、 In
GaAsP層4.p型InP層3を順にエツチングする
。In the process ■ "Etching", the wafer 1 is coated with 1% bromine.
- Immerse in methanol solution to form an n-type 1nP layer 5, In
GaAsP layer 4. The p-type InP layer 3 is sequentially etched.
工程■「洗浄」では、前記ウェハlを純水洗浄する。In step (2) "cleaning", the wafer 1 is washed with pure water.
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。In step (2) "Drying", the wafer I is dried by centrifugal drying or the like.
の順に処理して、n型InP層5とInGaAsP層4
とp型InP層3とにより成る埋め込み部を形成する。The n-type InP layer 5 and the InGaAsP layer 4 are processed in this order.
and p-type InP layer 3 is formed.
〈発明が解決しようとする課題〉
しかしながら、上記した従来のブロム−メタノール液を
用いたエツチング方法では、n型1nP層及びP型In
P層のエツチングが各InP層の(111) A面に対
して速く進行して(111)B面に対して遅く進行する
異方性エツチングになる為に各InP層が逆メサ形状に
なる。よって5i02マスクによるInGaAsP層(
活性層)の幅を制御することが難しい、従って導波路と
して働くInGaAsP層の寸法がばらつく為に半導体
レーザ素子の発振波長にばらつきが生じてしまう。<Problems to be Solved by the Invention> However, in the conventional etching method using the bromine-methanol solution described above, the n-type 1nP layer and the p-type In
Since the etching of the P layer is anisotropic etching in which the etching progresses quickly toward the (111) A plane of each InP layer and slowly toward the (111) B plane, each InP layer has an inverted mesa shape. Therefore, the InGaAsP layer (
It is difficult to control the width of the active layer (active layer), and therefore the dimensions of the InGaAsP layer functioning as a waveguide vary, resulting in variations in the oscillation wavelength of the semiconductor laser device.
又逆メサ形状になる為にp型InPを深くエツチングす
るとp型InP層の基部で折れてしまう。Furthermore, if p-type InP is deeply etched to form an inverted mesa shape, it will break at the base of the p-type InP layer.
更にブロム−メタノール液では、ブロムの揮発性が高い
のでブロム濃度を一定に保つことが難しい、その為にエ
ツチング速度を一定に保つことが難しく、エツチング加
工精度が低くなってしまフ・
〈課題を解決するための手段〉
本発明は、上記課題を解決するために為に成されたもの
で、レーザ光の発振波長の安定性に優れた半導体レーザ
素子を形成する為の化合物半導体のエツチング方法を提
供することを目的とする。Furthermore, in the case of a brome-methanol solution, it is difficult to maintain a constant bromine concentration due to the high volatility of bromine, which makes it difficult to maintain a constant etching rate, resulting in low etching accuracy. Means for Solving> The present invention has been made to solve the above problems, and provides a method for etching a compound semiconductor to form a semiconductor laser device with excellent stability of the oscillation wavelength of laser light. The purpose is to provide.
即ち、InGaAsP混晶/InP系半導体レーザi子
のしめ込み部を形成する化合物半導体のエツチング方法
であって、その工程は、半導体レーザ素子を形成するウ
ェハのn型InP層上にSiJν層を形成する0次にこ
の5iXNv層をp型1nP基板の(011>方向に泊
って縞状に加工して、Si、Ny層ノエッチングマスク
を形成する。そして前記ウェハを、塩酸とリン酸とを混
合したエツチング液に浸漬してnZJInP層を異方性
エツチングしてから純水洗浄して乾燥する0次に前記ウ
ェハを、硫酸と過酸化水素と水とを混合したエツチング
液に浸漬してInGaAsP層をエラチンしてから純水
洗浄して乾燥する。さらに前記ウェハを塩酸とリン酸と
を混合したエツチング液に浸漬してP型InP層を異方
性エツチングしてから純水洗浄して乾燥するという方法
である。That is, it is a method of etching a compound semiconductor to form a recessed part of an InGaAsP mixed crystal/InP semiconductor laser element, and the process includes forming an SiJv layer on an n-type InP layer of a wafer on which a semiconductor laser element is to be formed. Next, this 5iXNv layer is processed into stripes in the (011> direction of the p-type 1nP substrate to form an etching mask for the Si and Ny layers.Then, the wafer is etched with a mixture of hydrochloric acid and phosphoric acid. The nZJInP layer is anisotropically etched by immersing the wafer in an etching solution containing a mixture of sulfuric acid, hydrogen peroxide, and water, followed by washing with pure water and drying. The wafer is etched with pure water, washed with pure water, and dried.Furthermore, the wafer is immersed in an etching solution containing a mixture of hydrochloric acid and phosphoric acid to anisotropically etch the P-type InP layer, and then washed with pure water and dried. This is the method.
く作用〉
上記した化合物半導体のエツチング方法は、InGaA
sP混晶/InP系半導体レーザ素子を形成するn型1
nP層及びp型InP層をエツチングするエツチング液
に塩酸とリン酸との混合液を用いたことにより、InG
aAsP層をエツチングすることなく、n型1nP層及
びp型InP Mの夫々に対して各InP層の(011
)面に沿ってエツチングが進行する異方性エツチングを
する。よってp型1nP基板に対して各InP層を略垂
直にエツチングするとともに、S i、 N、層のエツ
チングマスク寸法をn型InP層に転写する。又n型1
nP層がエツチングマスク寸法をInGaAsP層に転
写する。Effect> The above-mentioned compound semiconductor etching method is applicable to InGaA
n-type 1 forming sP mixed crystal/InP semiconductor laser device
InG
Without etching the aAsP layer, (011
) Performs anisotropic etching in which etching progresses along the surface. Therefore, each InP layer is etched substantially perpendicularly to the p-type 1nP substrate, and the etching mask dimensions of the Si, N, and layers are transferred to the n-type InP layer. Also n type 1
The nP layer transfers the etch mask dimensions to the InGaAsP layer.
更にInGaAsP層をエツチングするエツチング液に
硫酸と過酸化水素と水との混合液を用いたことにより、
各■!lIP層をエツチングすることなくInGaAs
P層をエツチングする。Furthermore, by using a mixed solution of sulfuric acid, hydrogen peroxide, and water as the etching solution for etching the InGaAsP layer,
Each ■! InGaAs without etching the IP layer
Etch the P layer.
従ってn型InP層、 InGaAsP層及びp型In
P層で形成される埋め込み部を、エツチングマスク寸法
を転写した寸法でかつ略矩形に形成する。Therefore, n-type InP layer, InGaAsP layer and p-type InP layer
The buried portion formed of the P layer is formed into a substantially rectangular shape with dimensions that are the same as those of the etching mask.
(実施例〉
本発明の実施例を第1図に示す化合物半導体のエツチン
グ方法の工程図により説明する。(Example) An example of the present invention will be explained with reference to a process diagram of a compound semiconductor etching method shown in FIG.
図に示す如く、(Zoo)面を表面に有するp型InP
基板2の表面にエピタキシャル成長させたp型InP層
3を形成する。更に前記p型InP層3上にはエピタキ
シャル成長させたInGaAsP層4を形成する。そし
て更に前記InGaAsP層4上にはエピタキシャル成
長させたn型InP層5を形成して、2重ヘテロ構造の
InGaAsP混晶/InP系ウェハlを形つする。As shown in the figure, p-type InP with (Zoo) plane on the surface
A p-type InP layer 3 is formed on the surface of a substrate 2 by epitaxial growth. Furthermore, an epitaxially grown InGaAsP layer 4 is formed on the p-type InP layer 3. Further, an epitaxially grown n-type InP layer 5 is formed on the InGaAsP layer 4 to form a double heterostructure InGaAsP mixed crystal/InP wafer 1.
前記各エピタキシャル成長方法には、有機金属気相エピ
タキシー(MOVPE)や分子線エピタキシー(MBE
)等が用いられる。The epitaxial growth methods include metal organic vapor phase epitaxy (MOVPE) and molecular beam epitaxy (MBE).
) etc. are used.
前記ウェハlを用いて以下の工程により半導体レーザの
埋め込み部を形成する。Using the wafer I, a buried portion of a semiconductor laser is formed through the following steps.
工程■「窒化シリコン層形成」では、前記ウェハ1のn
型InP層5上に窒化シリコン(以下Si、Ny と略
記)層6を形成する。このSi、Ny層6は減圧CVD
法等により形成される。In step ① "formation of silicon nitride layer", the n of the wafer 1 is
A silicon nitride (hereinafter abbreviated as Si, Ny) layer 6 is formed on the InP type layer 5. This Si, Ny layer 6 was formed by low pressure CVD.
Formed by law etc.
■程■「エツチングマスク形成」では、前記S i、
My層6を所定幅であって前記p型1nP基板2の(0
11>方向に沿った縞状に加工する。この加工では、例
えばホトリソグラフィー法によりエツチングマスクパタ
ーンを形成して、エツチングにより5IXNy M6を
加工する。■Procedure■ In "etching mask formation", the above Si,
My layer 6 has a predetermined width (0
11 Process into stripes along the direction. In this processing, an etching mask pattern is formed by, for example, photolithography, and 5IXNy M6 is processed by etching.
工程■「n型InP層のエツチング」では、前記ウェハ
1を塩酸とリン酸とを混合したエツチング液に浸漬して
、前記n型1nP層5をエツチングする。この時前記5
ixN、層6がエツチングマスクに威る。又前記エツチ
ング液では、塩酸の容積混合比を40%以上60%以下
にして残部をリン酸にすることが望ましい、塩酸の容積
混合比が40%未満になると、エツチング速度が遅くな
って、n型InP層5のアンダーカット量が大きくなる
。一方塩酸の容積混合比が60%を超えると、エツチン
グ速度が速くなり過ぎて、寸法精度が低下してしまう。In step (2) "Etching the n-type InP layer", the wafer 1 is immersed in an etching solution containing a mixture of hydrochloric acid and phosphoric acid to etch the n-type InP layer 5. At this time, the above 5
ixN, layer 6 serves as an etching mask. In the etching solution, it is desirable that the volumetric mixing ratio of hydrochloric acid be 40% to 60%, with the remainder being phosphoric acid.If the volumetric mixing ratio of hydrochloric acid is less than 40%, the etching rate will be slow and n The amount of undercut of the type InP layer 5 increases. On the other hand, if the volumetric mixing ratio of hydrochloric acid exceeds 60%, the etching rate becomes too high and the dimensional accuracy deteriorates.
更にエツチング面5aにエッチピットが析出してしまう
。Furthermore, etch pits are deposited on the etched surface 5a.
又前記エツチング液の温度は、0℃以上25℃以下が好
ましい、0℃より低い温度ではエツチング速度が遅くな
り過ぎて、アンダーカット量が大きくなる。一方25℃
を超える温度ではエツチング速度が速すぎてエツチング
量の制御が困難になる。The temperature of the etching solution is preferably 0° C. or higher and 25° C. or lower. If the temperature is lower than 0° C., the etching rate becomes too slow and the amount of undercut becomes large. On the other hand, 25℃
If the temperature exceeds 100, the etching rate will be too fast and it will be difficult to control the amount of etching.
よって寸法精度が得られなくなる。又エツチング面5a
が粗れてしまう。Therefore, dimensional accuracy cannot be obtained. Also etching surface 5a
becomes rough.
■程■「洗浄」では、前記ウェハlを純水により洗浄す
る。In Step 2, "Cleaning", the wafer 1 is cleaned with pure water.
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。In step (2) "Drying", the wafer I is dried by centrifugal drying or the like.
工程■r InGaAsP層のエツチング」では、前記
ウェハlを硫酸と過酸化水素と水とを混合したエツチン
グ液に浸漬して、前記InGaAsP層4をエツチング
する。この時前記n型1nP層5がエツチングマスクに
威る。又前記エツチング液では、硫酸と過酸化水素と水
との容積混合比が10:1:lのものを用いた。当然の
ことながら、各液の容積混合比は限定されるものではな
く、硫酸の容積混合比が過酸化水素や水の容積混合比よ
りも高いものであれば良い。一方硫酸の容積混合比が過
酸化水素の容積混合比よりも低くなると、過酸化水素に
よる酸化速度によってエツチング速度が律速される為に
エツチング速度が速くなる。又結晶面によって酸化速度
が異なる為に異方性エツチングになる。よってInGa
AsP層4の寸法制御が難しくなる。In step ``r Etching of InGaAsP layer,'' the wafer 1 is immersed in an etching solution containing a mixture of sulfuric acid, hydrogen peroxide, and water, and the InGaAsP layer 4 is etched. At this time, the n-type 1nP layer 5 serves as an etching mask. The etching solution used had a volumetric mixing ratio of sulfuric acid, hydrogen peroxide, and water of 10:1:l. Naturally, the volumetric mixing ratio of each liquid is not limited, and it is sufficient if the volumetric mixing ratio of sulfuric acid is higher than the volumetric mixing ratio of hydrogen peroxide or water. On the other hand, when the volumetric mixing ratio of sulfuric acid is lower than the volumetric mixing ratio of hydrogen peroxide, the etching rate becomes faster because the etching rate is determined by the oxidation rate by hydrogen peroxide. Also, since the oxidation rate differs depending on the crystal plane, anisotropic etching occurs. Therefore, InGa
It becomes difficult to control the dimensions of the AsP layer 4.
工程■「洗浄」では、前記ウェハlを純水洗浄する。In step (2) "cleaning", the wafer 1 is washed with pure water.
工程■「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。In step (2) "Drying", the wafer I is dried by centrifugal drying or the like.
工程■「p型InP層のニー2チング」では、前記ウェ
ハlを塩酸とリン酸とを混合したニー7チンダ液にfi
漬して、前記p型InP層3をエツチングする。この時
前記1nGaA+P層4がエツチングマスクになる。又
このエツチング液は、前記工程■で説明したエツチング
液と同様のものであるので詳細な説明は省略する。In the process ``knee 2ching of p-type InP layer'', the wafer l is fi
Then, the p-type InP layer 3 is etched. At this time, the 1nGaA+P layer 4 serves as an etching mask. Further, since this etching solution is the same as the etching solution explained in step (2) above, detailed explanation will be omitted.
工程[相]「洗浄」では、前記ウェハ1を純水洗浄する
。In the process [phase] "cleaning", the wafer 1 is washed with pure water.
工程0「乾燥」では、前記ウェハlを遠心乾燥等により
乾燥する。In step 0 "drying", the wafer I is dried by centrifugal drying or the like.
上記した様に、工程の乃至工程Oを順に行うことによっ
てn型1nP層5とInGaAsP層4とP型InP層
3とによりなる半導体レーザ素子の埋め込み部が形成さ
れる。As described above, by sequentially performing the steps to step O, the buried portion of the semiconductor laser element consisting of the n-type 1nP layer 5, the InGaAsP layer 4, and the p-type InP layer 3 is formed.
次に前記n型InP層5及びP型1nP暦3をエツチン
グする塩酸とリン酸とを混合したエツチング液の作用に
ついて説明する。Next, the action of the etching solution, which is a mixture of hydrochloric acid and phosphoric acid, for etching the n-type InP layer 5 and the P-type 1nP layer 3 will be explained.
このエツチング液では、塩酸によって各1nP層3.5
が(011)面に沿って(l l 1)面方向に異方性
エツチングされる為に、各InP層3,5はInP基板
2に対して垂直にエツチングされる。In this etching solution, each 1nP layer was etched by 3.5 mL with hydrochloric acid.
Since the InP layers 3 and 5 are anisotropically etched along the (011) plane in the (l l 1) plane direction, each InP layer 3, 5 is etched perpendicularly to the InP substrate 2.
又リン酸によって各InP層3,5は(011)面方向
にエツチングが進行する。しかしそのエツチング速度が
塩酸による(111)面方向のエツチング速度に比較し
て極めて遅い為に、アンダーカット量が小さくなり、又
(011)面のエツチング面が鏡面又は亜鏡面になる。Further, each InP layer 3, 5 is etched in the (011) plane direction by the phosphoric acid. However, since the etching rate is extremely slow compared to the etching rate in the direction of the (111) plane using hydrochloric acid, the amount of undercut becomes small, and the etched surface of the (011) plane becomes a mirror or sub-mirror finish.
(発明の効果〉
以上、説明した様に0本発明によれば、塩酸とリン酸と
を混合したエツチング液でn型InP層及びp型InP
層をエツチングしたので、各InP層のエツチング面を
InP基板に対して略垂直に形成できる。又エツチング
マスク寸法を略垂直に形成したn型InP層を介してI
nGaAsP層に転写することができるので、活性層と
なるInGaAsP層の寸法精度が向上できる。よって
InGaAsP混晶/InP系半導体レーザ素子の埋め
込み部の形状精度及び寸法精度が向上できるのでウェハ
上に形成した各半導体レーザ素子毎の発振波長のばらつ
きが防止できる。(Effects of the Invention) As explained above, according to the present invention, an etching solution containing a mixture of hydrochloric acid and phosphoric acid is used to etch an n-type InP layer and a p-type InP layer.
Since the layers are etched, the etched plane of each InP layer can be formed approximately perpendicular to the InP substrate. In addition, I
Since it can be transferred to the nGaAsP layer, the dimensional accuracy of the InGaAsP layer which becomes the active layer can be improved. Therefore, the shape accuracy and dimensional accuracy of the buried portion of the InGaAsP mixed crystal/InP semiconductor laser device can be improved, and variations in the oscillation wavelength of each semiconductor laser device formed on the wafer can be prevented.
又InP 1f!を垂直にエツチングできる為に、埋め
込み部の断面形状が略矩形状になるので、基部で折れな
くなる。Also InP 1f! Since it can be etched vertically, the cross-sectional shape of the embedded part becomes approximately rectangular, so it will not break at the base.
更に、エツチング液が不揮発性溶液である為に、エツチ
ング液の濃度を一定に保ち易くなり、常に安定したエツ
チング性能を得ることができる。Furthermore, since the etching solution is a non-volatile solution, it is easy to keep the concentration of the etching solution constant, and stable etching performance can always be obtained.
化合物半導体のエツチング方法の上 第1図は、 程図、 第2図は、 る。 l…ウェハ。 3・・・P型InP層。 5・・・n型InP層。 従来のエツチング方法の説明図であ 2・・・p型InP基板。 4−−− InClaAsP層。 6・・・Si、Ny層。 On the etching method of compound semiconductors Figure 1 shows diagram, Figure 2 shows Ru. l...Wafer. 3...P-type InP layer. 5...n-type InP layer. This is an explanatory diagram of the conventional etching method. 2...p-type InP substrate. 4---InClaAsP layer. 6...Si, Ny layer.
Claims (1)
、 前記p型インジウムリン基板上にエピタキシャル成長さ
せたp型インジウムリン層と、 前記p型インジウムリン層上にエピタキシャル成長させ
たインジウムガリウムヒ素リン混晶層と、 前記インジウムガリウムヒ素リン混晶層上にエピタキシ
ャル成長させたn型インジウムリン層とにより成る2重
ヘテロ構造のウェハに半導体レーザ素子の埋め込み部を
形成する化合物半導体のエッチング方法であつて、 工程(1):前記ウェハのn型インジウムリン層上に窒
化シリコン層を形成する、 工程(2):前記窒化シリコン層を前記インジウムリン
基板の〈011〉方向に沿った縞状に加工して、エッチ
ングマスクを形成する、 工程(3):前記ウェハを塩酸とリン酸とを混合したエ
ッチング液に浸漬して前記n型インジウムリン層をエッ
チングする、 工程(4):前記ウェハを純水洗浄する、 工程(5):前記ウェハを乾燥する、 工程(6):前記ウェハを硫酸と過酸化水素と水とを混
合したエッチング液に浸漬して前記インジウムガリウム
ヒ素リン層をエッチングする、 工程(7):前記ウェハを純水洗浄する、 工程(8):前記ウェハを乾燥する、 工程(9):前記ウェハを塩酸とリン酸とを混合したエ
ッチング液に浸漬して前記p型インジウムリン層をエッ
チングする、 工程(10):前記ウェハを純水洗浄する、工程(11
):前記ウェハを乾燥する、 より成る工程(1)乃至工程(11)を順に行うことを
特徴とする化合物半導体のエッチング方法。[Scope of Claims] A p-type indium phosphide substrate having a (100) plane on its surface; a p-type indium phosphide layer epitaxially grown on the p-type indium phosphide substrate; and a p-type indium phosphide layer epitaxially grown on the p-type indium phosphide layer. Etching of a compound semiconductor to form a buried portion of a semiconductor laser element in a wafer having a double heterostructure consisting of an indium gallium arsenide phosphide mixed crystal layer and an n-type indium phosphide layer epitaxially grown on the indium gallium arsenide phosphide mixed crystal layer. The method includes: step (1): forming a silicon nitride layer on the n-type indium phosphide layer of the wafer; step (2): forming the silicon nitride layer into stripes along the <011> direction of the indium phosphide substrate. Step (3): Etching the n-type indium phosphide layer by immersing the wafer in an etching solution containing a mixture of hydrochloric acid and phosphoric acid. Step (4): Etching the n-type indium phosphide layer. The wafer is cleaned with pure water. Step (5): The wafer is dried. Step (6): The wafer is immersed in an etching solution containing a mixture of sulfuric acid, hydrogen peroxide, and water to remove the indium gallium arsenide phosphide layer. etching, step (7): cleaning the wafer with pure water, step (8): drying the wafer, step (9): immersing the wafer in an etching solution containing a mixture of hydrochloric acid and phosphoric acid; Step (10) of etching the p-type indium phosphide layer; Step (11) of cleaning the wafer with pure water;
): A method for etching a compound semiconductor, characterized in that steps (1) to (11) comprising drying the wafer are performed in order.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32122089A JPH03181133A (en) | 1989-12-11 | 1989-12-11 | Method for etching compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32122089A JPH03181133A (en) | 1989-12-11 | 1989-12-11 | Method for etching compound semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03181133A true JPH03181133A (en) | 1991-08-07 |
Family
ID=18130149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32122089A Pending JPH03181133A (en) | 1989-12-11 | 1989-12-11 | Method for etching compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03181133A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999049544A1 (en) * | 1998-03-25 | 1999-09-30 | Infineon Technologies Ag | Method for producing a ridge waveguide in layer structures of a iii-v compound semiconductor and semiconductor laser device, especially for low series resistances |
JP2013051331A (en) * | 2011-08-31 | 2013-03-14 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
-
1989
- 1989-12-11 JP JP32122089A patent/JPH03181133A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999049544A1 (en) * | 1998-03-25 | 1999-09-30 | Infineon Technologies Ag | Method for producing a ridge waveguide in layer structures of a iii-v compound semiconductor and semiconductor laser device, especially for low series resistances |
JP2013051331A (en) * | 2011-08-31 | 2013-03-14 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2547001B2 (en) | Method of manufacturing semiconductor structure | |
CA2072632A1 (en) | Structure and method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
US5266518A (en) | Method of manufacturing a semiconductor body comprising a mesa | |
US4661961A (en) | Buried heterostructure devices with unique contact-facilitating layers | |
JP4537549B2 (en) | Method for manufacturing compound semiconductor device | |
Krames et al. | Buried‐oxide ridge‐waveguide InAlAs‐InP‐InGaAsP (λ∼ 1.3 μm) quantum well heterostructure laser diodes | |
JPH03181133A (en) | Method for etching compound semiconductor | |
JP2525788B2 (en) | Method for manufacturing semiconductor laser device | |
US5153147A (en) | Selective growth of inp in device fabrication | |
JPH0582915A (en) | Manufacture of embedded stripe semiconductor laser for which dry etching is used for forming stripe and laser obtained by method thereof | |
US5807765A (en) | Processing of Sb-based lasers | |
JPH0797573B2 (en) | Selective etching method for aluminum gallium arsenide | |
JPH05234982A (en) | Etching method for compound semiconductor substrate | |
JPH0824208B2 (en) | Manufacturing method of semiconductor laser | |
JPH0194690A (en) | Manufacture of buried type semiconductor laser device | |
KR950011998B1 (en) | Manufacturing method of semiconductor laser diode | |
JPH06283816A (en) | Semiconductor laser of embedded structure and fabrication thereof | |
JPS61101088A (en) | Manufacture of semiconductor laser | |
KR920008891B1 (en) | Manufacturing method of buried heterostructure laser diode | |
KR970007118B1 (en) | Method for forming mesa type of laser diode | |
KR100366043B1 (en) | Method for manufacturing laser diode | |
KR950013438B1 (en) | Manufacturing method of semiconductor laser device | |
JPH06196811A (en) | Preparation of flush type heterostructure leser | |
JPS5881973A (en) | Method for etching gold-germanium alloy film | |
JP2567066B2 (en) | Method for manufacturing semiconductor light emitting device |