JPH0318109A - 集積回路用振幅抑圧器 - Google Patents
集積回路用振幅抑圧器Info
- Publication number
- JPH0318109A JPH0318109A JP1152963A JP15296389A JPH0318109A JP H0318109 A JPH0318109 A JP H0318109A JP 1152963 A JP1152963 A JP 1152963A JP 15296389 A JP15296389 A JP 15296389A JP H0318109 A JPH0318109 A JP H0318109A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- capacity
- input
- protection diodes
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 14
- 230000010363 phase shift Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積回路に内蔵する振幅抑圧器に関するも
のである。
のである。
(従来の技術)
第2図は例えば特開昭61−105919号に示された
従来の振幅抑圧回路の概要を示す構成図であり、図にお
いて、(1) . (2)はそれぞれ、正相、逆相の振
幅抑圧回路入力部、(3) . (4) . (5)
, (6)は集積回路外部端子に付属した、サージ防止
用の保護ダイオード、(7)は差勤増幅器により構成さ
れる振幅抑圧器、(8) . (9)はそれぞれ正相、
逆相の出力端子、(10), (11)はそれぞれ正
相逆相の出力端子(8) , (9)から、逆相、正相
の入力端子(1) . (2)に負帰還を行なう抵抗、
(12), (13)は出力位相調整用コンデンサ、
(14). (15)は電源端子である。
従来の振幅抑圧回路の概要を示す構成図であり、図にお
いて、(1) . (2)はそれぞれ、正相、逆相の振
幅抑圧回路入力部、(3) . (4) . (5)
, (6)は集積回路外部端子に付属した、サージ防止
用の保護ダイオード、(7)は差勤増幅器により構成さ
れる振幅抑圧器、(8) . (9)はそれぞれ正相、
逆相の出力端子、(10), (11)はそれぞれ正
相逆相の出力端子(8) , (9)から、逆相、正相
の入力端子(1) . (2)に負帰還を行なう抵抗、
(12), (13)は出力位相調整用コンデンサ、
(14). (15)は電源端子である。
次に動作について説明する。第3図に、振幅抑圧器の原
理の説明のために、第2図を簡易化した構成図を示す。
理の説明のために、第2図を簡易化した構成図を示す。
第3図において、(16)は入力信号vIt (17)
は入力抵抗R,、(18)は振幅抑圧器入力”l 、(
19)は出力位相調整用客量C,、(20)は帰還抵抗
Rf、(2l)は入力fz号v”( (181に関して
非線形な反転増幅器、(22)は出力端子である。
は入力抵抗R,、(18)は振幅抑圧器入力”l 、(
19)は出力位相調整用客量C,、(20)は帰還抵抗
Rf、(2l)は入力fz号v”( (181に関して
非線形な反転増幅器、(22)は出力端子である。
第3図より、節点方程式を求めると次式を得る。
(V’t−V+)/R++ (j o)Crl’+)
+ (Vo Vコ)/Rf=O・・・(1) ここに、ωは動作角周波数、j=Fゴである。
+ (Vo Vコ)/Rf=O・・・(1) ここに、ωは動作角周波数、j=Fゴである。
また、非線形の反転増幅器(2l)の伝達関数を次式で
示す。
示す。
y0= A(v’+) , eJ副fv゛ll ・
vコ ・(2)上式(2)において、 ・・・(3) ・・・(4) ここに、八。は定数(>O)、VOは振幅抑圧器の最大
出力振幅、t (v’ ,−VO/AO)は、V’l−
VOハ。を変数とする関数(未知)とする。
vコ ・(2)上式(2)において、 ・・・(3) ・・・(4) ここに、八。は定数(>O)、VOは振幅抑圧器の最大
出力振幅、t (v’ ,−VO/AO)は、V’l−
VOハ。を変数とする関数(未知)とする。
式(1)と式(2)を組み合わせることにより、次式を
得る。
得る。
一V+/R+ ・・・(5)
上式(5)により、■。/vlの位相αを求めると、近
似的に次式のようになる。
似的に次式のようになる。
11
αシ [Δθ(V’s) tan−’(ωcr/
− ))]R, R, ・・・(6) 上式(6)より、C,, R,を適切に調整することに
より、入力1亘による、非線形反転増幅器(2l)の正
味の出力位相変勤Δθ(V’.)を打ち消すことができ
る。
− ))]R, R, ・・・(6) 上式(6)より、C,, R,を適切に調整することに
より、入力1亘による、非線形反転増幅器(2l)の正
味の出力位相変勤Δθ(V’.)を打ち消すことができ
る。
〔発明が解決しようとする課題)
従来の振幅抑圧器は、第2図に示すように構成されてい
るので、集積化の際に、外付け容量のための端子が2個
必要であり、また2個の外付け容量で出力位相を調整す
る必要があった。ざらに、高速化の際には容量値が小さ
くなる傾向があり、また、保護ダイオード(3)〜(6
)の容量の影響により、外付け容量では出力位相調整が
困難になるなどの問題点があった。
るので、集積化の際に、外付け容量のための端子が2個
必要であり、また2個の外付け容量で出力位相を調整す
る必要があった。ざらに、高速化の際には容量値が小さ
くなる傾向があり、また、保護ダイオード(3)〜(6
)の容量の影響により、外付け容量では出力位相調整が
困難になるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、外付け端子2個、外付け部品2個を削減出来
るとともに、高速化の際にも、安定で、かつ、正確な出
力位相調整用容量を内蔵する集積回路用振幅抑圧器を得
ることを目的とする。
たもので、外付け端子2個、外付け部品2個を削減出来
るとともに、高速化の際にも、安定で、かつ、正確な出
力位相調整用容量を内蔵する集積回路用振幅抑圧器を得
ることを目的とする。
この発明に係る集積回路用振幅抑圧器は、正相、逆相の
2つの入力端子と、同しく正相、逆相の2つの出力端子
を有すると共に、正相および逆相の出力から、抵抗を介
して、逆相および正相の各入力に負帰還を行っている振
幅抑圧回路の正相入力側に、n組の並列の保護ダイオー
ドを、モして逆相入力側にn組の並列の保護ダイオード
を設けたものである。
2つの入力端子と、同しく正相、逆相の2つの出力端子
を有すると共に、正相および逆相の出力から、抵抗を介
して、逆相および正相の各入力に負帰還を行っている振
幅抑圧回路の正相入力側に、n組の並列の保護ダイオー
ドを、モして逆相入力側にn組の並列の保護ダイオード
を設けたものである。
(作用)
この発明における集積回路用振幅抑圧器は、容量調整さ
れた並列の入力保護ダイオードの容量を出力位相調整用
容量とすることで、外付け容量を不要とし、入力振幅の
変動による出力信号の位相変動を小さくする。
れた並列の入力保護ダイオードの容量を出力位相調整用
容量とすることで、外付け容量を不要とし、入力振幅の
変動による出力信号の位相変動を小さくする。
〔実施例]
以下、この発明の一実施例を図について説明する。第1
図において、(1) , (2)はそれぞれ正相、逆相
の集積回路内入力部、(3) . (4)は正相入力に
設けた、n,対の並列の保護ダイオードであり、全体の
容量が第2図の容! (12)に対応している。また(
5) . (6)は、逆相入力に設けた、02対の並列
の保護ダイオードであり、全体の容量が第2図の容量(
13)に対応している。(7)は差ilI増幅器により
構成される振幅抑圧器、(8) , (9)はそれぞれ
正相、逆相の出力端子、(10). (4+)はそれぞ
れ正相、逆相の出力端子(8) . (9)から逆相、
正相の入力端子(2) , (1)に負帰還を施すため
の帰還抵抗、(z4)は最高電位電圧供給端子、(15
)は最低電位電圧供給端子である。
図において、(1) , (2)はそれぞれ正相、逆相
の集積回路内入力部、(3) . (4)は正相入力に
設けた、n,対の並列の保護ダイオードであり、全体の
容量が第2図の容! (12)に対応している。また(
5) . (6)は、逆相入力に設けた、02対の並列
の保護ダイオードであり、全体の容量が第2図の容量(
13)に対応している。(7)は差ilI増幅器により
構成される振幅抑圧器、(8) , (9)はそれぞれ
正相、逆相の出力端子、(10). (4+)はそれぞ
れ正相、逆相の出力端子(8) . (9)から逆相、
正相の入力端子(2) , (1)に負帰還を施すため
の帰還抵抗、(z4)は最高電位電圧供給端子、(15
)は最低電位電圧供給端子である。
次に本実施例の動作について説明する。入力振幅の変動
による出力信号の位相変動調整の原理は、第3図を用い
て説明した従来例の場合と全く同様であるので、ここで
は省略する。
による出力信号の位相変動調整の原理は、第3図を用い
て説明した従来例の場合と全く同様であるので、ここで
は省略する。
従来例においては、外付け容量を用いて調整を行ったが
、本実施例において、第1次試作( TestShot
)時に、あらかじめ、振幅抑圧器の入力端子(正相、逆
相)に、保護ダイオードをN (>n,,n2)組構成
しておく。このサンプルから、レーザ・トリ稟ング等の
手法により、数種の容量の異なる保護ダイオードを有す
るサンプルを作製し、実際の試験に供して、特性の最も
良いサンプルを第2次試作以降の回路に固定化する。パ
ターン変更については、AIL工程のみを考えれば良く
、容易に行える。
、本実施例において、第1次試作( TestShot
)時に、あらかじめ、振幅抑圧器の入力端子(正相、逆
相)に、保護ダイオードをN (>n,,n2)組構成
しておく。このサンプルから、レーザ・トリ稟ング等の
手法により、数種の容量の異なる保護ダイオードを有す
るサンプルを作製し、実際の試験に供して、特性の最も
良いサンプルを第2次試作以降の回路に固定化する。パ
ターン変更については、AIL工程のみを考えれば良く
、容易に行える。
なお、上記実施例では振幅抑圧器の出力信号の位相調整
用容量として、正相、逆相の入力に、それぞれ、01対
、02対の並列の保護ダイオートを用いているが、ダイ
オードセルの設計により、それぞれの並列ダイオードに
等しい容景を有する1対の保護ダイオードを設けてもよ
い。
用容量として、正相、逆相の入力に、それぞれ、01対
、02対の並列の保護ダイオートを用いているが、ダイ
オードセルの設計により、それぞれの並列ダイオードに
等しい容景を有する1対の保護ダイオードを設けてもよ
い。
また、上記実施例では振幅抑圧器の調整用容量の場合に
ついて説明したが、他の回路であってもよく、集積回路
の外部端子に数pF以下の範囲での調整を要する場合に
おいても、上記実施例と同様の効果を奏する。
ついて説明したが、他の回路であってもよく、集積回路
の外部端子に数pF以下の範囲での調整を要する場合に
おいても、上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、集積化回路用振幅抑圧
器の調整用容量を並列の保護ダイオードにより構成した
ので、外付け端子および容量が省略でき、かつ、容量を
集積回路内部の素子で構成するので、高速動作時におい
ても容量変化を少なくして従来よりも正確な容量値を構
成することができる。
器の調整用容量を並列の保護ダイオードにより構成した
ので、外付け端子および容量が省略でき、かつ、容量を
集積回路内部の素子で構成するので、高速動作時におい
ても容量変化を少なくして従来よりも正確な容量値を構
成することができる。
第1図はこの発明の一実施例による集積回路用振幅叩圧
器の構成図、第2図は従来の集積化振幅抑圧器の構成図
、第3図は振幅抑圧器の動作を説明するための構成図で
ある。 (1) . (2)は入力部、(3)〜(6)は保護ダ
イオード、(7)は差勤入力の振幅抑圧器、(8) ,
(9)は出力端子、(io), (tt)は帰還抵
抗、(12). (13)は調整用容量、(14),
(15)は電源電圧供給端子、(l6)は入力信号源
、(l8)は振幅抑圧器入力部、(20)は帰還抵抗、
(21)は非線形反転増幅器、(22)は出力端子であ
る。 なお、図中、同一符号は同一または相当部分を示す。 第1図 第3図 20 第2図 手 続 補 正 書(自発) 2.発明の名称 集積回路用振幅仰圧器 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3同
一名 称 (601)三菱電機株式会社代表者 志
岐 守 哉 4.代 理 住所 人 東京都千代田区丸の内二丁目2番3号 明細書の特許請求の範囲の欄、 欄、および図面。 発明の詳細な説明の 6.補正の内容 (l)明細書の特許請求の範囲を別紙の如く補正する。 (2)明細書第3頁の全文を以下の如く補正する。 「また、非線形の反転増幅器(2l)の伝達関数を次式
で示す。 1/o=−A(v’,) − e’△8′v1 ・v′
1 ・・・(2)上式(2)において、 ・・・(3) ・・・(4) ここに、Ao.Goは定数(>O)、voは振幅抑圧器
の最大出力振幅、f(V’ l−VO/AO)は、v1
−v./Aoを変数とする関数(未知)とする。 式(1) と式(2)を組み合わせることにより、次
式を得る。 =V+/R+ ・・・(5) 上式(5)により、Vo/Vlの位相αを求めると、近
似的に次式のようになる。」 (3)明細書第4頁第1行の 7.添付書類の目録 (l)補正後の特許請求の範囲を記載した書面1 通 (2)図面 1 通 以 上 という記載を と補正する。 (4)明細書第4頁第12行の「際には容量値が小さく
」という記載を「際には出力位相調整用容量値か小さく
」と補正する。 (5)明細書第5頁第9行の「n組」という記載を「n
I組Jと補正する。 (6)明細書第5頁第10行の「n組」という記載を「
nス組(又は、n1組)」と補正する。 (7)図面中第1図を別紙の如く補正する。 補正後の特許請求の範囲を記載した書面正相、逆相の2
つの入力端子と、同じく正相、逆相の2つの出力端子を
有すると共に、正相および逆相の出力から、抵抗を介し
て、逆相および正相の各入力に負帰還を行っている振幅
抑圧回路において、正相入力側に、n1組の並列の保護
ダイオードを、逆相入力側にn2組( はn.組)の並
列の保護ダイオードを設けたことを特徴とする集積回路
用振幅抑圧器。
器の構成図、第2図は従来の集積化振幅抑圧器の構成図
、第3図は振幅抑圧器の動作を説明するための構成図で
ある。 (1) . (2)は入力部、(3)〜(6)は保護ダ
イオード、(7)は差勤入力の振幅抑圧器、(8) ,
(9)は出力端子、(io), (tt)は帰還抵
抗、(12). (13)は調整用容量、(14),
(15)は電源電圧供給端子、(l6)は入力信号源
、(l8)は振幅抑圧器入力部、(20)は帰還抵抗、
(21)は非線形反転増幅器、(22)は出力端子であ
る。 なお、図中、同一符号は同一または相当部分を示す。 第1図 第3図 20 第2図 手 続 補 正 書(自発) 2.発明の名称 集積回路用振幅仰圧器 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3同
一名 称 (601)三菱電機株式会社代表者 志
岐 守 哉 4.代 理 住所 人 東京都千代田区丸の内二丁目2番3号 明細書の特許請求の範囲の欄、 欄、および図面。 発明の詳細な説明の 6.補正の内容 (l)明細書の特許請求の範囲を別紙の如く補正する。 (2)明細書第3頁の全文を以下の如く補正する。 「また、非線形の反転増幅器(2l)の伝達関数を次式
で示す。 1/o=−A(v’,) − e’△8′v1 ・v′
1 ・・・(2)上式(2)において、 ・・・(3) ・・・(4) ここに、Ao.Goは定数(>O)、voは振幅抑圧器
の最大出力振幅、f(V’ l−VO/AO)は、v1
−v./Aoを変数とする関数(未知)とする。 式(1) と式(2)を組み合わせることにより、次
式を得る。 =V+/R+ ・・・(5) 上式(5)により、Vo/Vlの位相αを求めると、近
似的に次式のようになる。」 (3)明細書第4頁第1行の 7.添付書類の目録 (l)補正後の特許請求の範囲を記載した書面1 通 (2)図面 1 通 以 上 という記載を と補正する。 (4)明細書第4頁第12行の「際には容量値が小さく
」という記載を「際には出力位相調整用容量値か小さく
」と補正する。 (5)明細書第5頁第9行の「n組」という記載を「n
I組Jと補正する。 (6)明細書第5頁第10行の「n組」という記載を「
nス組(又は、n1組)」と補正する。 (7)図面中第1図を別紙の如く補正する。 補正後の特許請求の範囲を記載した書面正相、逆相の2
つの入力端子と、同じく正相、逆相の2つの出力端子を
有すると共に、正相および逆相の出力から、抵抗を介し
て、逆相および正相の各入力に負帰還を行っている振幅
抑圧回路において、正相入力側に、n1組の並列の保護
ダイオードを、逆相入力側にn2組( はn.組)の並
列の保護ダイオードを設けたことを特徴とする集積回路
用振幅抑圧器。
Claims (1)
- 正相、逆相の2つの入力端子と、同じく正相、逆相の2
つの出力端子を有すると共に、正相および逆相の出力か
ら、抵抗を介して、逆相および正相の各入力に負帰還を
行つている振幅抑圧回路において、正相入力側に、n組
の並列の保護ダイオードを、逆相入力側にn組の並列の
保護ダイオードを設けたことを特徴とする集積回路用振
幅抑圧器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152963A JPH0318109A (ja) | 1989-06-15 | 1989-06-15 | 集積回路用振幅抑圧器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152963A JPH0318109A (ja) | 1989-06-15 | 1989-06-15 | 集積回路用振幅抑圧器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0318109A true JPH0318109A (ja) | 1991-01-25 |
Family
ID=15551986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1152963A Pending JPH0318109A (ja) | 1989-06-15 | 1989-06-15 | 集積回路用振幅抑圧器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0318109A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507232B2 (en) | 1998-07-09 | 2003-01-14 | Nec Corporation | Semiconductor device which can be set to predetermined capacitance value without increase of delay time |
-
1989
- 1989-06-15 JP JP1152963A patent/JPH0318109A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507232B2 (en) | 1998-07-09 | 2003-01-14 | Nec Corporation | Semiconductor device which can be set to predetermined capacitance value without increase of delay time |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5117205A (en) | Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits | |
JPH02262714A (ja) | デューティ制御回路装置 | |
JPH11194839A (ja) | 温度補償した低ノイズ対称基準電圧の発生 | |
Biolkova et al. | Four-phase oscillators employing two active elements | |
US20230119809A1 (en) | Method and system for control and readout of tuning fork gyroscope | |
US5789973A (en) | Resistorless operational transconductance amplifier circuit | |
US4430622A (en) | Offset correction circuit | |
CA1051101A (en) | Self-tuning filter | |
JPS60142610A (ja) | コンパレ−タ回路 | |
JPH0318109A (ja) | 集積回路用振幅抑圧器 | |
Sotner et al. | Voltage differencing current conveyor based linearly controllable quadrature oscillators | |
US4346311A (en) | Pulse generator circuit | |
Sotner et al. | Electronically linearly voltage controlled second-order harmonic oscillator with multiples of π/4 phase shifts | |
US4994764A (en) | Single-pin oscillator | |
Phianpranthong et al. | Mixed-mode Multiphase Sinusoidal Oscillators using Differential Voltage Current Conveyor Transconductance Amplifiers and Only Grounded Passives Components | |
KR0116804Y1 (ko) | 삼각형태의 파형 발생회로 | |
US5243548A (en) | Integratable circuit configuration with an analog network | |
EP0689283A1 (en) | Tunable oscillator arrangement | |
SU602955A1 (ru) | Аналоговый перемножитель | |
GB2163021A (en) | Oscillator circuit | |
Papazoglou et al. | An electronically tunable sinusoidal oscillator suitable for high frequencies operation based on a single dual-output variable-gain CCII | |
SE424776B (sv) | Elektronisk kapacitansmetanordning | |
JPS62272608A (ja) | 移相装置 | |
JP2671343B2 (ja) | 容量測定装置 | |
JPH07297677A (ja) | フィルタ回路 |