JPH03179906A - Temperature compensation type gain setting controller - Google Patents

Temperature compensation type gain setting controller

Info

Publication number
JPH03179906A
JPH03179906A JP31984089A JP31984089A JPH03179906A JP H03179906 A JPH03179906 A JP H03179906A JP 31984089 A JP31984089 A JP 31984089A JP 31984089 A JP31984089 A JP 31984089A JP H03179906 A JPH03179906 A JP H03179906A
Authority
JP
Japan
Prior art keywords
gate
output
converter
gain
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31984089A
Other languages
Japanese (ja)
Inventor
So Shiino
創 椎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31984089A priority Critical patent/JPH03179906A/en
Publication of JPH03179906A publication Critical patent/JPH03179906A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To reduce power consumption and to improve the efficiency of a repeater by limiting the energizing time of a ROM only when a power source is applied, or a pulse command is received, or temperature status is changed, and incorporating an oscillator to latch the output of the ROM and to operate a latch circuit. CONSTITUTION:When a tele-command signal transmitted from the outside is applied to an input terminal 1, the content of a gain status decoder 2 is updated, and the output of the decoder is outputted as the address of the ROM 3. The output of an A/D converter 7 is applied to the ROM independently from that of the gain status decoder. The input of the A/D converter is set at the potential of the connecting point of a resistor 8 to a thermistor 9. The output of the A/D converter is applied to a latch-1, 13, an AND gate-1, 14, and a NOR gate 15 by the share of LSB other than a ROM address. The latch-1 fetches the LSB of the A/D converter at every clock cycle generated by the oscillator 16, and outputs it to the AND gate 1 and the NOR gate.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は9例えばマイクロ波回路から構成される衛星
搭載用中継器(以下中継器)のもつ利得を、外部コマン
ドにより一定ステップで可変させ、かつ、温度変動によ
る利得変位を補償した利得制御装置に関するものである
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a method for varying the gain of a satellite-mounted repeater (hereinafter referred to as a repeater) consisting of a microwave circuit, for example, in fixed steps by an external command. The present invention also relates to a gain control device that compensates for gain displacement due to temperature fluctuations.

[従来の技術] 従来、この種の装置として第2図のブロック図に示され
るものがあった。(1)はテレコマンド信号入力端子、
(2)はゲインステータスデコーダ。
[Prior Art] Conventionally, there has been a device of this type as shown in the block diagram of FIG. (1) is a telecommand signal input terminal,
(2) is a gain status decoder.

(3)はROM、(4)はパワーオンリセット回路。(3) is a ROM, and (4) is a power-on reset circuit.

(5)は利得増加を指示するテレメトリ信号1゜(6)
は利幅減少を指示するテレメトリ信号2゜(7)はA/
Dコンバータ、(8)は抵抗器、(9)はサーミスタ、
  (10)はD/Aコンバータ、 (11)は可変ア
ッテネータバイアス、 (12)は出力端子である。第
3図は中継器おける利得制御装置の位置付けを示す。(
30)は温度補償型利得設定制御装置。
(5) is a telemetry signal 1° (6) that instructs to increase the gain.
is the telemetry signal 2° (7) that instructs the profit margin to decrease.
D converter, (8) is a resistor, (9) is a thermistor,
(10) is a D/A converter, (11) is a variable attenuator bias, and (12) is an output terminal. FIG. 3 shows the positioning of the gain control device in the repeater. (
30) is a temperature compensated gain setting control device.

(40)はRF帯帯幅幅器1(50)はRF帯帯幅幅器
2(60)は可変アッテネータを示す。
(40) indicates the RF band width device 1 (50) and the RF band width device 2 (60) indicate variable attenuators.

次に動作について説明する。外部より送信されるテレコ
マンド信号が入力端子(1)に印加されると、ゲインス
テータスデコーダ(2)の内容が更新され、その出力が
ROM (31のアドレスとして出力される。ゲインス
テータスデコーダは、電源投入時にパワーオンリセット
(4)によって発生するパルスによりいったんリセット
された後、利得増加のテレコマンド信号1 (51、利
得減少のテレコマンド信号2(6)を受け、設定利得を
解読する。
Next, the operation will be explained. When a telecommand signal transmitted from the outside is applied to the input terminal (1), the contents of the gain status decoder (2) are updated, and its output is output as the address of ROM (31). After being reset by a pulse generated by a power-on reset (4) when the power is turned on, the gain increase telecommand signal 1 (51) receives a gain decrease telecommand signal 2 (6) and decodes the set gain.

ROMには、ゲインステータスデコーダの出力とは全く
独立なA/Dコンバータ(7)の出力が印加される。A
/Dコンバータの入力は、抵抗器(8)とサーミスタ(
9)の接続点の電位である。温度変動によりサーミスタ
の抵抗値が変化し、接続点電位の変動量がA/Dコンバ
ータのもつしきい値を越えると、A/Dコンバータの出
力も変化する。
The output of the A/D converter (7), which is completely independent of the output of the gain status decoder, is applied to the ROM. A
The input of the /D converter is a resistor (8) and a thermistor (
9) is the potential at the connection point. When the resistance value of the thermistor changes due to temperature fluctuation and the amount of change in the connection point potential exceeds a threshold value of the A/D converter, the output of the A/D converter also changes.

FIOMには1周囲温度状況下の設定利得を可変アッテ
ネータの減衰量を変化させることにより実現できる可変
アッテネータのバイアス値が書き込まれており、ROM
出力をD/Aコンバータ(10)によりアナログ電圧へ
変換させ、可変アッテネータバイアス[11)を得、出
力端子(12)へ供給する。
The bias value of the variable attenuator that can achieve the set gain under one ambient temperature condition by changing the attenuation amount of the variable attenuator is written in the FIOM, and the ROM
The output is converted into an analog voltage by a D/A converter (10) to obtain a variable attenuator bias [11] and supplied to an output terminal (12).

[発明が解決しようとする課題1 従来の温度補償型利得制御装置は以上のように構成され
ているので1本装置中のROMの通電時間を中継器全体
の通電時間と同じにしなければならず、定常的なROM
への電圧印加が必要で、中継器全体としての消費電力が
大きくなり、その効率が低くなるという課題があった。
[Problem to be solved by the invention 1 Since the conventional temperature-compensated gain control device is configured as described above, the energization time of the ROM in one device must be the same as the energization time of the entire repeater. , steady ROM
It is necessary to apply a voltage to the relay, which increases the power consumption of the entire repeater and reduces its efficiency.

この発明は上記のような課題を解消するためになされた
もので、ROMへの通電時間を減少できるとともに、中
継器全体としての消費電力を減らし、中継器の効率を上
げる温度補償型利得制御装置を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and provides a temperature compensated gain control device that can reduce the power supply time to the ROM, reduce the power consumption of the repeater as a whole, and increase the efficiency of the repeater. The purpose is to obtain.

[課題を解決するための手段] この発明に係る温度補償型利得制御装置は。[Means to solve the problem] A temperature compensated gain control device according to the present invention.

ROMへの通電時間を、電源投入時、パルスコマンド受
信時及び温度状況変更時に限定するとともに、ROM出
力をラッチし、ラッチ回路を動作させる発振器を内蔵さ
せる発振器を内蔵したものである。
The ROM is equipped with a built-in oscillator that limits the power supply time to the ROM when the power is turned on, when a pulse command is received, and when the temperature status changes, and also includes an oscillator that latches the ROM output and operates the latch circuit.

[イ乍用] この発明における温度補償型利得設定制御装置は、その
消費電力に支配的なROMの平均消費電力を低減するこ
とにより、中継器効率の向上が実現できる。
[For Use] The temperature compensated gain setting control device according to the present invention can improve repeater efficiency by reducing the average power consumption of the ROM, which is dominant in power consumption.

[実施例] 以下、この発明の一実施例、を図について説明する。第
1図において、 (1) 、 (2) 、 (3) 、
 f4) 。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. In Figure 1, (1), (2), (3),
f4).

(5) 、  (6) 、  (7) 、  (8) 
、  [9) 、  (lo)、  (11)。
(5), (6), (7), (8)
, [9), (lo), (11).

(12)は従来装置と全く同一のものである。(13)
はラッチ回路1.(14)はANDゲー1−1.(15
)はNORゲート、 (16)は発振器、 (17)〜
(19)はORゲートl、2,3.(20)はスイッチ
ングトランジスタ、 (21)はラッチ回路2.(22
)はANDNOゲート示す。中継器における本装置の位
置付けも従来と全く同様(第3図)である。
(12) is exactly the same as the conventional device. (13)
is latch circuit 1. (14) is AND game 1-1. (15
) is the NOR gate, (16) is the oscillator, (17) ~
(19) is the OR gate l, 2, 3 . (20) is a switching transistor, (21) is a latch circuit 2. (22
) indicates an ANDNO gate. The positioning of this device in the repeater is also exactly the same as the conventional one (Fig. 3).

次に動作について説明する。外部より送信されるテレコ
マンド信号が入力端子(1)に印加されると、ゲインス
テータスデコーダ(2)の内容が更新され、その出力が
ROM (3)のアドレスとして出力される。ゲインス
テータスデコーダは、電源投入時にパワーオンリセット
(4)にて発生するパルスによっていったんリセットさ
れた後、利得増加のテレコマンド信号1 (5) 、利
得減少のテレコマンド信号2(6)を受は設定利得を解
読する。
Next, the operation will be explained. When a telecommand signal transmitted from the outside is applied to the input terminal (1), the contents of the gain status decoder (2) are updated, and its output is output as the address of the ROM (3). After the gain status decoder is reset by a pulse generated by the power-on reset (4) when the power is turned on, it receives telecommand signal 1 (5) for increasing the gain and telecommand signal 2 (6) for decreasing the gain. Decoding set gains.

ROMには、ゲインステータスデコーダの出力とは全く
独立なA/Dコンバータ(7)出力が印加される。A/
Djンバータの入力は、抵抗器(8)とサーミスタ(9
)の接続点の電位である。温度変動に伴いサーミスタの
抵抗値が変り、接続点電位の変動量がA/Dコンバータ
のもつしきい値を越えると、A/Dコンバータの出力も
変化する。
The output of the A/D converter (7), which is completely independent of the output of the gain status decoder, is applied to the ROM. A/
The input of the Dj inverter is a resistor (8) and a thermistor (9).
) is the potential at the connection point. When the resistance value of the thermistor changes with temperature fluctuations and the amount of fluctuation in the connection point potential exceeds the threshold value of the A/D converter, the output of the A/D converter also changes.

A/Dコンバータの出力はROMアドレスの他に、ラッ
チl (131,ANDNOゲート(14)とNORゲ
ート(15)にもそのLSBだけ印加される。ラッチ1
では9発振器(16)が発生させるクロック周期ごとに
、A/DコンバータのLSBを取り込み。
In addition to the ROM address, the output of the A/D converter is also applied to the latch l (131, ANDNO gate (14) and NOR gate (15). Latch 1
Then, the LSB of the A/D converter is captured every clock cycle generated by the 9 oscillator (16).

ANDゲート1.NORゲートへ出力する。AND gate 1. Output to NOR gate.

ANDゲート1及びNORゲートでは、クロックにて温
度状況をサンプリングし、lサンプリング周期の間でL
SHの変化が詔められたとき。
AND gate 1 and NOR gate sample the temperature situation with a clock, and the L
When the change of SH was chanted.

ORゲート1 f171を通じて温度変化のステータス
を出す。一方、パルスコマンド信号においても。
The temperature change status is output through OR gate 1 f171. On the other hand, also for pulse command signals.

2ケあるうちの一方のコマンドが送られてきた場合、O
Rゲート2 (18)を通じて利得変化のステータスを
知らせる。加えて電源投入時発生するパワーオンリセッ
トパルスの論理和かイネーブルになったときのみ2周囲
温度状況下の設定利得を可変アッテネータの減衰量を変
化させることにより実現できる可変アッテネータのバイ
アス値が書き込まれたROMに電圧が印加する様、OR
ゲート3(19)の出力をスイッチングトランジスタ(
20)のゲートへ接続し、トランジスタを導通状態とし
てROMへ電流を流ず。
If one of the two commands is sent, O
It signals the status of the gain change through R gate 2 (18). In addition, the bias value of the variable attenuator that can realize the set gain under two ambient temperature conditions by changing the attenuation amount of the variable attenuator is written only when the power-on reset pulse generated at power-on is enabled. OR so that voltage is applied to the ROM
The output of gate 3 (19) is connected to a switching transistor (
20), the transistor is turned on and no current flows to the ROM.

なお、この状態は、■クロック周期しか持続されないた
め、ROM出力が消滅しない様ラッチ2(21)にて2
次の利得変更時まで保持される。次の利得変更時は、A
NDゲート2 (221より得られるパルスでROM出
力を再び取込む。ラッチ2で保持される設定利得データ
は、D/Aコンバータ(lO)により、アナログ電圧へ
変換され、可変アッテネータバイアスとして端子(12
)より出力される。
Note that this state lasts only for the clock cycle, so latch 2 (21) is set to 2 to prevent the ROM output from disappearing.
It is retained until the next gain change. At the next gain change, A
The ROM output is taken in again by the pulse obtained from ND gate 2 (221). The setting gain data held in latch 2 is converted to an analog voltage by the D/A converter (1O) and is applied to the terminal (12) as a variable attenuator bias.
) is output.

[発明の効果] 以上のように、この発明によれば、利得変更時に1クロ
ック周期分だけROMを動作させているので、低消費電
力の温度補償型利得設定装置が得られ、中継器の効率を
向上する効果がある。
[Effects of the Invention] As described above, according to the present invention, since the ROM is operated for one clock period when changing the gain, a temperature-compensated gain setting device with low power consumption can be obtained, and the efficiency of the repeater can be improved. It has the effect of improving

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による温度補償型利得設定
制御装置を示すブロック図、第2図は従来の方式、第3
図は第1.2図の中継器における位置付けを示している
。 (1)はテレコマンド入力端子、(2)はゲインステー
タスデコーダ、(3)はROM、(4)はパワーオンリ
セット回路、 (5) 、 (6)はテレコマンド信号
、(7)はA/Dコンバータ、(8)は抵抗器。 (9)はサーミスタ、 (10)はD/Aコンバータ。 (11)は可変アッテネータバイアス、 (12)は出
力端子、  (13)はラッチ回路1.(14)はAN
Dゲート(9) 1、(15)はNORゲー1−、 (16)は発振器、
 (17)。 (18)、 f19)はORゲート1. 2. 3. 
 [20)はスイッチングトランジスタ、 (211は
ラッチ回路2、  (22)はANDゲート2を示す。 なお1図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing a temperature compensated gain setting control device according to an embodiment of the present invention, FIG. 2 is a conventional system, and FIG.
The figure shows the positioning in the repeater of Figure 1.2. (1) is a telecommand input terminal, (2) is a gain status decoder, (3) is a ROM, (4) is a power-on reset circuit, (5) and (6) are telecommand signals, and (7) is an A/ D converter, (8) is a resistor. (9) is the thermistor, (10) is the D/A converter. (11) is the variable attenuator bias, (12) is the output terminal, and (13) is the latch circuit 1. (14) is AN
D gate (9) 1, (15) is NOR gate 1-, (16) is oscillator,
(17). (18), f19) is OR gate 1. 2. 3.
[20] indicates a switching transistor, (211 indicates a latch circuit 2, and (22) indicates an AND gate 2. In Figure 1, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 利得増加を示す第1のテレコマンドパルスと利得減少を
示す第2のテレコマンドパルスが入力される入力端子を
有し、入力コマンド信号から設定利得状態を解読するゲ
インステータスデコーダと、電源とアース間に直列に接
続された抵抗器およびサーミスタと、上記抵抗器とサー
ミスタの接続点の電位を取込むA/Dコンバータと、パ
ワーオンリセット回路と、クロックを発生する発振器と
、上記発振器のクロック周期ごとに上記A/Dコンバー
タの最下位ビットを保持する第1のラッチ回路と、上記
A/Dコンバータの最下位ビットと上記第1のラッチ回
路の出力とを入力する第1のANDゲートおよびNOR
ゲートと、上記第1のANDゲートとNORゲートの出
力を入力する第1のORゲートと、上記第1,第2のテ
レコマンドパルスを入力する第2のORゲートと、上記
パワーオンリセット回路の出力、第1のORゲートの出
力および上記第2のORゲートの出力を入力する第3の
ORゲートと、ベースが上記第3のORゲートに接続さ
れたトランジスタと、上記トランジスタを介して電圧が
印加され、上記ゲインステータスデコーダ、A/Dコン
バータの並列出力信号をアドレスとし、周囲温度状況下
に適合した利得設定値に対応する減衰器の減衰量を得る
ために必要な電圧値を読み出すROMと、上記発振器の
クロックと上記第3のORゲートを入力する第2のAN
Dゲートと、上記ROM出力を取込み、上記第2のAN
Dゲートの出力により上記ROM出力を保持する第2の
ラッチ回路と、上記第2のラッチ回路の出力をアナログ
量に変換するD/Aコンバータと、このD/Aコンバー
タの出力をアナログ値により通過損失を制御できる可変
アツテネータへ供給する出力端子とを具備したことを特
徴とする温度補償型利得設定制御装置。
a gain status decoder having an input terminal into which a first telecommand pulse indicating a gain increase and a second telecommand pulse indicating a gain decrease is input, and decoding a set gain state from the input command signal; and a gain status decoder between the power supply and ground. a resistor and a thermistor connected in series, an A/D converter that captures the potential at the connection point between the resistor and thermistor, a power-on reset circuit, an oscillator that generates a clock, and a clock cycle of the oscillator. a first latch circuit that holds the least significant bit of the A/D converter; a first AND gate that inputs the least significant bit of the A/D converter and the output of the first latch circuit; and a NOR gate;
a first OR gate that inputs the outputs of the first AND gate and the NOR gate, a second OR gate that inputs the first and second telecommand pulses, and the power-on reset circuit. a third OR gate inputting the output, the output of the first OR gate, and the output of the second OR gate; a transistor whose base is connected to the third OR gate; and a voltage is applied through the transistor. a ROM that reads out a voltage value required to obtain an attenuation amount of the attenuator corresponding to a gain setting value adapted to the ambient temperature condition, using the parallel output signals of the gain status decoder and the A/D converter as an address; , a second AN inputting the clock of the oscillator and the third OR gate;
D gate and the above ROM output, and the above second AN
A second latch circuit that holds the ROM output by the output of the D gate, a D/A converter that converts the output of the second latch circuit into an analog value, and an analog value passing through the output of this D/A converter. 1. A temperature compensated gain setting control device comprising: an output terminal for supplying a signal to a variable attenuator capable of controlling loss.
JP31984089A 1989-12-08 1989-12-08 Temperature compensation type gain setting controller Pending JPH03179906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31984089A JPH03179906A (en) 1989-12-08 1989-12-08 Temperature compensation type gain setting controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31984089A JPH03179906A (en) 1989-12-08 1989-12-08 Temperature compensation type gain setting controller

Publications (1)

Publication Number Publication Date
JPH03179906A true JPH03179906A (en) 1991-08-05

Family

ID=18114803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31984089A Pending JPH03179906A (en) 1989-12-08 1989-12-08 Temperature compensation type gain setting controller

Country Status (1)

Country Link
JP (1) JPH03179906A (en)

Similar Documents

Publication Publication Date Title
JPH03248611A (en) Temperature compensation gain setting controller
KR930010656A (en) clock
JPH10290129A (en) High frequency amplifier
WO2003010642A3 (en) Method and apparatus for controlling signal states and leakage current during a sleep mode
JPH03179906A (en) Temperature compensation type gain setting controller
JPH03114308A (en) Temperature compensation type gain setting controller
RU2001112984A (en) MULTI-MODE SIGNAL INPUT-OUTPUT CIRCUIT
JP2666570B2 (en) FET bias control circuit for microwave amplification
JPH01256212A (en) Two-way buffer circuit
JPS61158204A (en) Automatic power control circuit
JPH05342380A (en) Operation mode control circuit for microcomputer
JPH0349417A (en) Semiconductor integrated circuit
JP3257083B2 (en) Automatic gain control circuit
JPS5829628Y2 (en) filter control circuit
JPH02172319A (en) Analog switch circuit
JPS61151483A (en) Semiconductor circuit
JPH0553402B2 (en)
JPS63202103A (en) Oscillation circuit
JPH03198528A (en) Squelch circuit
JPH02228107A (en) Bias source circuit and oscillating circuit of gate type linear amplifier
JPH0423606A (en) Temperature compensation gain setting controller
JPH0229243B2 (en) DENSHIBORYUUMUKAIRO
JPH07219610A (en) Controller
JPH0496510A (en) Automatic level control circuit
JPH03280111A (en) Voltage follower circuit